專利名稱：具有電感器的輸入/輸出電路的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)總體上涉及半導(dǎo)體器件領(lǐng)域，更具體地，涉及具有電感器的輸入/輸出(I/O)電路。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路通常包含以高電壓電平操作的器件以及以低電壓電平操作的其他器件。低壓器件不能忍受高壓信號(hào)。當(dāng)以高壓信號(hào)操作低壓器件時(shí)，會(huì)頻繁發(fā)生器件故障。為了保護(hù)低壓器件免受高壓信號(hào)影響，集成電路通常包括輸入/輸出(I/O)電路作為低壓器件和高壓器件之間的接口。I/o電路允許低壓器件與高壓器件進(jìn)行通信，同時(shí)保護(hù)低壓器件免受高壓信號(hào)的損傷。

發(fā)明內(nèi)容
為解決上述問(wèn)題，本發(fā)明提供了一種輸入/輸出(I/O)電路，包括:靜電放電(ESD)保護(hù)電路，與I/O電路的輸出節(jié)點(diǎn)電連接；至少一個(gè)電感器和至少一個(gè)負(fù)載，以串聯(lián)方式電連接在I/O電路的輸出節(jié)點(diǎn)和電源線之間；以及子電路，與至少一個(gè)電感器和至少一個(gè)負(fù)載之間的節(jié)點(diǎn)電連接，其中，該子電路用于增加信號(hào)變換期間流過(guò)至少一個(gè)電感器的電流。其中，子電路包括具有至少一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)，并且至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)的至少一個(gè)輸出節(jié)點(diǎn)與驅(qū)動(dòng)級(jí)的至少一個(gè)輸入節(jié)點(diǎn)電連接。其中，至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)包括:第一預(yù)驅(qū)動(dòng)級(jí)，與至少一個(gè)負(fù)載和至少一個(gè)電感器之間的節(jié)點(diǎn)電連接，并與驅(qū)動(dòng)級(jí)電連接；以及第二預(yù)驅(qū)動(dòng)級(jí)，與至少一個(gè)負(fù)載和至少一個(gè)電感器之間的節(jié)點(diǎn)電連接，并與第一預(yù)驅(qū)動(dòng)級(jí)電連接。其中，在信號(hào)變換期間，第一電流流過(guò)驅(qū)動(dòng)級(jí)，第二電流流過(guò)第一預(yù)驅(qū)動(dòng)級(jí)，第三電流流過(guò)第二預(yù)驅(qū)動(dòng)級(jí)，第一電流、第二電流和第三電流基本上彼此相等。其中，子電路包括具有至少一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)電平位移器，至少一個(gè)電平位移器的至少一個(gè)輸出節(jié)點(diǎn)與驅(qū)動(dòng)級(jí)的至少一個(gè)輸入節(jié)點(diǎn)電連接。其中，至少一個(gè)電平位移器包括:第一電平位移器，與至少一個(gè)電感器和至少一個(gè)負(fù)載之間的節(jié)點(diǎn)電連接，并且與驅(qū)動(dòng)級(jí)電連接；以及第二電平位移器，與至少一個(gè)電感器和至少一個(gè)負(fù)載之間的節(jié)點(diǎn)電連接，并且與第一電平位移器電連接。其中，在信號(hào)變換期間，第一電流流過(guò)驅(qū)動(dòng)級(jí)，第二電流流過(guò)第一電平位移器，第二電流流過(guò)第二電平位移器，第一電流、第二電流和第二電流基本上彼此相等。其中，在穩(wěn)態(tài)期間，流過(guò)第一電平位移器和第二電平位移器的電流基本上為零。其中，ESD保護(hù)電路具有大約400毫微微法(fF)或更高的寄生電容，至少一個(gè)電感器具有大約0.1毫微亨(nH)或更低的電感。此外，還提供了一種輸入/輸出(I/O)電路，包括:驅(qū)動(dòng)級(jí)，包括:第一靜電放電(ESD)保護(hù)電路，與驅(qū)動(dòng)級(jí)的第一輸出節(jié)點(diǎn)電連接；第二 ESD保護(hù)電路，與驅(qū)動(dòng)級(jí)的第二輸出節(jié)點(diǎn)電連接；第一電感器和第一電阻器，以串聯(lián)方式電連接在驅(qū)動(dòng)級(jí)的第一輸出節(jié)點(diǎn)與電源線之間；以及第二電感器和第二電阻器，以串聯(lián)方式電連接在驅(qū)動(dòng)級(jí)的第二輸出節(jié)點(diǎn)與電源線之間；以及第一電路，與第一電感器和第一電阻器之間的第一節(jié)點(diǎn)以及第二電感器和第二電阻器之間的第二節(jié)點(diǎn)電連接，第一電路的第一輸出節(jié)點(diǎn)和第一電路的第二輸出節(jié)點(diǎn)分別與驅(qū)動(dòng)級(jí)的第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)電連接；以及第二電路，與第一電感器和第一電阻器之間的第一節(jié)點(diǎn)以及第二電感器和第二電阻器之間的第二節(jié)點(diǎn)電連接，第二電路的第一輸出節(jié)點(diǎn)和第二電路的第二輸出節(jié)點(diǎn)分別與第一電路的第一輸入節(jié)點(diǎn)和第一電路的第二輸入節(jié)點(diǎn)電連接。其中，第一電路和第二電路包括預(yù)驅(qū)動(dòng)級(jí)或電平位移器。其中，第一電路和第二電路分別用于增加信號(hào)變換期間流過(guò)第一電感器或第二電感器的電流。其中，在信號(hào)變換期間，第一電流流過(guò)驅(qū)動(dòng)級(jí)，第二電流流過(guò)第一電路，第三電流流過(guò)第二電路，第一電流、第二電流和第三電流基本上彼此相等。其中，在穩(wěn)態(tài)期間，流過(guò)第一電路和第二電路的電流基本上為零。其中，第一 ESD保護(hù)電路和第二 ESD保護(hù)電路分別具有大約400毫微微法(fF)或更高的寄生電容，第一電感器和第二電感器分別具有大約0.1毫微亨(nH)或更低的電感。此外，還提供了一種輸入/輸出(I/O)電路，包括:驅(qū)動(dòng)級(jí)，包括:第一靜電放電(ESD)保護(hù)電路，與驅(qū)動(dòng)級(jí)的第一輸出節(jié)點(diǎn)電連接；第二 ESD保護(hù)電路，與驅(qū)動(dòng)級(jí)的第二輸出節(jié)點(diǎn)電連接；第一電感器和第一電阻器，以串聯(lián)方式電連接在驅(qū)動(dòng)級(jí)的第一輸出節(jié)點(diǎn)與電源線之間；以及第二電感器和第二電阻器，以串聯(lián)方式電連接在驅(qū)動(dòng)級(jí)的第二輸出節(jié)點(diǎn)與電源線之間；以及第一電平位移器，與第一電感器和第一電阻器之間的第一節(jié)點(diǎn)以及第二電感器和第二電阻器之間的第二節(jié)點(diǎn)電連接，第一電平位移器的第一輸出節(jié)點(diǎn)和第一電平位移器的第二輸出節(jié)點(diǎn)分別與驅(qū)動(dòng)級(jí)的第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)電連接，其中，在信號(hào)變換期間，第一電平位移器用于增加流過(guò)第一電感器或第二電感器的電流；以及第二電平位移器，與第一電感器和第一電阻器之間的第一節(jié)點(diǎn)以及第二電感器和第二電阻器之間的第二節(jié)點(diǎn)電連接，第二電平位移器的第一輸出節(jié)點(diǎn)和第二電平位移器的第二輸出節(jié)點(diǎn)分別與第一電平位移器的第一輸入節(jié)點(diǎn)和第一電平位移器的第二輸入節(jié)點(diǎn)電連接，其中，在信號(hào)變換期間，第二電平位移器用于增加流過(guò)第一電感器或第二電感器的電流。其中，在信號(hào)變換期間，第一電流流過(guò)驅(qū)動(dòng)級(jí)，第二電流流過(guò)第一電平位移器，第二電流流過(guò)第二電平位移器，第一電流、第二電流和第二電流基本上彼此相等。其中，第一 ESD保護(hù)電路和第二 ESD保護(hù)電路分別具有大約400毫微微法(fF)或更高的寄生電容，第一電感器和第二電感器分別具有大約0.1毫微亨(nH)或更低的電感。
其中，在穩(wěn)態(tài)期間，流過(guò)第一電平位移器和第二電平位移器的電流基本上為零。


當(dāng)閱讀附圖時(shí)，根據(jù)以下詳細(xì)描述更好地理解本公開(kāi)的一個(gè)或多個(gè)方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有按比例繪制。實(shí)際上，為了討論的清楚，可以任意增加或減小各種部件的尺寸。圖1是根據(jù)一些實(shí)施例的輸入/輸出(I/O)電路的示意圖。
圖2是示出根據(jù)一些實(shí)施例的包括至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)的示例性I/O電路的示意圖。圖3是示出根據(jù)一些實(shí)施例的包括至少一個(gè)電平位移器的示例性I/O電路的示意圖。
具體實(shí)施例方式輸入/輸出(I/O)設(shè)計(jì)具有大約8千兆赫(GHz)或更少的帶寬。該I/O設(shè)計(jì)的帶寬被添加至I/O的輸出節(jié)點(diǎn)的靜電放電(ESD)保護(hù)電路的寄生電容所折中。在一些情況下，可以減小ESD保護(hù)電路的寄生電容。然而，在設(shè)計(jì)一些高帶寬I/O中不能減小寄生電容。在設(shè)計(jì)適合大約IOGHz或更多的帶寬的I/O的過(guò)程中，感應(yīng)峰化技術(shù)使用一對(duì)電感器，每一對(duì)都電連接在負(fù)載電阻器和電源電壓VDD之間。在一些情況下，對(duì)于40nm技術(shù)節(jié)點(diǎn)或更好的設(shè)計(jì)，電感器的電感可以在0.3毫微亨(nH)左右。隨著集成電路的技術(shù)節(jié)點(diǎn)的縮小，可用于I/O設(shè)計(jì)的面積變得更小。在一些實(shí)施例中，用于感應(yīng)峰化的0.3nH電感器的設(shè)計(jì)會(huì)太大而不能適應(yīng)于單個(gè)I/O間距。大電感器和小I/O間距使得對(duì)小技術(shù)節(jié)點(diǎn)產(chǎn)生I/O設(shè)計(jì)的挑戰(zhàn)。應(yīng)該理解，以下公開(kāi)提供了用于實(shí)施各種實(shí)施例的不同特征的許多不同的實(shí)施例或?qū)嵗Ｒ韵旅枋霾考团渲玫木唧w實(shí)例以簡(jiǎn)化本公開(kāi)。當(dāng)然，這些僅僅是實(shí)例而不用于限制。例如，以下第一部件形成在第二部件上方的描述可以包括第一和第二部件被形成為直接接觸的實(shí)施例，并且還可以包括可以形成附加部件夾置在第一和第二部件之間使得第一和第二部件沒(méi)有直接接觸的實(shí)施例。此外，本公開(kāi)可以在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，它們本身并不用于表示所討論的各個(gè)實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。圖1是輸入/輸出(I/O)電路的示意圖。在圖1中，I/O電路100包括與電路130電連接的驅(qū)動(dòng)級(jí)110。驅(qū)動(dòng)級(jí)110包括至少一個(gè)輸入節(jié)點(diǎn)(例如，輸入節(jié)點(diǎn)NjPN2)以及至少一個(gè)輸出節(jié)點(diǎn)(例如，輸出節(jié)點(diǎn)N3和N4)。輸入節(jié)點(diǎn)N1和N2分別與驅(qū)動(dòng)級(jí)110的晶體管M1和M2的柵極電連接。晶體管M1和M2的漏極分別與對(duì)應(yīng)的輸出節(jié)點(diǎn)N3和N4電連接。在圖1中，驅(qū)動(dòng)級(jí)110的輸出節(jié)點(diǎn)N3和N4為I/O電路100的輸出節(jié)點(diǎn)。在一些實(shí)施例中，驅(qū)動(dòng)級(jí)110包括至少一個(gè)靜電放電(ESD)保護(hù)電路，例如ESD保護(hù)電路120a和120b，它們與I/O電路100的對(duì)應(yīng)輸出節(jié)點(diǎn)N3和N4電連接。ESD保護(hù)電路120a和120b被配置為保護(hù)I/O電路100免受對(duì)輸出節(jié)點(diǎn)N3和N4發(fā)生的瞬間靜電放電事件的損害。在一些實(shí)施例中，ESD保護(hù)電路120a和120b都具有大約400毫微微法(fF，femtofarads)或更多的寄生電容。參照?qǐng)D1，I/O電路100包括至少一個(gè)電感器，例如電感器L1和L2，它們以串聯(lián)方式與對(duì)應(yīng)的負(fù)載(例如，電阻器R1和R2)電連接。電感器L1和電阻器R1電連接在輸出節(jié)點(diǎn)N3和被配置為提供電源電壓VDD的電源線之間。電感器L2和電阻器R3電連接在輸出節(jié)點(diǎn)N4和被配置為提供電源電壓VDD的電源線之間。在一些實(shí)施例中，電源電壓VDD大約為1.8V，每個(gè)電感器的電感大約為0.1毫微亨(nH)或更少，并且每個(gè)電阻器的電阻大約為50歐姆(Ω )。由于每個(gè)電感器的電感較低，所以電感器設(shè)計(jì)使用的面積較小，使得可以以單個(gè)I/O間距設(shè)計(jì)電感器120a和120b。在一些實(shí)施例中，I/O間距大約為30 μ m或更少。
注意，上面參照?qǐng)D1描述的電感、寄生電容、電源電壓和/或電阻僅僅是示例性的。本申請(qǐng)的范圍不限于此。在一些實(shí)施例中，可以響應(yīng)于技術(shù)節(jié)點(diǎn)、I/O電路的帶寬設(shè)計(jì)的變化和/或其他設(shè)計(jì)變化修改電感、寄生電容、電源電壓和/或電阻。再次參照?qǐng)D1，電路130用于增加信號(hào)變換期間流過(guò)電感器L1或L2的電流IT。例如，具有相對(duì)電壓狀態(tài)的一對(duì)信號(hào)被應(yīng)用于輸入節(jié)點(diǎn)N1和N2。信號(hào)導(dǎo)通和截止對(duì)應(yīng)的晶體管M1和M2,使得電流流過(guò)電感器L2。在信號(hào)變換期間，應(yīng)用于輸入節(jié)點(diǎn)N1的信號(hào)導(dǎo)通晶體管M1，并且應(yīng)用于輸入節(jié)點(diǎn)N2的另一信號(hào)截止晶體管M2。隨著流過(guò)電感器L1的電流It增加和/或被電路130感應(yīng)，電流It的一部分流過(guò)電阻器R1,電流It的剩余部分流過(guò)電路130。即使電感器L1的電感較小(例如，大約0.1nH以下)，電感器L1兩端的壓差也由于電流It的增加而增加。節(jié)點(diǎn)N3上電壓電平的上拉變快。通過(guò)增加電流It，不僅可以增加I/O電路100的帶寬，而且可以在單個(gè)I/O間距中設(shè)計(jì)小電感器U。圖2是示出包括至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)的示例性I/O電路的示意圖。至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)用于生成應(yīng)用于驅(qū)動(dòng)級(jí)110的輸入節(jié)點(diǎn)N1和N2的預(yù)驅(qū)動(dòng)信號(hào)。至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)還用于增加和/或感應(yīng)流過(guò)電感器L1和L2的電流IT。在一些實(shí)施例中，電路130包括至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)，例如，預(yù)驅(qū)動(dòng)級(jí)230a和230b。預(yù)驅(qū)動(dòng)級(jí)230a和230b分別包括對(duì)應(yīng)的輸入節(jié)點(diǎn)N7-N8和N13-N14以及對(duì)應(yīng)的輸出節(jié)點(diǎn)N9-Niq和N15-N1615預(yù)驅(qū)動(dòng)級(jí)230a和230b分別還包括對(duì)應(yīng)的晶體管對(duì)M3-M4和M5_M6。晶體管M3-M6的柵極分別與對(duì)應(yīng)的輸入節(jié)點(diǎn)N7、N8, N13和N14電連接。輸出節(jié)點(diǎn)N9、N10, N15和N16與對(duì)應(yīng)的輸入節(jié)點(diǎn)N2、％、N8和N7電連接。再次參照?qǐng)D2，預(yù)驅(qū)動(dòng)級(jí)230a和230b包括對(duì)應(yīng)的電阻器對(duì)R3-R4和R5_R6。在一些實(shí)施例中，預(yù)驅(qū)動(dòng)級(jí)230a和230b與電感器L1和電阻器R1之間的節(jié)點(diǎn)N5和電感器L2和電阻器R2之間的節(jié)點(diǎn)N6電連接。例如，預(yù)驅(qū)動(dòng)級(jí)230a和230b的節(jié)點(diǎn)N11和N17分別與節(jié)點(diǎn)N5電連接。預(yù)驅(qū)動(dòng)級(jí)230a和230b的節(jié)點(diǎn)N12和N18分別與節(jié)點(diǎn)N6電連接。注意，在信號(hào)變換期間，流過(guò)驅(qū)動(dòng)級(jí)110的電感器L1的電流It增加。如果節(jié)點(diǎn)Nn和N17以及N12和N18沒(méi)有與對(duì)應(yīng)的節(jié)點(diǎn)N5和N6電連接，則電流It將基本上等于流過(guò)電阻器R1的電流I10在圖2中，由于節(jié)點(diǎn)N11和N17以及N12和N18與對(duì)應(yīng)的節(jié)點(diǎn)N5和N6電連接，所以電流It基本上等于分別流過(guò)驅(qū)動(dòng)級(jí)110以及預(yù)驅(qū)動(dòng)級(jí)230a和230b的電阻器RpR3和R5的電流Ip I2和I3的總和。在一些實(shí)施例中，電流Ip I2和I3基本上彼此相等。在一些實(shí)施例中，這里的術(shù)語(yǔ)“相等”是指電流Ip I2和I3具有相同頻率、相位和/或幅度。注意，上面參照?qǐng)D2描述的預(yù)驅(qū)動(dòng)級(jí)230a和230b的數(shù)量?jī)H僅是示例性的。本申請(qǐng)的范圍不限于此。在一些實(shí)施例中，應(yīng)用單個(gè)預(yù)驅(qū)動(dòng)級(jí)或者多于兩個(gè)的預(yù)驅(qū)動(dòng)級(jí)以增加和/或感應(yīng)電流IT?？梢皂憫?yīng)于電感器的設(shè)計(jì)、流過(guò)對(duì)應(yīng)驅(qū)動(dòng)級(jí)的電流的相位和/或電流的頻率的差和/或I/O電路的其他設(shè)計(jì)來(lái)改變預(yù)驅(qū)動(dòng)級(jí)的數(shù)量。圖3是示出包括至少一個(gè)電平位移器的示例性I/O電路的示意圖。至少一個(gè)電平位移器用于移動(dòng)應(yīng)用于驅(qū)動(dòng)級(jí)110的輸入節(jié)點(diǎn)N1和N2的信號(hào)的電壓級(jí)。至少一個(gè)電平位移器還用于增加和/或感應(yīng)流過(guò)電感器L1和L2的電流IT。在一些實(shí)施例中，電路130包括至少一個(gè)電平位移器,例如電平位移器330a和330b。電平位移器330a和330b分別包括對(duì)應(yīng)的輸入節(jié)點(diǎn)N19-N2tl和N25-N26以及對(duì)應(yīng)的輸出節(jié)點(diǎn)N2「N22和N27-N28O電平位移器330a和330b分別還包括對(duì)應(yīng)的晶體管M7-Mltl和Mn_M14。在一些實(shí)施例中，晶體管M7-M8和M11-M12為N型晶體管，以及晶體管M9-Mltl和M13-M14為P型晶體管。晶體管M7-M8的柵極分別與對(duì)應(yīng)的輸入節(jié)點(diǎn)N19和N2tl電連接。輸出節(jié)點(diǎn)N21-N22和N27-N28與對(duì)應(yīng)的輸入節(jié)點(diǎn)N2、N1^N20和N19電連接。再次參照?qǐng)D3,輸出 節(jié)點(diǎn)N21和N22分別設(shè)置在晶體管M7和M9之間和晶體管M8和M10之間。輸出節(jié)點(diǎn)N27和N28分別設(shè)置在晶體管M11和M13之間和晶體管M12和M14之間。在一些實(shí)施例中，電平位移器330a和330b與電感器L1和電阻器R1之間的節(jié)點(diǎn)N5和電感器L2和電阻器R2之間的節(jié)點(diǎn)N6電連接。例如，節(jié)點(diǎn)N23和N29與節(jié)點(diǎn)N5電連接，并且節(jié)點(diǎn)N24和N3tl與節(jié)點(diǎn)N6電連接。注意，在信號(hào)變換期間，流過(guò)電感器L1的電流It增加。如果節(jié)點(diǎn)N23和N29以及N24和N3tl沒(méi)有與對(duì)應(yīng)的節(jié)點(diǎn)N5和N6電連接，則電流It將等于流過(guò)電阻器R1的電流I115在圖3中，由于節(jié)點(diǎn)N23和N29以及N24和N3tl與對(duì)應(yīng)的節(jié)點(diǎn)N5和N6電連接，所以電流It基本上等于分別流過(guò)驅(qū)動(dòng)級(jí)110以及電平位移器330a和330b的電阻器R1以及晶體管Mi^PM13的電流I1^ I4和I5的總和。在一些實(shí)施例中，電流I” I4和I5基本上相互相等。在一些實(shí)施例中，這里的術(shù)語(yǔ)“相等”是指電流1:、I4和I5具有相同頻率、相位和/或幅度。在信號(hào)穩(wěn)態(tài)期間，流過(guò)電平位移器330a和330b的電流基本上等于零。流過(guò)電感器L1的電流It基本上等于流過(guò)電阻器R1的電流1:。由于在信號(hào)穩(wěn)態(tài)期間基本沒(méi)有電流流過(guò)電平位移器330a和330b，所以由I/O電路100消耗的功率很小。注意，上面參照?qǐng)D3描述的電平位移器330a和330b的數(shù)量?jī)H僅是示例性的。本申請(qǐng)的范圍不限于此。在一些實(shí)施例中，應(yīng)用單個(gè)電平位移器或者多于兩個(gè)的電平位移器以增加和/或感應(yīng)電流IT?？梢皂憫?yīng)于電感器的設(shè)計(jì)、流過(guò)對(duì)應(yīng)電平位移器的電流的相位和/或電流的頻率的差和/或I/O電路的其他設(shè)計(jì)來(lái)改變電平位移器的數(shù)量。在一些實(shí)施例中，電平位移器330a或330b用預(yù)驅(qū)動(dòng)級(jí)230a或230b替換。在其他實(shí)施例中，附加驅(qū)動(dòng)級(jí)以并聯(lián)方式與電平位移器330a和330b電連接，以增加和/或感應(yīng)電流It。在本申請(qǐng)的示例性實(shí)施例中，輸入/輸出(I/O)電路包括與I/O電路的輸出節(jié)點(diǎn)電連接的靜電放電(ESD)保護(hù)電路。至少一個(gè)電感器和至少一個(gè)負(fù)載以串聯(lián)方式電連接在I/O電路的輸出節(jié)點(diǎn)和電源線之間。電路與至少一個(gè)電感器和至少一個(gè)負(fù)載之間的節(jié)點(diǎn)電連接。該電路用于增加信號(hào)變換期間流過(guò)至少一個(gè)電感器的電流。在本申請(qǐng)的另一個(gè)示例性實(shí)施例中，輸入/輸出(I/O)電路包括驅(qū)動(dòng)級(jí)，其包括與驅(qū)動(dòng)級(jí)的第一輸出節(jié)點(diǎn)電連接的第一靜電放電(ESD)保護(hù)電路。第二 ESD保護(hù)電路與驅(qū)動(dòng)級(jí)的第二輸出節(jié)點(diǎn)電連接。第一電感器和第一電阻器以串聯(lián)方式電連接在驅(qū)動(dòng)級(jí)的第一輸出節(jié)點(diǎn)與電源線之間。第二電感器和第二電阻器以串聯(lián)方式電連接在驅(qū)動(dòng)級(jí)的第二輸出節(jié)點(diǎn)與所述電源線之間。該I/O電路還包括第一電路，與第一電感器和第一電阻器之間的第一節(jié)點(diǎn)以及第二電感器和第二電阻器之間的第二節(jié)點(diǎn)電連接。第一電路具有分別與驅(qū)動(dòng)級(jí)的第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)電連接的第三輸出節(jié)點(diǎn)和第四輸出節(jié)點(diǎn)。第二電路與第一電感器和第一電阻器之間的第一節(jié)點(diǎn)以及第二電感器和第二電阻器之間的第二節(jié)點(diǎn)電連接。第二電路具有分別與第一電路的第三輸入節(jié)點(diǎn)和第四輸入節(jié)點(diǎn)電連接的第五輸出節(jié)點(diǎn)和第六輸出節(jié)點(diǎn)。
前面概述了多個(gè)實(shí)施例的特征，使得本領(lǐng)域的技術(shù)人員可以更好地理解本公開(kāi)的各個(gè)方面。本領(lǐng)域的技術(shù)人員應(yīng)該意識(shí)到，他們可以容易地將本公開(kāi)用作用于設(shè)計(jì)或修改用于執(zhí)行與本文引入實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域的技術(shù)人員還應(yīng)該意識(shí)到，這種等效構(gòu)造不背離本公開(kāi)的精神和范圍，并且他們可以進(jìn)行各種改變、替換和修改而不背離本公開(kāi)的精神和范圍。
權(quán)利要求
1.一種輸入/輸出(I/o)電路,包括: 靜電放電(ESD)保護(hù)電路，與所述I/O電路的輸出節(jié)點(diǎn)電連接； 至少一個(gè)電感器和至少一個(gè)負(fù)載，以串聯(lián)方式電連接在所述I/O電路的所述輸出節(jié)點(diǎn)和電源線之間；以及 子電路，與所述至少一個(gè)電感器和所述至少一個(gè)負(fù)載之間的節(jié)點(diǎn)電連接，其中，該子電路用于增加信號(hào)變換期間流過(guò)所述至少一個(gè)電感器的電流。
2.根據(jù)權(quán)利要求1所述的I/O電路，其中，所述子電路包括具有至少一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)，并且所述至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)的所述至少一個(gè)輸出節(jié)點(diǎn)與驅(qū)動(dòng)級(jí)的至少一個(gè)輸入節(jié)點(diǎn)電連接。
3.根據(jù)權(quán)利要求2所述的I/O電路，其中，所述至少一個(gè)預(yù)驅(qū)動(dòng)級(jí)包括: 第一預(yù)驅(qū)動(dòng)級(jí)，與所述至少一個(gè)負(fù)載和所述至少一個(gè)電感器之間的節(jié)點(diǎn)電連接，并與所述驅(qū)動(dòng)級(jí)電連接；以及 第二預(yù)驅(qū)動(dòng)級(jí)，與所述至少一個(gè)負(fù)載和所述至少一個(gè)電感器之間的節(jié)點(diǎn)電連接，并與所述第一預(yù)驅(qū)動(dòng)級(jí)電連接。
4.根據(jù)權(quán)利要求3所述的I/O電路，其中，在信號(hào)變換期間，第一電流流過(guò)所述驅(qū)動(dòng)級(jí)，第二電流流過(guò)所述第一預(yù)驅(qū)動(dòng)級(jí)，第三電流流過(guò)所述第二預(yù)驅(qū)動(dòng)級(jí)，所述第一電流、所述第~■電流和所述第二電流基本上彼此相等。
5.根據(jù)權(quán)利要求1所述的I/O電路，其中，所述子電路包括具有至少一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)電平位移器，所述至少一個(gè)電平位移器的所述至少一個(gè)輸出節(jié)點(diǎn)與驅(qū)動(dòng)級(jí)的至少一個(gè)輸入節(jié)點(diǎn)電連接。`
6.根據(jù)權(quán)利要求5所述的I/O電路，其中，所述至少一個(gè)電平位移器包括: 第一電平位移器，與所述至少一個(gè)電感器和所述至少一個(gè)負(fù)載之間的節(jié)點(diǎn)電連接，并且與所述驅(qū)動(dòng)級(jí)電連接；以及 第二電平位移器，與所述至少一個(gè)電感器和所述至少一個(gè)負(fù)載之間的節(jié)點(diǎn)電連接，并且與所述第一電平位移器電連接。
7.根據(jù)權(quán)利要求6所述的I/O電路，其中，在信號(hào)變換期間，第一電流流過(guò)所述驅(qū)動(dòng)級(jí)，第二電流流過(guò)所述第一電平位移器，第三電流流過(guò)所述第二電平位移器，所述第一電流、所述第二電流和所述第三電流基本上彼此相等。
8.根據(jù)權(quán)利要求6所述的I/O電路，其中，在穩(wěn)態(tài)期間，流過(guò)所述第一電平位移器和所述第二電平位移器的電流基本上為零。
9.一種輸入/輸出(I/O)電路,包括: 驅(qū)動(dòng)級(jí)，包括: 第一靜電放電(ESD)保護(hù)電路，與所述驅(qū)動(dòng)級(jí)的第一輸出節(jié)點(diǎn)電連接； 第二 ESD保護(hù)電路，與所述驅(qū)動(dòng)級(jí)的第二輸出節(jié)點(diǎn)電連接； 第一電感器和第一電阻器，以串聯(lián)方式電連接在所述驅(qū)動(dòng)級(jí)的所述第一輸出節(jié)點(diǎn)與電源線之間；以及 第二電感器和第二電阻器，以串聯(lián)方式電連接在所述驅(qū)動(dòng)級(jí)的所述第二輸出節(jié)點(diǎn)與所述電源線之間；以及 第一電路，與所述第一電感器和所述第一電阻器之間的第一節(jié)點(diǎn)以及所述第二電感器和所述第二電阻器之間的第二節(jié)點(diǎn)電連接，所述第一電路的第一輸出節(jié)點(diǎn)和所述第一電路的第二輸出節(jié)點(diǎn)分別與所述驅(qū)動(dòng)級(jí)的第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)電連接；以及 第二電路，與所述第一電感器和所述第一電阻器之間的第一節(jié)點(diǎn)以及所述第二電感器和所述第二電阻器之間的第二節(jié)點(diǎn)電連接，所述第二電路的第一輸出節(jié)點(diǎn)和所述第二電路的第二輸出節(jié)點(diǎn)分別與所述第一電路的第一輸入節(jié)點(diǎn)和所述第一電路的第二輸入節(jié)點(diǎn)電連接。
10.一種輸入/輸出(I/O)電路,包括: 驅(qū)動(dòng)級(jí)，包括: 第一靜電放電(ESD)保護(hù)電路，與所述驅(qū)動(dòng)級(jí)的第一輸出節(jié)點(diǎn)電連接； 第二 ESD保護(hù)電路，與所述驅(qū)動(dòng)級(jí)的第二輸出節(jié)點(diǎn)電連接； 第一電感器和第一電阻器，以串聯(lián)方式電連接在所述驅(qū)動(dòng)級(jí)的所述第一輸出節(jié)點(diǎn)與電源線之間；以及 第二電感器和第二電阻器，以串聯(lián)方式電連接在所述驅(qū)動(dòng)級(jí)的所述第二輸出節(jié)點(diǎn)與所述電源線之間；以及 第一電平位移器，與所述第一電感器和所述第一電阻器之間的第一節(jié)點(diǎn)以及所述第二電感器和所述第二電阻器之間的第二節(jié)點(diǎn)電連接，所述第一電平位移器的第一輸出節(jié)點(diǎn)和所述第一電平位移器的第二輸出節(jié)點(diǎn)分別與所述驅(qū)動(dòng)級(jí)的第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)電連接，其中，在信號(hào)變換期間，所述第一電平位移器用于增加流過(guò)所述第一電感器或所述第二電感器的電流；以及 第二電平位移器，與所述第一電感器和所述第一電阻器之間的第一節(jié)點(diǎn)以及所述第二電感器和所述第二電阻器之間的第二節(jié)點(diǎn)電連接，所述第二電平位移器的第一輸出節(jié)點(diǎn)和所述第二電平位移器的第二輸出節(jié)點(diǎn)分別與所述第一電平位移器的第一輸入節(jié)點(diǎn)和所述第一電平位移器的第二輸入節(jié)點(diǎn)電連接，其中，在信號(hào)變換期間，所述第二電平位移器用于增加流過(guò)所述第一電感器或所述第二電感器的電流。
全文摘要
本發(fā)明涉及具有電感器的輸入/輸出(I/O)電路包括與I/O電路的輸出節(jié)點(diǎn)電連接的靜電放電(ESD)保護(hù)電路。至少一個(gè)電感器和至少一個(gè)負(fù)載以串聯(lián)方式且在I/O電路的輸出節(jié)點(diǎn)和電源線之間進(jìn)行電連接。電路與至少一個(gè)電感器和至少一個(gè)負(fù)載之間的節(jié)點(diǎn)電連接。電路用于增加信號(hào)變換期間流過(guò)至少一個(gè)電感器的電流。
文檔編號(hào)H03K19/0175GK103107802SQ20121014672
公開(kāi)日2013年5月15日 申請(qǐng)日期2012年5月11日 優(yōu)先權(quán)日2011年11月10日
發(fā)明者鐘道文, 陳建宏, 黃明杰, 林志昌, 隋彧文 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司