專利名稱：具有負(fù)微分電阻特性的混合set/cmos電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是一種具有負(fù)微分電阻特性的混合SET/CMOS 電路。
背景技術(shù)：
當(dāng)MOS管的特征尺寸隨著摩爾定律的發(fā)展進入IOOnm以后，其可靠性及電學(xué)特性由于受到量子效應(yīng)的影響面臨著諸多的挑戰(zhàn)。單電子晶體管(single-electron transistor, SET)作為新型的納米電子器件，有望成為MOS管進入納米領(lǐng)域后的有力替代者。SET由庫侖島、柵極電容及兩個隧穿結(jié)構(gòu)成，主要通過柵極電壓控制電子隧穿而形成電流，具有超小的尺寸和極低的功耗。此外，單電子晶體管還具備獨特的庫侖振蕩特性及較高的電荷靈敏度等特性，能有效地降低電路的復(fù)雜程度。但是，由于SET具有較高傳輸延遲、 較低輸出電平的缺點，僅由SET構(gòu)成的傳統(tǒng)電路并不能獲得所需的性能，且無法與目前成熟的大規(guī)模集成電路相兼容。共振隧穿二極管(RTD)由于其良好的負(fù)微分電阻(NDR)特性而得到了廣泛的應(yīng)用，但是其難與現(xiàn)階段的集成電路工藝相兼容，限制了其進一步的發(fā)展。 為此，研究人員提出了采用純CMOS構(gòu)成的具有負(fù)微分電阻特性的電路結(jié)構(gòu)，雖然解決了工藝兼容的問題，但是由于需要使用較多的晶體管，增大了電路面積。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有負(fù)微分電阻特性的混合SET/CMOS電路，實現(xiàn)了負(fù)微分電阻特性。該電路結(jié)構(gòu)同時具有極低的功耗和較小的電路面積，在低功耗設(shè)計中有著重要的應(yīng)用。本發(fā)明采用以下方案實現(xiàn)一種具有負(fù)微分電阻特性的混合SET/CMOS電路，其特征在于包括一單電子晶體管SET及一 PMOS管，其中單電子晶體管SET由兩個隧穿結(jié)通過庫侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫侖島上，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極則與PMOS管的漏極相連。在本發(fā)明一實施例中，所述單電子晶體管SET在外加偏置電壓的作用下，控制器件的隧穿電流，該單電子晶體管SET的主要參數(shù)包括隧穿結(jié)電容Cd和6；，隧穿結(jié)電阻 A和兄，柵極電容 和Gtel;其中，隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即
式中:EC為隧穿結(jié)的充電能 ’ CfCg+Cctrl+CA+Cs為單電子晶體管的總電容； ^為元電荷-’K為玻爾茲曼常數(shù)；r為環(huán)境溫度；隧穿結(jié)的電阻必須大于量子電阻，即4， R^R^h/e2 ^ 25. 8 K Ω，式中 為量子電阻；力為普朗克常量。該單電子晶體管SET的漏源兩端電壓Kds必須滿足I KdsIGzt2，其中，&為總電容，e為元電荷。在本發(fā)明一實施例中，所述PMOS管的參數(shù)滿足溝道寬度《為22 nm，溝道長度々 為120 nm，柵極電壓Kpg為0.3 V，閾值電壓Vth為-0. 46 V ；所述單電子晶體管SET的參數(shù)滿足隧穿結(jié)電容QXd為0. 15aF，隧穿結(jié)電阻兄、化為1 ΜΩ，背柵電壓Ketell為0V，背柵電容Cetel為0. 10 aF，柵極電容 為0.2 aF。
與傳統(tǒng)的共振隧穿二極管(RTD)相比，本發(fā)明采用的單電子晶體管和MOS管與當(dāng)前的集成電路工藝的兼容性更好；而與具有NDR特性的MOS管組成的電路相比，本發(fā)明僅僅使用了兩個晶體管，因此具有更小的電路面積。本發(fā)明的電流處于nA級，并且有良好的波峰-波谷比(Peak to valley ratio, PTVR)，在低功耗設(shè)計中能得到很好的應(yīng)用。


圖1是單電子晶體管SET結(jié)構(gòu)示意圖。圖2是本發(fā)明實施例的具有負(fù)微分電阻特性的混合SET/CMOS電路結(jié)構(gòu)示意圖。圖3是具有負(fù)微分電阻特性的混合SET/CMOS電路的仿真特性曲線圖。
具體實施例方式下面結(jié)合附圖及實施例對本發(fā)明做進一步說明。本發(fā)明是指一種具有負(fù)微分電阻(negativedifferential resistance，NDR)特性的新型的混合SET/CMOS電路。該結(jié)構(gòu)主要是利用SET的庫侖阻塞和庫侖振蕩特性與傳統(tǒng)的CMOS相結(jié)合，產(chǎn)生具有nA級電流的NDR特性。本實施例中，一種具有負(fù)微分電阻特性的混合SET/CMOS電路，其特征在于包括一單電子晶體管SET及一 PMOS管，其中單電子晶體管SET由兩個隧穿結(jié)通過庫侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫侖島上，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極則與 PMOS管的漏極相連。單電子晶體管是指利用電子電荷的粒子性和庫侖阻塞振蕩效應(yīng)控制單個或少數(shù)幾個電子轉(zhuǎn)移的器件，其雙柵結(jié)構(gòu)如圖1所示。單電子晶體管SET由兩個隧穿結(jié)通過庫侖島串聯(lián)而成。外加的偏置電壓由柵極電容耦合到庫侖島上，以控制器件的隧穿電流.單電子晶體管的主要參數(shù)有隧穿結(jié)電容Cd和C；，隧穿結(jié)電阻&和兄，柵極電容^；和^；㈣。通過偏置電壓控制電子隧穿，使單電子晶體管具有獨特的庫侖阻塞振蕩特性。即在漏源兩端電壓固定下，隨著柵壓的增大，晶體管漏電流具有周期性變化。該特性必須滿足兩個條件才能產(chǎn)生(1)隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即Α。=^/^ΣΛ^ΒΛ式中-.Ec 為隧穿結(jié)的充電能A為單電子晶體管的總電容，Cx=C+Cctrl+CA+Cs -,e為元電荷么為玻爾茲曼常數(shù)7為環(huán)境溫度。(2)隧穿結(jié)的電阻必須大于量子電阻，即Ra，R^>RQ=h/e2 25. 8 ΚΩ，式中 為量子電阻；力為普朗克常量。該單電子晶體管SET的漏源兩端電壓Kds必須滿足|Kds|<V^，其中，&為總電容，e為元電荷。與CMOS不同的是，單電子晶體管在較高的漏源電壓Kds下并不會進入飽和狀態(tài).隨著Kds的增大，庫侖阻塞將會消失。因此，柵源電壓Kgs和漏源電壓Kds能同時控制單電子晶體管的庫侖阻塞區(qū)。為了使單電子晶體管能正常地進行開關(guān)工作，其漏源兩端電壓必須滿足I此外，單電子晶體管還可以通過背柵電壓Krtri控制其電流特性。通過偏置不同的K。tel，單電子晶體管的庫侖阻塞振蕩曲線會發(fā)生平移。本發(fā)明利用SET的基本原理，結(jié)合CMOS管的特性，提出了一種具有NDR特性的混合SET/CMOS電路(簡稱為NDR電路)，其基本結(jié)構(gòu)如圖2所示。該NDR電路由一個雙柵SET 及一個PMOS管串聯(lián)而成。PMOS管的源極與SET的源極相連，SET的柵極則與PMOS管的漏極相連。為了使單電子晶體管產(chǎn)生庫侖阻塞現(xiàn)象，SET漏源兩端電壓必須滿足為此，圖2中PMOS管的柵極偏置在固定電壓Fp下，使SET漏源兩端的電壓Kds保持在一個基本恒定的值I Kdd-作p-Ul，其中Kth是PMOS的閾值電壓.該值必須設(shè)定得足夠低，即小于e/仏.此時，PMOS管偏置在亞閾值區(qū)。通過串聯(lián)一個PMOS管，SET的源端電壓不會MOS 管漏端電壓Kd的影響，并且在Vb的控制下產(chǎn)生庫侖振蕩和庫侖阻塞特性.此外，該電路采用雙柵的SET結(jié)構(gòu)，通過調(diào)整背柵電壓Ketel控制庫侖振蕩的相位，使電路獲得合適的NDR特性，如圖3所示。較佳的，本實施例中，具有負(fù)微分電阻特性的混合SET/CMOS電路中各器件參數(shù)如表一所示。
權(quán)利要求
1.一種具有負(fù)微分電阻特性的混合SET/CMOS電路，其特征在于包括一單電子晶體管 SET及一PMOS管，其中單電子晶體管SET由兩個隧穿結(jié)通過庫侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫侖島上，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連。
2.根據(jù)權(quán)利要求1所述的具有負(fù)微分電阻特性的混合SET/CMOS電路，其特征在于所述單電子晶體管在外加偏置電壓的作用下，控制器件的隧穿電流，通過與PMOS管串聯(lián)，產(chǎn)生負(fù)微分電阻特性，該單電子晶體管SET的主要參數(shù)包括隧穿結(jié)電容Cd和&，隧穿結(jié)電阻 A和兄，柵極電容 和Gtel。
3.其中，隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即i 。=^/ GA>^/，式中-.Ec 為隧穿結(jié)的充電能A為單電子晶體管的總電容，Cx=C+Cctrl+Cd+Cs -,e為元電荷么為玻爾茲曼常數(shù)7為環(huán)境溫度；隧穿結(jié)的電阻必須大于量子電阻，即Α,Λ^Λ ^Α/Ζ 25. 8 ΚΩ， 式中武為量子電阻·Μ為普朗克常量；該單電子晶體管SET的漏源兩端電壓Kds必須滿足Vds|<c/CΣ，其中，Q為總電容，e為元電荷。
4.根據(jù)權(quán)利要求1所述的具有負(fù)微分電阻特性的混合SET/CMOS電路，其特征在于所述PMOS管的參數(shù)滿足溝道寬度&為22 nm，溝道長度、為120 nm，柵極電壓Kpg為0. 3 V, 閾值電壓Vth為-0. 46 V ；所述單電子晶體管SET的參數(shù)滿足隧穿結(jié)電容Cs、Cd為0. 15aF, 隧穿結(jié)電阻兄、A為1 ΜΩ，背柵電壓Ketell為0V，背柵電容Cetel為0. 10 aF，柵極電容 為 0. 2 aF。
全文摘要
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是一種具有負(fù)微分電阻特性的混合SET/CMOS電路，包括一單電子晶體管SET及一PMOS管，所述的PMOS管的源極與SET的源極相連，SET的柵極則與PMOS管的漏極相連，該SET的漏源兩端電壓Vds必須滿足|Vds|<e/CΣ，其中，CΣ為總電容，e為元電荷。本發(fā)明主要是利用SET的庫侖阻塞和庫侖振蕩特性與傳統(tǒng)的CMOS相結(jié)合，產(chǎn)生具有nA級電流的NDR特性。與傳統(tǒng)的共振隧穿二極管(RTD)相比，本發(fā)明采用的單電子晶體管和MOS管，與當(dāng)前集成電路工藝的兼容性更好；而與具有NDR特性的MOS管組成的電路相比，本發(fā)明僅僅使用了兩個晶體管，因此具有更小的電路面積。
文檔編號H03K19/0185GK102571068SQ20121004792
公開日2012年7月11日 申請日期2012年2月29日 優(yōu)先權(quán)日2012年2月29日
發(fā)明者何明華, 陳壽昌, 陳錦鋒, 魏榕山 申請人:福州大學(xué)