專利名稱：Lc-vco芯片及其版圖布局方法
技術領域：
本發(fā)明涉及電路領域，尤其涉及一種LC-VCO芯片及其版圖布局方法。
背景技術：
LC-VCO(Inductor and Capacitor based Voltage-ControlledOscillator,電感電容型壓控振蕩器)是射頻收發(fā)機芯片的核心模塊之一，它通常置于PLL (Phase LockedLoop，鎖相環(huán))中，與PLL—起為芯片提供高精度的本振信號LO (Local Oscillator)，或者為芯片提供合適的時鐘信號。相位噪聲(Phase Noise)是LC-VCO最重要的性能指標之一，它的好壞決定了 LO信號的頻譜純度，決定了其產(chǎn)生的時鐘信號的抖動(jitter)大??；而頻譜純度和抖動大小，會影響甚至限制系統(tǒng)的性能。低相位噪聲，總是LC-VCO設計和優(yōu)化所追求的目標之一。從魯棒性(包括對VCO最基本的要求，必須在各種工藝角和溫度下都能正常起振)，功耗控制和抑制電源電壓噪聲影響這幾個角度來考慮，帶有尾電流源的LC-VCO是最佳的選擇，也是工業(yè)界最常用的結構。特別是帶有PMOS尾電流源的LC-VC0，更為常用。圖1所示的電路就是一個帶有PMOS尾電流源LC-VCO的典型例子，圖1中，第二 PMOS管Mp2為尾電流源。尾電流源雖然為LC-VCO提供了很多優(yōu)點，但是也存在一個很大的缺點，即尾電流的噪聲會通過各種頻率調(diào)制機制轉(zhuǎn)化為LC-VCO的相位噪聲，從而嚴重惡化LC-VCO的相位噪聲。因此，盡可能的降低尾電流的噪聲，對于提高LC-VCO的相位噪聲性能很關鍵。如圖1所示，PMOS管Mp2為LC-VCO的尾電流管，而參考電流產(chǎn)生電路100、第一NMOS管Mnl、第二 NMOS管Mn2、第一 PMOS管Mpl —起稱為LC-VC0偏置電流產(chǎn)生電路103。因此，尾電流I out的噪聲，除了包括尾電流管第二 PMOS管Mp2自身產(chǎn)生的噪聲外，還包括LC-VCO偏置電流產(chǎn)生電路103貢獻的噪聲。在1ut的噪聲貢獻中，第二 PMOS管Mp2占的比例一般很小，絕大部分(> 90% )的噪聲都是由LC-VCO的偏置電流產(chǎn)生電路103貢獻，特別是參考電流產(chǎn)生電路100的噪聲和第一 NMOS管Mn 1、第二 NMOS管Mn2的噪聲。這是因為，一個比較大的尾電流(lout比如說幾個mA)往往是從一個比較小的偏置電流(Iref比如說幾十uA)通過電流鏡放大上百倍而產(chǎn)生。在圖1所示電路中，第一 NMOS管Mnl和第二NMOS管Mn2形成第一電流鏡，第一 PMOS管Mpl和第二 PMOS管Mp2形成第二電流鏡，第一電流鏡和第二電流鏡均起電流放大作用。在電流成比例放大的過程中，電流噪聲也隨之成比例放大，因此LC-VCO偏置電流產(chǎn)生電路103的噪聲在被成百倍放大后進入尾電流1ut中，成為尾電流噪聲的主要來源。為了降低尾電流的噪聲，首先需要設計低噪聲的LC-VCO偏置電流產(chǎn)生電路103，其次要盡可能的降低LC-VCO偏置電流產(chǎn)生電路103的噪聲到尾電流的傳輸增益。用阻值較大的電阻R和容值很大的電容C實現(xiàn)截止頻率非常低的低通濾波器，插于電流放大路徑中，可以降低LC-VCO偏置電流產(chǎn)生電路103的噪聲傳輸?shù)轿搽娏鞯脑鲆?這就是濾波器的衰減效果)，從而降低LC-VCO偏置電流產(chǎn)生電路103的噪聲到尾電流的貢獻。這在工業(yè)界被普遍使用，是設計LC-VCO并抑制LC-VCO尾電流噪聲的標準方法。通常，這個RC濾波器位于最后一級電流鏡上，即作為LC-VCO尾電流管的第二 PMOS管Mp2的柵極上,如圖1所示。這里，阻值較大的電阻R和容值很大的電容C占用的芯片面積會很大，特別是為了實現(xiàn)很低的截止頻率，以達到更好的濾波效果。電阻R占用的芯片面積一般不大，主要是電容C的面積大。舉例說明，為了實現(xiàn)4kHz截止頻率，也就是RC = 1/2/ Ji /4kHz = 4X 10_5 ；電阻R不能取太大，否則電阻R本身貢獻的噪聲將會很大，不僅起不到降低尾電流噪聲的效果，甚至反而會惡化尾電流噪聲。考慮工程實際，取電阻R為100kQ，則電容C = 400pF。由于不要求電容C精確，因此這么大容值的電容C 一般用MOS (Metal-Oxide-Semiconductor,金屬-氧化物-半導體)電容實現(xiàn)，假設MOS電容的電容密度為5fF/um2，則400pF的電容需要至少需要80000um2的芯片面積，等效為200umX400um的面積。這是非常大的一個面積，甚至可能與LC-VCO電感的面積相當，對于低成本(因此芯片面積必須小)的射頻收發(fā)機芯片往往是無法承受的。如果這個面積能夠省下來，將會極大的減小整個LC-VCO的芯片面積。圖2為LC-VCO芯片的傳統(tǒng)版圖布局方式之一。集成大電容C需要消耗很大的芯片面積。如圖2所示，為了盡可能維持LC-VCO核心電路(包括圖2中的LC-VCO主模塊201和電感202)版圖的對稱性，將濾波電容203 (即RC濾波器中的濾波電容)放置于LC-VCO核心電路版圖的一旁，而且離核心電路版圖有一定間距。由于濾波電容203需要通過走線連到LC-VCO主模塊201，這段走線比較容易受到噪聲的干擾，從而可能會影響LC-VCO的性能。圖2中，電感202包括電感線圈2021和隔離環(huán)2022兩部分。圖3為LC-VCO芯片的傳統(tǒng)版圖布局方式之二。圖3所示布局方式中，將濾波電容203放置于射頻收發(fā)機芯片的外部，即使用片外電容作為濾波電容203，射頻收發(fā)機芯片內(nèi)部的LC-VCO電路僅包括LC-VCO主模塊201和電感202，濾波電容203連接到射頻收發(fā)機芯片的引腳204，引腳204與LC-VCO主模塊201之間通過連線連接。圖3中，電感202包括電感線圈2021和隔離環(huán)2022兩部分。由于購買片外電容，因此獲得電容值非常大的濾波電容203完全不是問題。這種實現(xiàn)方式在一些高性能的PLL中會遇到，能夠?qū)C截止頻率降到很低，能夠非常有效的濾除LC-VCO偏置電流產(chǎn)生電路103的噪聲。圖3所示布局方式的缺點是:1)需要占用一個單獨的芯片引腳204，這對于一些引腳資源非常緊缺的射頻收發(fā)機芯片往往是比較難受的要求；2)需要購買一個片外電容，不僅增加成本，而且這個電容需要占用PCB板(Printed Circuit Board，印刷電路板)的面積；3)從LC-VC0主模塊201到芯片引腳204，往往有比較長的距離，這段距離的走線容易受到干擾。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是提供一種LC-VCO芯片及其版圖布局方法，減小LC-VCO芯片的面積，降低成本。為解決上述技術問題，本發(fā)明提出了一種LC-VCO芯片的版圖布局方法，在所述LC-VCO芯片的垂直方向上，所述LC-VCO芯片具有多層結構，所述LC-VCO芯片中包括RC濾波器和電感線圈，將所述RC濾波器中的濾波電容置于所述電感線圈的下層。進一步地，上述LC-VCO芯片的版圖布局方法還可具有以下特點，所述濾波電容為MOS電容。
進一步地，上述LC-VCO芯片的版圖布局方法還可具有以下特點，所述濾波電容與所述電感線圈之間設有金屬屏蔽層。為解決上述技術問題，本發(fā)明還提出了一種LC-VCO芯片，在所述LC-VCO芯片的垂直方向上，所述LC-VCO芯片具有多層結構，所述LC-VCO芯片中包括RC濾波器和電感線圈，所述RC濾波器中的濾波電容置于所述電感線圈的下層。進一步地，上述LC-VCO芯片還可具有以下特點，所述濾波電容為MOS電容。進一步地，上述LC-VCO芯片還可具有以下特點，所述濾波電容與所述電感線圈之
間具有金屬屏蔽層。為解決上述技術問題，本發(fā)明還提出了一種電路芯片的版圖布局方法，在所述電路芯片的垂直方向上，所述電路芯片具有多層結構，所述電路芯片中包括片上電感和電容，將所述電容置于所述片上電感的電感線圈的下層。為解決上述技術問題，本發(fā)明還提出了一種電路芯片，在所述電路芯片的垂直方向上，所述電路芯片具有多層結構，所述電路芯片中包括片上電感和電容，所述電容置于所述片上電感的電感線圈的下層。進一步地，上述電路芯片還可具有以下特點，所述電路芯片為射頻收發(fā)機芯片。本發(fā)明所提出的LC-VCO芯片及其版圖布局方法，將電容值較大的電容置于電感線圈的下面，能夠在保持LC-VCO性能基本不變的前提下，實現(xiàn)了 LC-VCO芯片面積的復用，從而極大的減小了 LC-VCO的芯片面積。本發(fā)明所提出的LC-VCO芯片的版圖布局方法，與將電容值較大的電容置于片外的方式比較，不僅節(jié)省了芯片引腳資源，集成度更高，而且節(jié)省了片外元件成本和PCB板的面積。


圖1為帶有PMOS尾電流源的LC-VCO的典型電路；圖2為LC-VCO芯片的傳統(tǒng)版圖布局方式之一；圖3為LC-VCO芯片的傳統(tǒng)版圖布局方式之二 ；圖4為本發(fā)明實施例中LC-VCO芯片的版圖布局示意圖；。圖5為LC-VCO芯片沿圖4中A-A'線的截面圖；圖6為帶有金屬屏蔽層的LC-VCO芯片沿圖4中A-A'線的截面圖。
具體實施例方式本發(fā)明的主要構思是，電感是LC-VCO芯片中必不可少的元件之一，電感通常在LC-VCO芯片版圖中占用比較大的面積，因此，當LC-VCO芯片中包括大RC濾波器時，為了減小芯片面積，將RC濾波器的濾波電容在LC-VCO芯片的垂直方向上置于電感線圈的下層。以下結合附圖對本發(fā)明的原理和特征進行描述，所舉實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。本發(fā)明提出了一種LC-VCO芯片的版圖布局方法，即在LC-VCO芯片中包括RC濾波器和電感線圈時，在LC-VCO芯片的垂直方向上，將RC濾波器中的濾波電容置于電感線圈的下層，以使該濾波電容與電感線圈復用LC-VCO芯片的版圖面積，從而減小LC-VCO芯片的面積。
圖4為本發(fā)明實施例中LC-VCO芯片的版圖布局示意圖。如圖4所示，本實施例中，在LC-VCO芯片的垂直方向上，RC濾波器中的濾波電容203置于電感線圈2021的下層，以使濾波電容203和電感線圈2021復用LC-VCO芯片的版圖面積。LC-VCO主模塊201 (包括偏置電路、有源電路、電容陣列等等)在LC-VCO芯片的版圖上與電感202并列排布。圖4中，電感202包括電感線圈2021和隔離環(huán)2022兩部分。需要說明的是，整個LC-VCO芯片都是分層的，也就是說，LC-VCO芯片具有多層結構。LC-VCO芯片的底層是器件，LC-VCO芯片的上面幾層是多層的互聯(lián)線。濾波電容203不可以放在LC-VCO主模塊201的下面，因為LC-VCO主模塊201主要是器件，這些器件也位于LC-VCO芯片的底層，跟濾波電容203處于相同的層次。LC-VCO芯片有多少層(通常指金屬連線層數(shù))，是由LC-VCO芯片所采用的工藝決定的，工藝手冊中有具體的層數(shù)規(guī)定。用戶可以使用比工藝手冊中規(guī)定的層數(shù)少的層數(shù)，但是不能超過工藝手冊中規(guī)定的層數(shù)。現(xiàn)代CMOS工藝，比如說臺積電(TSMC:Taiwan Semiconductor ManufacturingCorporation,臺灣半導體制造公司)的0.13um CMOS工藝，可以使用高達8層的金屬互聯(lián)線?，F(xiàn)代主流CMOS工藝，都有5至10層的互聯(lián)線。圖4所示的版圖布局方式實現(xiàn)了 LC-VCO芯片面積復用。圖4所示版圖布局方案能夠?qū)嵤┑幕舅枷胧抢昧爽F(xiàn)代CMOS工藝具有多層布線，在芯片垂直方向上呈現(xiàn)立體形態(tài)的特點。在工藝制作上，電感線圈2021 —般都是用最高層金屬(或者最高的幾層金屬)制作，能夠?qū)崿F(xiàn)比較優(yōu)質(zhì)的電感。而濾波電容203，由于用于濾波，不要求濾波電容203的電容值精確和線性度好，只希望濾波電容203的電容值盡可能的大，因此濾波電容203可以用MOS電容實現(xiàn)。MOS電容相比工藝庫中其它類型的電容，具有電容密度大、線性度不太好的特點，剛好符合LC-VCO的RC濾波器中的濾波電容203的需求。在工藝制作上，MOS電容僅使用低層金屬連線、多晶硅柵、硅襯底，這些都位于底層，離電感線圈2021所用的最高層金屬相距甚遠，因此不會出現(xiàn)沖突。圖4中，電感線圈2021由最聞層金屬(或者最聞的幾層金屬)繞圈而成。除了電感線圈2021外，電感202還包括電感線圈2021外面的隔離環(huán)2022。隔離環(huán)2022離電感線圈2021有一段距離。隔離環(huán)2022的作用主要是為了保護電感線圈2021，既防止電感線圈2021形成的電磁場影響外面的電路，又防止外面電路的干擾影響電感線圈2021。隔離環(huán)2022通常采用最低層金屬制作，并通過接觸孔與硅襯底相連接。圖5為LC-VCO芯片沿圖4中A-A'線的截面圖。由圖5可見，在LC-VCO芯片的垂直方向上，電感線圈2021在上面，而用MOS電容實現(xiàn)的濾波電容203在下面，彼此之間的距離很遠，不會出現(xiàn)沖突。濾波電容203由許多個電容值較小的MOS電容2031并聯(lián)而成，這些電容值較小的MOS電容2031在版圖上擺成正方形(或者長方形)陣列，并由底層金屬連線205全部連接在一起形成濾波電容203。進一步地，為避免處于下層的濾波電容203影響到電感線圈2021，還可以在電感線圈2021與濾波電容203之間插入一層金屬屏蔽層,如圖6所不。圖6為帶有金屬屏蔽層的LC-VCO芯片沿圖4中A-A'線的截面圖。圖6中所示的金屬屏蔽層206需要接地。舉例說明，假設工藝一共有8層金屬，電感線圈2021使用了第7、8兩層金屬，而電感線圈2021下面的MOS電容2031 (包括用于連接這些MOS電容的連線)使用了第1、2兩層金屬，那么可以使用第3層金屬作為屏蔽層，隔離上面的電感線圈2021與電感線圈2021下面的MOS電容 2031。本發(fā)明所提出的LC-VCO芯片的版圖布局方法，將電容值較大的電容置于電感線圈下面，能夠在保持LC-VCO性能基本不變的前提下，實現(xiàn)了 LC-VCO芯片面積的復用，從而極大的減小了 LC-VCO的芯片面積。本發(fā)明所提出的LC-VCO芯片的版圖布局方法，與將電容值較大的電容置于片外的方式比較，不僅節(jié)省了芯片引腳資源，集成度更高，而且節(jié)省了片外元件成本和PCB板的面積。本發(fā)明還提出了一種LC-VCO芯片。該LC-VCO芯片采用本發(fā)明的LC-VCO芯片的版圖布局方法進行布局，例如圖4所示的版圖布局方式，因此能夠極大地減小LC-VCO的芯片面積。本發(fā)明的LC-VCO芯片，在LC-VCO芯片的垂直方向上，LC-VCO芯片具有多層結構，LC-VCO芯片中包括RC濾波器和電感線圈，其中，RC濾波器中的濾波電容置于電感線圈的下層。進一步地，本發(fā)明LC-VCO芯片中的濾波電容可以是MOS電容。進一步地，本發(fā)明LC-VCO芯片中，濾波電容和電感線圈之間可以具有金屬屏蔽層。金屬屏蔽層可以將濾波電容和電感線圈隔離開來，使LC-VCO芯片的工作性能更加穩(wěn)定。本發(fā)明所提出的LC-VCO芯片，采用本發(fā)明的LC-VCO芯片的版圖布局方法進行版圖布局，將電容值較大的電容置于電感線圈下面，能夠在保持LC-VCO性能基本不變的前提下，實現(xiàn)LC-VCO芯片面積的復用，從而極大的減小了 LC-VCO的芯片面積。并且，本發(fā)明所提出的LC-VCO芯片，節(jié)省了芯片引腳資源，集成度更高，而且進一步節(jié)省了片外元件成本和PCB板的面積。前述針對LC-VCO提出的將電容值較大的電容置于電感線圈下層的版圖布局方法，可以推廣應用到任何使用了片上電感(片上電感中包括電感線圈)并且具有電容值較大的電容(例如MOS電容)的電路，完全可以不用針對特定的電路和特定的用途。因此，本發(fā)明還提出了一種電路芯片的版圖布局方法，在該電路芯片的垂直方向上，該電路芯片具有多層結構，該電路芯片中包括片上電感和電容(該電容指電容值較大的電容，例如大電容值的MOS電容)，將電容置于片上電感的電感線圈的下層，以使電容與片上電感的電感線圈復用電路芯片的版圖面積。本發(fā)明所提出的電路芯片的版圖布局方法，將電容值較大的電容置于電感線圈下面，能夠在保持電路芯片性能基本不變的前提下，實現(xiàn)電路芯片面積的復用，從而極大的減小了電路芯片的總體面積。并且，本發(fā)明所提出的電路芯片的版圖布局方法，節(jié)省了電路芯片的引腳資源，集成度更高。本發(fā)明還提出了一種電路芯片，該電路芯片采用上述電路芯片的版圖布局方法進行版圖布局。本發(fā)明提出的電路芯片，在該電路芯片的垂直方向上，該電路芯片具有多層結構，該電路芯片中包括片上電感和電容(該電容指電容值較大的電容，例如大電容值的MOS電容)，其中，電容置于片上電感的電感線圈的下層。該電路芯片可以是射頻收發(fā)機芯片。本發(fā)明所提出的電路芯片，采用本發(fā)明的電路芯片的版圖布局方法進行版圖布局，電容值較大的電容置于電感線圈下面，能夠在保持電路芯片性能基本不變的前提下，實現(xiàn)電路芯片面積的復用，從而極大的減小了電路芯片的總體面積。并且，本發(fā)明所提出的電路芯片，節(jié)省了引腳資源，集成度更高。
以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種LC-VCO芯片的版圖布局方法，在所述LC-VCO芯片的垂直方向上，所述LC-VCO芯片具有多層結構，所述LC-VCO芯片中包括RC濾波器和電感線圈，其特征在于，將所述RC濾波器中的濾波電容置于所述電感線圈的下層。
2.根據(jù)權利要求1所述的LC-VCO芯片的版圖布局方法，其特征在于，所述濾波電容為MOS電容。
3.根據(jù)權利要求1所述的LC-VCO芯片的版圖布局方法，其特征在于，所述濾波電容與所述電感線圈之間設有金屬屏蔽層。
4.一種LC-VCO芯片，在所述LC-VCO芯片的垂直方向上，所述LC-VCO芯片具有多層結構，所述LC-VCO芯片中包括RC濾波器和電感線圈，其特征在于，所述RC濾波器中的濾波電容置于所述電感線圈的下層。
5.根據(jù)權利要求4所述的LC-VCO芯片，其特征在于，所述濾波電容為MOS電容。
6.根據(jù)權利要求4所述的LC-VCO芯片，其特征在于，所述濾波電容與所述電感線圈之間具有金屬屏蔽層。
7.一種電路芯片的版圖布局方法，在所述電路芯片的垂直方向上，所述電路芯片具有多層結構，所述電路芯片中包括片上電感和電容，其特征在于，將所述電容置于所述片上電感的電感線圈的下層。
8.一種電路芯片，在所述電路芯片的垂直方向上，所述電路芯片具有多層結構，所述電路芯片中包括片上電感和電容，其特征在于，所述電容置于所述片上電感的電感線圈的下層。
9.根據(jù)權利要求8所述的電路芯片，其特征在于，所述電路芯片為射頻收發(fā)機芯片。
全文摘要
本發(fā)明涉及一種LC-VCO芯片及其版圖布局方法。其中，LC-VCO芯片的版圖布局方法是，在所述LC-VCO芯片的垂直方向上，所述LC-VCO芯片具有多層結構，所述LC-VCO芯片中包括RC濾波器和電感線圈，將所述RC濾波器中的濾波電容置于所述電感線圈的下層。本發(fā)明所提出的LC-VCO芯片及其版圖布局方法，將電容值較大的電容置于電感線圈的下面，能夠在保持LC-VCO性能基本不變的前提下，實現(xiàn)了LC-VCO芯片面積的復用，從而極大的減小了LC-VCO的芯片面積。本發(fā)明所提出的LC-VCO芯片的版圖布局方法，與將電容值較大的電容置于片外的方式比較，不僅節(jié)省了芯片引腳資源，集成度更高，而且節(jié)省了片外元件成本和PCB板的面積。
文檔編號H03L7/099GK103187926SQ20111044556
公開日2013年7月3日 申請日期2011年12月28日 優(yōu)先權日2011年12月28日
發(fā)明者許建超, 史愛煥 申請人:國民技術股份有限公司