專利名稱：基于pxi總線的矢量信號源插卡式結(jié)構(gòu)模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號源模塊，特別是一種基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊。
背景技術(shù)：
自PXI總線技術(shù)問世以來，基于PXI總線的自動測試系統(tǒng)得到廣泛的發(fā)展。PXI總線矢量信號源也隨之出現(xiàn)并取得大量應(yīng)用。目前國內(nèi)并無此類產(chǎn)品。國外主要由NI公司的PXI-5670矢量信號發(fā)生器和Aeroflex公司的PXI3020射頻信號發(fā)生器。根據(jù)NI官方網(wǎng)站的描述，NI PXI-5670是一款模式化2. 7GHz RF矢量信號發(fā)生器，其功率和靈活性可滿足產(chǎn)品開發(fā)從設(shè)計到制造全程的使用需求。NI PXI-5670可進行 100MS/s速度512MB內(nèi)存和20MHz實時帶寬的真16位分辨率的任意波形發(fā)生。PXI-5670 可生成自定義和標(biāo)準(zhǔn)的調(diào)制格式，包括AM、FM、PM、ASK、FSK, MSK, GMSK, PSK、QPSK, PAM和 QAM。PXI-5670帶有LabVIEW版NI調(diào)制工具包，其函數(shù)和工具可用于信號的發(fā)生、分析、視覺化，還可用于處理標(biāo)準(zhǔn)及自定義的數(shù)字和模擬調(diào)制模式。Aeroflex公司的PXI3020射頻信號發(fā)生器輸出頻率范圍250MHZ到2. 5GHZ，輸出電平范圍-120到+5daii，數(shù)字調(diào)制用^MHZ射頻帶寬，雙信道自動波形發(fā)生器為32M個樣點 (128MB),與IQ數(shù)據(jù)生成軟件兼容，實時性的數(shù)字IQ調(diào)制輸入，為低噪聲3010/3011PXI射頻合成器提供LO輸入。上述兩個產(chǎn)品基帶信號部分均采用任意波形發(fā)生模式，需要使用如IQ數(shù)據(jù)生成軟件等軟件預(yù)先計算好基帶波形，并存儲到板載內(nèi)存中，通過波形的回放來得到調(diào)制信號， 其波形計算和下載時間較長，并且其波形回放長度取決于板載內(nèi)存容量的大小，在需要長波形序列產(chǎn)生的測試中應(yīng)用，存儲多不足。目前在國內(nèi)的平臺產(chǎn)品中，以PXI數(shù)據(jù)采集設(shè)備和產(chǎn)生設(shè)備居多，如PXI數(shù)據(jù)采集卡、PXI波形發(fā)生器等，這類基于PXI總線的應(yīng)用簡單。而且現(xiàn)有的PXI矢量源模塊均采用任意波形發(fā)生的方式，其波形計算與下載時間較長，波形回放長度受板載內(nèi)存容量大小限制，難于推廣應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的就是為了克服上述已有技術(shù)的不足，提供一種設(shè)計合理、性能可靠的基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊。為了達到上述目的，本發(fā)明采用的技術(shù)方案是
一種基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，包括有PXI接口電路1、基帶信號生成電路2、數(shù)模轉(zhuǎn)換電路3、頻率合成電路4、IQ正交矢量調(diào)制電路5和ALC控制與矢量信號源輸出電路6連同外設(shè)的插卡E，相結(jié)合構(gòu)成一個模塊化結(jié)構(gòu)整體。其中
所述PXI接口電路1，又包括有PCI接口芯片Ul、FPGA芯片U2和本地時鐘芯片U3，采用PCI+FPGA架構(gòu)，且Ul為PCI 9030接口芯片，它符合PCIV2. 2規(guī)范的32位33MHZ從者芯片，能使PCI碎發(fā)傳輸速度高達132MB/S，支持本地總線多路復(fù)用和非多路復(fù)用32位地址/ 數(shù)據(jù)協(xié)議；U2為FPGA XC3S400芯片，它在PXI總線中對觸發(fā)總線的電氣規(guī)范要求，通過對 FPGA的編程來完成觸發(fā)信號的響應(yīng)和觸發(fā)信號的產(chǎn)生實現(xiàn)PXI接口 ；U3為本地時鐘芯片 最高可達60MHZ，以適應(yīng)PCI不同碎發(fā)傳輸速率的要求。所述基帶信號生成電路2，又包括有DSP芯片U5、FPGA芯片U7以及FIFO芯片U4 和U6，采用DSP+FPGA架構(gòu)，且U5為DSP TMS320C6416T，32位處理芯片，直接通過HPI 口與 PCI接口芯片Ul的HPI 口相連接，并經(jīng)由插卡E至PXI總線，接受基帶信號產(chǎn)生指令，動態(tài)生成m序列擴頻碼數(shù)字基帶信號；U7為FPGA )(C3S200，用以完成數(shù)字基帶信號，產(chǎn)生數(shù)字I 和數(shù)字Q基帶信號；U4和U6為FIFO先進先出控制芯片，用以實現(xiàn)數(shù)據(jù)交換工作。所述數(shù)模轉(zhuǎn)換電路3為雙通道DAC芯片U8，采用AD9777芯片，將數(shù)字I和數(shù)字Q 兩路數(shù)字信號轉(zhuǎn)換為模擬I和模擬Q兩路模擬信號。所述頻率合成電路4，又包括有DDS芯片U9、PLL芯片U10、LPF芯片Ul 1、PD芯片U12、VCO芯片U13和/N芯片U14，采用DDS+PLL架構(gòu)，且U9為直接數(shù)字頻率合成器DDS AD9852/Analog Devices芯片，以提供高分辨率的參考，再通過UlO鎖相環(huán)PLL芯片，連同 U14分頻器/N芯片、U12合成器PD芯片、Ull低通濾波LPF芯片和U13壓控振蕩VCO芯片， 將合成源的頻率鎖定在指定的載波頻率上，供IQ正交矢量調(diào)制電路5使用。所述IQ正交矢量調(diào)制電路5為IQ正交調(diào)制芯片U15，將數(shù)模轉(zhuǎn)換電路3輸出的 I、Q兩路模擬基帶信號調(diào)制在頻率合成電路4提供的載波頻率上成為矢量調(diào)制信號。所述ALC控制與矢量信號源輸出電路6，又包括有ALC調(diào)制芯片U16、Burst調(diào)制芯片U17、下變頻芯片U18、檢波器芯片U19和衰減器芯片U20，將來自IQ正交矢量調(diào)制電路5 的矢量調(diào)制信號，其輸出功率電平通過ALC調(diào)制芯片U16和其他相關(guān)電路完成信號的穩(wěn)幅， 經(jīng)衰減器芯片U20作為矢量信號源輸出，另外射頻信號的一小部分經(jīng)檢波器芯片U19轉(zhuǎn)換成直流電壓，構(gòu)成環(huán)路檢測，以確保射頻輸出功率增加或減少，實現(xiàn)被測電壓與參考電壓相寸。本發(fā)明依據(jù)軟件無線電技術(shù)與采用集成電路模塊化結(jié)構(gòu)設(shè)計原理，在功能上的系統(tǒng)軟件常規(guī)操作包括有測量參數(shù)設(shè)置和系統(tǒng)操作兩部分。其中測量參數(shù)設(shè)置有對頻率、幅度、調(diào)制參數(shù)、觸發(fā)以及射頻開/關(guān)等功能的設(shè)置；而系統(tǒng)操作可分為在線幫助、數(shù)據(jù)導(dǎo)入、在線校準(zhǔn)、系統(tǒng)信息設(shè)置、載入并保存、打印及宏功能與宏設(shè)置等。在功能上的模塊化結(jié)構(gòu)采用高速數(shù)字信號處理技術(shù)、高速數(shù)模轉(zhuǎn)換技術(shù)、低相噪頻率合成技術(shù)和自動電平控制技術(shù)及高度集成化和小型化的芯片，實時計算生成基帶信號，并將其變頻到所需的射頻調(diào)制信號，以獲得從100KHZ到3GHZ的不同的矢量信號源。在工藝上采用低功耗整體布局設(shè)計，表面貼裝和“drop in”技術(shù)，使結(jié)構(gòu)緊湊，布局合理，安裝巧妙，做到實現(xiàn)方式更加靈活， 可擴展性更容易，完全滿足當(dāng)前數(shù)字通信系統(tǒng)測試與分析的要求，適應(yīng)通信技術(shù)發(fā)展的需要。


圖1是本發(fā)明整體電原理圖。圖中符號說明
1是PXI接口電路，其中Ul是PCI接口芯片，U2是FPGA芯片，U3是本地時鐘芯片；2是基帶信號生成電路，其中TO是DSP芯片，U4和TO是FIFO芯片，U7是FPGA芯片； 3是數(shù)模轉(zhuǎn)換電路，其中U8是DAC芯片；
4是頻率合成電路，其中U9是DDS芯片，UlO是PLL芯片，Ull是LPF芯片，U12是PD芯片，U13是VCO芯片和U14是/N芯片；
5是IQ正交矢量調(diào)制電路，其中U15是IQ正交調(diào)制芯片；
6是ALC控制與矢量信號源輸出電路，其中U16是ALC調(diào)制芯片，U17是Burst調(diào)制芯片，U18是下變頻芯片，U19是檢波器芯片，U20是衰減器芯片。
具體實施例方式請參閱圖1所示，為本發(fā)明具體實施例。從圖1可以看出本發(fā)明包括有PXI接口電路1、基帶信號生成電路2、數(shù)模轉(zhuǎn)換電路3、頻率合成電路4、IQ正交矢量調(diào)制電路5和ALC控制與矢量信號源輸出電路6連同外設(shè)的插卡E，相結(jié)合構(gòu)成一個模塊化結(jié)構(gòu)整體。其中
所述PXI接口電路1為PCI+FPGA架構(gòu)，設(shè)置有PCI接口芯片Ul、FPGA芯片U2和本地時鐘芯片U3，且Ul的地址、數(shù)據(jù)和控制端口直接經(jīng)插卡E與PXI總線相連接；Ul的HPI 口與基帶信號生成電路2中DSP芯片U5的HPI 口直接相連接；而U2與基帶信號生成電路2 中FIFO芯片U6直接呈雙向連接。所述基帶信號生成電路2為DSP+FPGA架構(gòu)，設(shè)置有DSP芯片U5、FPGA芯片U7以及FIFO芯片U4和U6，且U5的第2腳與U7的第7腳直接相連接；U5與U4和U6呈雙向連接；U4與U7呈雙向連接 ’U7的第11和13腳分別與數(shù)模轉(zhuǎn)換電路3的雙通道DAC芯片U8 的第2和4腳直接相連接。所述數(shù)模轉(zhuǎn)換電路3設(shè)置有雙通道DAC芯片U8，其第15和17腳分別與IQ正交矢量調(diào)制電路5的IQ正交調(diào)制芯片U15的第5和7腳直接相連接。所述頻率合成電路4為DDS+PLL架構(gòu)，設(shè)置有DDS芯片U9、PLL芯片UlO、LPF芯片 UlU PD芯片U12、VCO芯片U13和/N芯片U14，且U9的第9和5腳依次分別與UlO的第3 腳和U12的第7腳直接相連接；繼而U12的第9和10腳依次分別與U14的第11腳和Ull 的第12腳直接相連接；而Ull的第13腳與U13的第7腳直接相連接；U13的第9和11腳依次分別與U14的第10腳和IQ正交矢量調(diào)制電路5的IQ正交調(diào)制芯片U15的第21腳直接相連接。所述IQ正交矢量調(diào)制電路5設(shè)置有IQ正交調(diào)制芯片U15，其第15腳與ALC控制與矢量信號源輸出電路6中的ALC調(diào)制芯片U16的第1腳直接相連接。所述ALC控制與矢量信號源輸出電路6，依次設(shè)置有ALC調(diào)制芯片U16、Burst調(diào)制芯片U17、下變頻芯片U18、檢波器芯片U19和衰減器芯片U20，且下變頻芯片U18的輸出端直接分別與檢波器芯片U19的第5腳和衰減器芯片U20的第1腳直接相連接；繼而U19 的第7腳和U16的第2腳直接相連接。此處，所述插卡E為3U PXI 4槽位標(biāo)準(zhǔn)件，其中，3U尺寸為IOOmmX 160mm，并設(shè)有兩個連接器，一個用1槽位為數(shù)字部分，以提供32位PCI局部總線的業(yè)務(wù)；另一個用3槽位為模擬部分，以提供64位PCI傳輸和實現(xiàn)PXI電氣特性的業(yè)務(wù)。本發(fā)明具體實施例中其主要技術(shù)性能如下一、頻率特性頻率范圍最大實時帶寬參數(shù)頻率溫度穩(wěn)定性老化率頻率分辨率
二、射頻輸出特性輸出功率范圍輸出幅度準(zhǔn)確度幅度分辨率
三、調(diào)制特性模擬調(diào)制數(shù)字調(diào)制
GMSK可選?；诒景l(fā)明內(nèi)置微波電路芯片和高速數(shù)字處理芯片的集成度高，其電磁環(huán)境惡劣，考慮到嚴密的電磁兼容，利用了先進的CAD軟件，如HP-ADS、HP-HFSS，建立干擾源數(shù)學(xué)模型、耦合模型和接收響應(yīng)模型等進行仿真設(shè)計，并采用了最佳屏蔽、接地、去耦、濾波及防止信號泄漏等結(jié)構(gòu)工藝優(yōu)化設(shè)計。此外，成熟的表面貼裝技術(shù)和多層板技術(shù)的應(yīng)用，為整體小型化結(jié)構(gòu)提供了基礎(chǔ)的同時也有利于提高電路可靠性。還有各芯片全部選用工業(yè)級低功耗產(chǎn)品，有利于散熱和減少體積。以上實施例，均為說明本發(fā)明的較佳實施例，用以說明本發(fā)明的技術(shù)特征和可實施性，并非用以限定本發(fā)明的申請專利權(quán)利；同時以上的描述，對于熟知本技術(shù)領(lǐng)域的專業(yè)人士應(yīng)可明了并加以實施。因此，其他在未脫離本發(fā)明所揭示的前提下，完成的等效的改變或裝飾，均包含在所述的申請專利范圍之內(nèi)。本發(fā)明為一個不可多得的基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，具有創(chuàng)造性、新穎性、實用性和進步性，符合發(fā)明專利申請要件，故依專利法提出申請。
100KHZ 3GHZ
20MHZ
10MHZ
士 10_6 (可選) 士 5Χ1(Γ7/年 IHZ
-130dBm +IOdBm 士 2dB 0. IdB
FM, AM
FSK、ASK、BPSK、QPSK、8PSK、0QPSK、16QAM、32QAM、64QAM、256QAM&
權(quán)利要求
1.基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，包括有PXI接口電路⑴、基帶信號生成電路⑵、數(shù)模轉(zhuǎn)換電路⑶、頻率合成電路⑷、IQ正交矢量調(diào)制電路ω和ALC控制與矢量信號源輸出電路(6)連同外設(shè)的插卡Ε，相結(jié)合構(gòu)成一個模塊化結(jié)構(gòu)整體，其特征是所述PXI接口電路⑴為PCI+FPGA架構(gòu)，設(shè)置有PCI接口芯片Ul、FPGA芯片U2和本地時鐘芯片U3，且Ul的地址、數(shù)據(jù)和控制端口直接經(jīng)插卡E與PXI總線相連接；Ul的HPI 口與基帶信號生成電路⑵中DSP芯片U5的HPI 口直接相連接；而U2與基帶信號生成電路⑵ 中FIFO芯片U6直接呈雙向連接。
2.如權(quán)利要求1所述的基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，其特征是 所述基帶信號生成電路⑵為DSP+FPGA架構(gòu)，設(shè)置有DSP芯片TO、FPGA芯片U7以及FIFO芯片U4和U6，且U5的第2腳與U7的第7腳直接相連接；U5與U4和U6呈雙向連接；U4與 U7呈雙向連接 ’U7的第11和13腳分別與數(shù)模轉(zhuǎn)換電路⑶的雙通道DAC芯片U8的第2和 4腳直接相連接。
3.如權(quán)利要求1所述的基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，其特征是 所述數(shù)模轉(zhuǎn)換電路⑶設(shè)置有雙通道DAC芯片U8，其第15和17腳分別與IQ正交矢量調(diào)制電路⑶的IQ正交調(diào)制芯片U15的第5和7腳直接相連接。
4.如權(quán)利要求1所述的基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，其特征是所述頻率合成電路⑷為DDS+PLL架構(gòu)，設(shè)置有DDS芯片U9、PLL芯片UlO、LPF芯片Ull、 PD芯片U12、VCO芯片U13和/N芯片U14，且U9的第9和5腳依次分別與UlO的第3腳和 U12的第7腳直接相連接；繼而U12的第9和10腳依次分別與U14的第11腳和Ull的第 12腳直接相連接；而Ull的第13腳與U13的第7腳直接相連接；U13的第9和11腳依次分別與U14的第10腳和IQ正交矢量調(diào)制電路( 的IQ正交調(diào)制芯片U15的第21腳直接相連接。
5.如權(quán)利要求1所述的基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，其特征是 所述IQ正交矢量調(diào)制電路ω設(shè)置有IQ正交調(diào)制芯片U15，其第15腳與ALC控制與矢量信號源輸出電路(6)中的ALC調(diào)制芯片U16的第1腳直接相連接。
6.如權(quán)利要求1所述的基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，其特征是 所述ALC控制與矢量信號源輸出電路(6)，依次設(shè)置有ALC調(diào)制芯片U16、Burst調(diào)制芯片U17、下變頻芯片U18、檢波器芯片U19和衰減器芯片U20，且下變頻芯片U18的輸出端直接分別與檢波器芯片U19的第5腳和衰減器芯片U20的第1腳直接相連接；繼而U19的第 7腳和U16的第2腳直接相連接。
全文摘要
本發(fā)明為一種基于PXI總線的矢量信號源插卡式結(jié)構(gòu)模塊，包括有PXI接口電路1、基帶信號生成電路2、數(shù)模轉(zhuǎn)換電路3、頻率合成電路4、IQ正交矢量調(diào)制電路5和ALC控制與矢量信號源輸出電路6連同外設(shè)的插卡E，相結(jié)合構(gòu)成一個模塊化結(jié)構(gòu)整體。依據(jù)軟件無線電技術(shù)與采用集成電路模塊化結(jié)構(gòu)設(shè)計原理，建立數(shù)學(xué)模型，采用微波和高速數(shù)字處理芯片，對所需矢量信號源頻率、幅度、功率進行設(shè)置，實時計算生成調(diào)制輸出。在工藝上采用最佳屏蔽、接地、去耦、濾波及防泄漏優(yōu)化設(shè)計，實現(xiàn)了布局合理、結(jié)構(gòu)緊湊、安裝巧妙、擴容性寬、適應(yīng)性好、可靠性高等特點，完全滿足當(dāng)前數(shù)字通信系統(tǒng)的自動測試、分析的需求，并適應(yīng)通信技術(shù)發(fā)展的需要。
文檔編號H03K5/13GK102386894SQ20111029540
公開日2012年3月21日 申請日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者何明利, 劉鋼鋒, 吳延威, 吳成海, 吳紹煒, 周亮, 唐博, 曹維, 王繼迎, 秦開宇, 羅志才, 肖順旺, 郝晰輝, 金燕華, 韓堯 申請人:中國人民解放軍63963部隊, 成都奧特為科技有限公司