專利名稱:放大電路的制作方法
放大電路技術(shù)領(lǐng)域
本發(fā)明一般涉及電子電路,并且具體涉及用于音頻系統(tǒng)中的放大電路。
背景技術(shù):
很多音頻放大電路在其電源波動(dòng)時(shí)會(huì)產(chǎn)生聽得見的聲音。例如,當(dāng)放大電路初始 通電時(shí),電源中的改變可能在該放大電路的輸出節(jié)點(diǎn)引入噪聲電壓。該噪聲電壓將通過耦 接到輸出節(jié)點(diǎn)的負(fù)載轉(zhuǎn)化成聲音,其通常表現(xiàn)為噪音。因?yàn)樵撛胍魧?duì)于使用者來說是干擾, 因此需要消除或者至少部分地降低該噪音。
圖1示出了一種傳統(tǒng)的音頻放大電路10。放大電路10由正電源+Vsupply和負(fù)電 源-Vsupply供電,其配置成提供對(duì)稱的電源以用于抑制噪聲。具體地,音頻放大電路10包括 運(yùn)算放大器11,其具有非倒相輸入節(jié)點(diǎn)12、倒相輸入節(jié)點(diǎn)13和輸出節(jié)點(diǎn)14。運(yùn)放11的非 倒相輸入節(jié)點(diǎn)12通過輸入電容16耦接至第一端點(diǎn)15。第一端點(diǎn)15配置成接收音頻信號(hào)。 非倒相節(jié)點(diǎn)12還通過第一電阻17耦接至地。運(yùn)放11的倒相輸入節(jié)點(diǎn)13通過第二電阻18 耦接至地、以及通過第三電阻19耦接至輸出節(jié)點(diǎn)14。該第二電阻18和第三電阻19作為運(yùn) 放11的反饋網(wǎng)絡(luò),其阻值的比值決定了放大電路10的放大增益。運(yùn)放11的輸出節(jié)點(diǎn)耦接 到負(fù)載20,該負(fù)載20通常為揚(yáng)聲器,其能夠根據(jù)通過其中的電流發(fā)出聲音。
雖然放大電路10被這樣設(shè)計(jì)以抑制噪音,但是噪音無法完全消除,特別是當(dāng)放大 電路10剛通電時(shí)。圖2示出了圖1的運(yùn)放11的一個(gè)示例的輸出級(jí)。如圖2所示,運(yùn)放包 括用于輸出高動(dòng)態(tài)范圍放大信號(hào)的輸出級(jí)。該輸出級(jí)包括第一 PMOS晶體管21和第二 PMOS 晶體管22。第一 PMOS晶體管21耦接于正電源+Vsupply和運(yùn)放的輸出節(jié)點(diǎn)14之間,且第一 PMOS晶體管21的柵配置成接收經(jīng)運(yùn)放的前級(jí)放大的輸入信號(hào)。第二 PMOS晶體管22耦接 于第一 PMOS晶體管21的柵和正電源+Vsupply之間,其配置成控制第一 PMOS晶體管21的運(yùn) 行。由于MOS晶體管的器件結(jié)構(gòu),第一 PMOS晶體管21的柵和漏之間的寄生電容Cgd可能耦 接于該放大電路中。當(dāng)該放大電路初始通電時(shí),第二 PMOS晶體管22被打開,由此第二 PMOS 晶體管22和寄生電容Cgd形成電流路徑,允許差動(dòng)電流Idiff從正電源+Vsupply流到輸出節(jié)點(diǎn) 14,該電流又經(jīng)過負(fù)載20流至地。負(fù)載20可能響應(yīng)于該差動(dòng)電流Idiff而生成顯著的噪聲。
因此,需要提高音頻放大電路的噪聲性能。發(fā)明內(nèi)容
—方面,提供了一種電路。該電路包括第一電路模塊,其具有第一輸入節(jié)點(diǎn)、第二 輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn),其中該第一電路模塊配置成在該第一輸入節(jié)點(diǎn)接收輸入信號(hào)并且在 該輸出節(jié)點(diǎn)生成放大信號(hào)。該電路還包括第二電路模塊,其耦接于參考電位線和該輸出節(jié) 點(diǎn)之間,配置成響應(yīng)于第一控制信號(hào)從該輸出節(jié)點(diǎn)吸收電流。
另一方面,提供了一種放大電路。該放大電路包括根據(jù)本發(fā)明的電路。
上文已經(jīng)概括而非寬泛地給出了本公開內(nèi)容的特征。本公開內(nèi)容的附加特征將在 此后描述,其形成了本發(fā)明權(quán)利要求的主題。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,可以容易地使用所公開的構(gòu)思和具體實(shí)施方式
,作為修改和設(shè)計(jì)其他結(jié)構(gòu)或者過程的基礎(chǔ),以便執(zhí)行與本發(fā) 明相同的目的。本領(lǐng)域技術(shù)人員還應(yīng)當(dāng)理解,這些等同結(jié)構(gòu)沒有脫離所附權(quán)利要求書中記 載的本發(fā)明的主旨和范圍。
為了更完整地理解本公開以及其優(yōu)點(diǎn),現(xiàn)在結(jié)合附圖參考以下描述,其中
圖1示出了一種傳統(tǒng)的音頻放大電路10 ;
圖2示出了圖1的運(yùn)算放大器11的一個(gè)示例性輸出級(jí);
圖3示出了根據(jù)本發(fā)明的電路的一個(gè)實(shí)施例的方框圖4示出了圖3的電路300的一個(gè)示例性的電路圖5示出了圖3的電路300的另一個(gè)示例性的電路圖6示出了根據(jù)本發(fā)明的電路的另一個(gè)實(shí)施例的方框圖7示出了圖6的電路600的一個(gè)示例性的電路圖8和9示出了圖7的電路的示例性的運(yùn)行。
除非指明,否則不同附圖中的相應(yīng)標(biāo)記和符號(hào)一般表示相應(yīng)的部分。繪制附圖是 為了清晰地示出本公開內(nèi)容的實(shí)施方式的有關(guān)方面,而未必是按照比例繪制的。為了更為 清晰地示出某些實(shí)施方式,在附圖標(biāo)記之后可能跟隨有字母,其指示相同結(jié)構(gòu)、材料或者過 程步驟的變形。
具體實(shí)施方式
下面詳細(xì)討論實(shí)施例的實(shí)施和使用。然而,應(yīng)當(dāng)理解,所討論的具體實(shí)施例僅僅示 范性地說明實(shí)施和使用本發(fā)明的特定方式,而非限制本發(fā)明的范圍。
圖3示出了根據(jù)本發(fā)明的電路的一個(gè)實(shí)施例的方框圖。在該實(shí)施例中,電路300 用于放大信號(hào),例如音頻信號(hào)。在一些實(shí)施例中,電路300可以用于,例如,電視機(jī)、手機(jī)或 者其他電子產(chǎn)品并且由相應(yīng)的電源供電。
如圖3所示,電路300包括第一電路模塊301和第二電路模塊302。
第一電路模塊301具有第一輸入節(jié)點(diǎn)303、第二輸入節(jié)點(diǎn)304和輸出節(jié)點(diǎn)305。第 一電路模塊301配置成在第一輸入節(jié)點(diǎn)303接收輸入信號(hào)并且在輸出節(jié)點(diǎn)305生成放大信 號(hào)。在該例子中,第一電路模塊301可以是具有倒相節(jié)點(diǎn)和非倒相節(jié)點(diǎn)的集成的運(yùn)算放大 器。應(yīng)當(dāng)理解,第一電路模塊301可以是差動(dòng)放大器或者其他放大設(shè)備。此外,第一電路模 塊301可以由單電源或者對(duì)稱電源供電。
第二電路模塊302耦接于第一電路模塊301的輸出節(jié)點(diǎn)305和參考電位線306之 間。參考電位線306耦接至,例如,地或者其他電位。第二電路模塊302配置成響應(yīng)于第一 控制信號(hào)從輸出節(jié)點(diǎn)305吸收電流。在一個(gè)例子中,第二電路模塊302具有控制節(jié)點(diǎn)307, 其配置成接收第一控制信號(hào)。
在實(shí)際應(yīng)用中,第一電路模塊301的輸出節(jié)點(diǎn)305通常耦接至負(fù)載308,從而在輸 出節(jié)點(diǎn)305生成的放大信號(hào)可以產(chǎn)生經(jīng)過負(fù)載308流向參考電位線的電流。在該例子中, 負(fù)載308是揚(yáng)聲器,流過其中的電流產(chǎn)生聲音。當(dāng)?shù)谝浑娐纺K301正常工作時(shí),第一控制 信號(hào)處于第一態(tài),其使得第二電路模塊302被禁用。由此,第二電路模塊302被禁止吸收流過輸出節(jié)點(diǎn)305的電流,并且放大信號(hào)可以如預(yù)期的那樣被提供給負(fù)載308。當(dāng)?shù)谝浑娐纺K301的電源明顯波動(dòng)時(shí),第一控制信號(hào)位于不同于第一態(tài)的第二態(tài),其使得第二電路模塊302被啟用。結(jié)果是,第二電路模塊302從輸出節(jié)點(diǎn)305吸收或者抽取電流。換言之,負(fù)載308被第二電路模塊302旁路。本領(lǐng)域的技術(shù)人員理解,當(dāng)波動(dòng)電流流過揚(yáng)聲器時(shí)其產(chǎn)生聲音。由于響應(yīng)于位于第二態(tài)的該第一控制信號(hào),來自輸出節(jié)點(diǎn)305的波動(dòng)電流被第二電流模塊302吸收或者抽取,因此沒有波動(dòng)電流流過負(fù)載308,從而阻止了負(fù)載308產(chǎn)生聲曰
以電路300是具有圖2所示的輸出級(jí)的集成運(yùn)放為例。當(dāng)差動(dòng)電流Idiff,例如以電流尖峰的形式,由于正電源+Vsupply的上升沿而引入電路300,第二電路模塊302響應(yīng)于位于第二態(tài)的第一控制信號(hào)而打開。從而,差動(dòng)電流Idiff被從負(fù)載308分流,阻止電阻308生成任何噪聲。結(jié)果是,電路300相對(duì)于傳統(tǒng)的放大電路具有提高的噪聲性能。
圖4示出了圖3的電路300的一個(gè)示例性的電路。如圖4所示,電路400包括第一電路模塊和第二電路模塊。
具體地,第一電路模塊包括第一運(yùn)算放大器401,其具有倒相節(jié)點(diǎn)403、非倒相節(jié)點(diǎn)404和輸出節(jié)點(diǎn)405。倒相節(jié)點(diǎn)403配置成經(jīng)由電容411和第一電阻412接收輸入信號(hào), 其中電容411和第一電阻412串聯(lián)。倒相節(jié)點(diǎn)403還經(jīng)由第二電阻413耦接至輸出節(jié)點(diǎn) 405。第一電路模塊的放大增益由第一電阻412和第二電阻413的阻值比例決定。
第二電路模塊包括第一導(dǎo)電類型的第一 MOS晶體管402。第一 MOS晶體管402的柵耦接至第一控制信號(hào),第一 MOS晶體管402的源耦接至參考電位線406,第一 MOS晶體管 402的漏耦接至輸出節(jié)點(diǎn)405。第一 MOS晶體管402配置成響應(yīng)于第一控制信號(hào)而運(yùn)行。具體地,當(dāng)?shù)谝?MOS晶體管402的柵接收使其關(guān)閉的處于第一態(tài)的第一控制信號(hào)時(shí),第一 MOS 晶體管402作用為高阻抗電阻,并且其不會(huì)影響輸出節(jié)點(diǎn)405的放大信號(hào)的輸出。然而,當(dāng)?shù)谝?MOS晶體管402的柵接收使其打開的處于第二態(tài)的第一控制信號(hào)時(shí),第一 MOS晶體管 402作用為低阻抗電阻,其直接耦接輸出節(jié)點(diǎn)405至參考電位線406。因此,來自輸出節(jié)點(diǎn) 405的電·流被從負(fù)載408分流。
第一 MOS晶體管402還包括反向耦接在輸出節(jié)點(diǎn)和參考電位線之間的體二極管, 從而該體二極管在第一 MOS晶體管402被關(guān)閉時(shí)阻止來自輸出節(jié)點(diǎn)405的電流流過第一 MOS晶體管402。在圖4的實(shí)施例中,第一 MOS晶體管402是NMOS晶體管。在此條件下,當(dāng)?shù)诙娐纺K關(guān)閉時(shí)沒有電流流過,從而在輸出節(jié)點(diǎn)405的放大信號(hào)可以無損地提供給負(fù)載 408。
圖5示出了圖3的電路300的另一個(gè)示例性的電路。
如圖5所不,第二電路模塊包括第一導(dǎo)電類型的第一MOS晶體管502a和第二導(dǎo)電類型的第二 MOS晶體管502b,晶體管502a和晶體管502b串聯(lián)耦接在第一電路模塊的輸出節(jié)點(diǎn)505和參考電位線506之間。第二 MOS晶體管502b的柵耦接到第一控制信號(hào)的反相信號(hào)。第二 MOS晶體管響應(yīng)于第一控制信號(hào)的反相信號(hào)與第一 MOS晶體管502a同時(shí)開關(guān)。 此外,第二 MOS晶體管502b的體二極管與第一 MOS晶體管502a的體二極管對(duì)接,從而當(dāng) MOS晶體管502a和502b關(guān)閉時(shí)其體二極管阻止彼此導(dǎo)通。在圖5的例子中,第一 MOS晶體管502a是NMOS晶體管,第二 MOS晶體管502b是PMOS晶體管。
仍參考圖4,在一個(gè)實(shí)施例中,第一電路模塊401還包括稱接在第一輸入節(jié)點(diǎn)403和第二輸入節(jié)點(diǎn)404之間的開關(guān)414。開關(guān)414配置成響應(yīng)于第二控制信號(hào)而運(yùn)行。在運(yùn) 行中,當(dāng)?shù)诙刂菩盘?hào)處于第一態(tài)時(shí),開關(guān)關(guān)斷,從而該開關(guān)不會(huì)影響第一電路模塊401的 運(yùn)行。當(dāng)?shù)诙刂菩盘?hào)處于第二態(tài)時(shí),開關(guān)414導(dǎo)通并且輸入節(jié)點(diǎn)403被耦接到輸入節(jié)點(diǎn) 404,從而第一電路模塊401的輸入節(jié)點(diǎn)之間沒有電壓差。因此,在輸出節(jié)點(diǎn)405沒有放大 信號(hào),并且耦接到輸出節(jié)點(diǎn)405的負(fù)載408不會(huì)發(fā)出聲音。由此,電路400被靜音。
應(yīng)當(dāng)理解,開關(guān)414是可選的而非必需的。開關(guān)414可以用于進(jìn)一步降低噪聲或 其他目的。
在一個(gè)例子中,第二控制信號(hào)和第一控制信號(hào)的邏輯態(tài)相同。在此情形下,開關(guān) 414和第二電路模塊402配置成響應(yīng)于相同的控制信號(hào)而運(yùn)行。在運(yùn)行中,當(dāng)?shù)谝豢刂菩?號(hào)處于第二態(tài)時(shí),MOS晶體管402導(dǎo)通,從而將電流從負(fù)載408分流。同時(shí),開關(guān)414也導(dǎo) 通,其進(jìn)一步確保沒有波動(dòng)電流流過負(fù)載408。優(yōu)選地,開關(guān)414包括MOS晶體管。該MOS 晶體管配置成使得在其關(guān)斷時(shí)其體二極管阻止電流從第一輸入節(jié)點(diǎn)403流到第二輸入節(jié) 點(diǎn)404。這種配置進(jìn)一步提高了電路400的噪聲抑制性能。
在另一個(gè)例子中,第二控制信號(hào)可以是用戶使能或者禁止的。如果需要,例如,當(dāng) 用戶接聽電話時(shí),他可以使能該第二控制信號(hào)以使揚(yáng)聲器靜音。
圖6示出了根據(jù)本發(fā)明的電路600的另一個(gè)實(shí)施例的方框圖。
如圖6所示,電路600包括第一電路模塊601,第二電路模塊602,控制器603和耦 接器604。
第一電路模塊601具有第一輸入節(jié)點(diǎn)605,第二輸入節(jié)點(diǎn)606和輸出節(jié)點(diǎn)607。第 一電路模塊601配置成在第一輸入節(jié)點(diǎn)605接收輸入信號(hào)并且在輸出節(jié)點(diǎn)607生成放大信號(hào)。
第二電路模塊602耦接在輸出節(jié)點(diǎn)607和參考電位線608之間。第二電路模塊 602配置成響應(yīng)于第一控制信號(hào)從輸出節(jié)點(diǎn)607吸收電流。
耦接器604配置成響應(yīng)于控制器603的輸出將第一電路模塊601的輸出節(jié)點(diǎn)607 耦接至參考電位線608。在該實(shí)施例中,耦接器604包括耦接在輸出節(jié)點(diǎn)607和參考電位 線608之間的電壓跟隨器。優(yōu)選地,耦接器604包括第二運(yùn)算放大器,其具有倒相節(jié)點(diǎn)、非 倒相節(jié)點(diǎn)和輸出節(jié)點(diǎn)。第二運(yùn)算放大器的非倒相節(jié)點(diǎn)耦接到參考電位線608,第二運(yùn)算放大 器的倒相節(jié)點(diǎn)和輸出節(jié)點(diǎn)耦接到第一電路模塊601的輸出節(jié)點(diǎn)。
在運(yùn)行中,耦接器604響應(yīng)于控制器603的輸出而使得電路600運(yùn)行于靜音或者 非靜音模式。具體地,當(dāng)控制器603的輸出處于第一態(tài)時(shí),耦接器604關(guān)斷,從而電路600 運(yùn)行于非靜音模式。于是在輸出節(jié)點(diǎn)607生成的放大信號(hào)能夠提供給負(fù)載610。當(dāng)控制器 603的輸出處于第二態(tài),I禹接器604導(dǎo)通,從而電路600運(yùn)行于靜音模式。于是輸出節(jié)點(diǎn)607 被直接連接到參考電位線608。因此,負(fù)載610不能發(fā)出聲音。
在一個(gè)實(shí)施例中,控制器603配置成生成互補(bǔ)的第一偏置電流和第二偏置電流。 第一電路模塊601包括第一放大器,其輸入偏置電流是第一偏置電流的鏡像電流。稱接器 604包括第二放大器,其輸入偏置電流是第二偏置電流的鏡像電流。因?yàn)榈谝黄秒娏骱偷?二偏置電流是互補(bǔ)的,第一電路模塊601響應(yīng)于第一偏置電流處于低幅值而傾向于關(guān)斷, 而耦接器604響應(yīng)于第二偏置電流處于高幅值而傾向于導(dǎo)通;反之,當(dāng)?shù)谝浑娐纺K601響 應(yīng)于第一偏置電流處于高幅值而傾向于導(dǎo)通,稱接器604響應(yīng)于第二偏置電流處于低幅值而傾向于關(guān)斷。
具體地,當(dāng)控制器603的輸出處于第一態(tài)時(shí),第一偏置電流處于高幅值,第二偏置 電流處于低幅值。結(jié)果,第一電路模塊601導(dǎo)通,耦接器604關(guān)斷。在此情形,第一電路模 塊601放大在第一輸入節(jié)點(diǎn)605接收的輸入信號(hào)并且在輸出節(jié)點(diǎn)607生成放大信號(hào)。當(dāng)控 制器603的輸出處于第二態(tài),第一偏置電流處于低幅值,第二偏置電流處于高幅值。結(jié)果, 第一電路模塊601傾向于關(guān)斷,耦接器604傾向于導(dǎo)通。在此情形,輸出節(jié)點(diǎn)607的電壓被 逐步地“短接”到參考電位線608。
圖7示出了圖6的電路600的一個(gè)示例性的電路圖。
如圖7所示,電路包括第一電路模塊,第二電路模塊,控制器和耦接器。
第一電路模塊包括第一運(yùn)算放大器701,其具有第一輸入節(jié)點(diǎn)702、第二輸入節(jié)點(diǎn) 703和輸出節(jié)點(diǎn)704。第一輸入節(jié)點(diǎn)702配置成通過串聯(lián)的第一電容705和第一電阻706 接收輸入信號(hào)。第一輸入節(jié)點(diǎn)702還通過第二電阻707耦接至輸出節(jié)點(diǎn)704。第二輸入節(jié) 點(diǎn)703耦接至參考電位線708。在一個(gè)例子中,第一運(yùn)算放大器701由正電源+Vsupply和負(fù)VsUpp]_y 供電。
在一個(gè)實(shí)施例中,第一運(yùn)算放大器701配置成接收第一偏置電流Ibiasl,從而第一 運(yùn)算放大器701的運(yùn)行可以被相應(yīng)地控制。具體地,第一偏置電流Ibiasl配置成提供給第一 運(yùn)算放大器701,從而第一運(yùn)算放大器701的開環(huán)增益響應(yīng)于第一偏置電流Ibiasl而變化。 電源控制信號(hào)Vsigp配置成接通或者關(guān)斷第一運(yùn)算放大器701的輸出級(jí),如以下將討論的。 此外,第一電路模塊還包括第三MOS晶體管751,耦接在第一輸入節(jié)點(diǎn)702和第二輸入節(jié)點(diǎn) 703之間,其配置成響應(yīng)于第一控制信號(hào)Vsigl而運(yùn)行。
第二電路模塊包括第一導(dǎo)電類型的第一 MOS晶體管709和第二導(dǎo)電類型的第二 MOS晶體管710,晶體管709和晶體管710串聯(lián)耦接在輸出節(jié)點(diǎn)704和參考電位線708之間。 第一 MOS晶體管709的柵耦接到第一控制信號(hào)Vsigl,第二 MOS晶體管710的柵通過電平移 位器711耦接到第一控制信號(hào)Vsigl。電平移位器711配置成改變第一控制信號(hào)Vsigl的幅值 同時(shí)使第一控制信號(hào)Vsigl反相。從而,第一 MOS晶體管709和第二 MOS晶體管710同時(shí)導(dǎo) 通和關(guān)斷。在圖7的例子中,第一 MOS晶體管709是NMOS晶體管,第二 MOS晶體管710是 PMOS晶體管。優(yōu)選地,第二 MOS晶體管710是漂移晶體管,具有較高的動(dòng)態(tài)輸出范圍。
耦接器包括第二運(yùn)算放大器712,其具有倒相節(jié)點(diǎn)713、非倒相節(jié)點(diǎn)714和輸出節(jié) 點(diǎn)715。非倒相節(jié)點(diǎn)714耦接到參考電位線708,第二運(yùn)放712的倒相節(jié)點(diǎn)713和輸出節(jié)點(diǎn) 715耦接到第一運(yùn)放701的輸出節(jié)點(diǎn)704。因此當(dāng)?shù)诙\(yùn)放712導(dǎo)通時(shí)輸出節(jié)點(diǎn)715可以 耦接到參考電位線708。在該實(shí)施例中,第二運(yùn)放712配置成接收第二偏置電流Ibias2,其配 置成提供給第二運(yùn)放712從而第二運(yùn)放712的開環(huán)增益響應(yīng)于第二偏置電流Ibias2而改變。 此外,第二偏置電流IMaS2與第一偏置電流IMasi互補(bǔ),即第二偏置電流IMaS2與第一偏置電 流Ibiasl的和為常數(shù)。
控制器包括第一比較器716,其具有第一輸入節(jié)點(diǎn)717、第二輸入節(jié)點(diǎn)718、第一輸 出節(jié)點(diǎn)719和第二輸出節(jié)點(diǎn)720。第一比較器716配置成比較在輸入節(jié)點(diǎn)717和718之間 的電壓差,并且根據(jù)比較的結(jié)果在第一輸出節(jié)點(diǎn)719生成第一偏置電流Ibiasl、在第二輸出 節(jié)點(diǎn)720生成第二偏置電流Ibias2。具體地,第一比較器716配置成接收第一參考信號(hào)VMfl 和計(jì)時(shí)信號(hào)Vtim。當(dāng)?shù)谝粎⒖夹盘?hào)VMfl超過計(jì)時(shí)信號(hào)Vtim,第一比較器716將生成大于第二偏置電流Ibias2的第一偏置電流Ibiasl。當(dāng)計(jì)時(shí)信號(hào)Vtim超過第一參考信號(hào)Vrafl,第一比較器 716將生成大于第一偏置電流Ibiasl的第二偏置電流Ibias2。此外,第一和第二偏置電流之間 的差值與第一參考信號(hào)VMfl和計(jì)時(shí)信號(hào)Vtim之間的電壓差成比例。
在圖7的實(shí)施例中,第一比較器716包括電壓源721、第五MOS晶體管722、第四 MOS晶體管723、第一電流鏡724和第二電流鏡725。第五和第四MOS晶體管722和723耦 接至彼此形成差分輸入級(jí),其中,第五MOS晶體管722的柵配置成接收第一參考信號(hào)VMfl, 第四MOS晶體管723的柵配置成接收計(jì)時(shí)信號(hào)Vtim。第五MOS晶體管722的源和第四MOS 晶體管723的源耦接到電流源721,從而差分輸入級(jí)可以被電流源721偏置。應(yīng)當(dāng)理解,第 一輸出電流可以在第五MOS晶體管722的漏生成,第二輸出電流可以在第四MOS晶體管723 的漏生成。第一和第二輸出電流分別被第一和第二電流鏡724和725鏡像,從而可以得到 互補(bǔ)的第一和第二偏置電流Ibiasl和Ibias2。如前所述的,第一和第二偏置電流Ibiasl和Ibias2 被提供給第一和第二運(yùn)算放大器701和712。
控制器還包括第二比較器726,其配置成生成第一控制信號(hào)Vsigl。具體地,第二比 較器726具有第一輸入節(jié)點(diǎn)727、第二輸入節(jié)點(diǎn)728和輸出節(jié)點(diǎn)729,其中,第一輸入節(jié)點(diǎn) 727配置成接收計(jì)時(shí)信號(hào)Vtim,第二輸入節(jié)點(diǎn)728配置成接收第二參考信號(hào)VMf2。輸出節(jié)點(diǎn) 729經(jīng)由第一反相器731耦接到與門730。與門730還通過第二反相器732接收靜音控制 信號(hào)Vmute。第一控制信號(hào)Vsigl在與門730的輸出節(jié)點(diǎn)生成,并且提供給第一 MOS晶體管709 和第二 MOS晶體管710。
該電路還包括參考模塊,其配置成接收電源控制信號(hào)Vsigp和靜音控制信號(hào)Vmute,以 根據(jù)電源控制信號(hào)Vsigp和靜音控制信號(hào)Vmute生成第一參考信號(hào)Vm1、第二參考信號(hào)Vraf2和 計(jì)時(shí)信號(hào)Vtim。
在該實(shí)施例中,參考模塊包括耦接在正電源+Vsupply和參考電位線708之間的第一 路徑733和第二路徑734。
具體地,第一路徑733具有串聯(lián)的第八MOS晶體管735,第三電阻736,第四電阻 737和第五電阻738。第三電阻736和第四電阻737之間的第一公共節(jié)點(diǎn)739通過第二電 容740耦接到參考電位線708。計(jì)時(shí)信號(hào)Vtim是第二電容740上的電壓。第一公共節(jié)點(diǎn)739 還耦接到第一比較器716的第二輸入節(jié)點(diǎn)718以及第二比較器726的第一輸入節(jié)點(diǎn)727,以 提供計(jì)時(shí)信號(hào)Vtim。第四電阻737和第五電阻738之間的第二公共節(jié)點(diǎn)741經(jīng)由第六MOS 晶體管742耦接到參考電位線708,其中,第六MOS晶體管742的柵配置成經(jīng)由第二反相器 732接收靜音控制信號(hào)Vmute。此外,第八MOS晶體管735的柵配置成經(jīng)由與非門743接收電 源控制信號(hào)Vsigp和靜音控制信號(hào)Vmute。第一路徑733響應(yīng)于電源控制信號(hào)Vsigp和靜音控制 信號(hào)Vmute的組合而運(yùn)行。
第二路徑734包括串聯(lián)的第七M(jìn)OS晶體管744,第八電阻745,第九電阻746和第十 電阻747。第八電阻745和第九電阻746之間的第三公共節(jié)點(diǎn)748耦接到第一比較器716 的第一輸入節(jié)點(diǎn)717以提供第一參考信號(hào)VMfl。第九電阻746和第十電阻747之間的第四 公共節(jié)點(diǎn)749耦接至第二比較器726的第二輸入節(jié)點(diǎn)728以提供第二參考信號(hào)VMf2。第七 MOS晶體管744的柵配置成經(jīng)由第三反相器750接收電源控制信號(hào)Vsigp。
從上述,該電路可以響應(yīng)于電源控制信號(hào)Vsigp和靜音控制信號(hào)Vmute運(yùn)行于不同的 模式。以下描述圖7的電路的運(yùn)行過程。
當(dāng)電源控制信號(hào)Vsigp和靜音控制信號(hào)Vmute處于第一態(tài)時(shí),例如,電源控制信號(hào)Vsigp 為“0”,靜音控制信號(hào)Vmute為“0”,該電路運(yùn)行于關(guān)斷模式。
在關(guān)斷模式,第八MOS晶體管735和第六MOS晶體管742關(guān)斷,其使得第一路徑 733和第二路徑734打開。因此,第一公共節(jié)點(diǎn)739、第四公共節(jié)點(diǎn)749被耦接到參考電位 線708,從而計(jì)時(shí)信號(hào)Vtim和第二參考信號(hào)VMf2為“O”。因此,第二比較器726的輸出節(jié)點(diǎn) 729的電壓為“0”,因此與門730的第一控制信號(hào)Vsigl為“1”,其使得第一 MOS晶體管709、 第二 MOS晶體管710和第三MOS晶體管751導(dǎo)通。以此方式,當(dāng)由正電源+Vsupply的波動(dòng)導(dǎo) 致的圖2所示的差動(dòng)電流產(chǎn)生時(shí),第一 MOS晶體管709和第二 MOS晶體管710提供使得該 差動(dòng)電流從輸出節(jié)點(diǎn)704被吸收至參考電位線708的路徑。此外,因?yàn)榈谌齅OS晶體管751 導(dǎo)通,第一運(yùn)放701的第一輸入節(jié)點(diǎn)703和第二輸入節(jié)點(diǎn)704被耦接在一起,從而第一運(yùn)放 701被阻止放大輸入節(jié)點(diǎn)703和704的任何噪聲。結(jié)果是,該電路具有相比于圖1的電路 10的較好的噪聲抑制特性。
當(dāng)電源控制信號(hào)Vsigp處于第二態(tài),靜音控制信號(hào)Vmute處于第一態(tài)時(shí),例如,電源控 制信號(hào)Vsigp為“1”,靜音控制信號(hào)Vmute為“0”,電路運(yùn)行于靜音模式。
在靜音模式,第八MOS晶體管735關(guān)斷,其使得第一路徑733打開。第六MOS晶體 管742導(dǎo)通,其使得第二路徑734閉合。因此,第一公共節(jié)點(diǎn)739仍耦接至參考電位線708, 第四公共節(jié)點(diǎn)749耦接在正電源+Vsupply和參考電位線708之間,從而計(jì)時(shí)信號(hào)Vtim低于第 一參考信號(hào)VMfl和第二參考信號(hào)vraf2。因此,第一偏置電流Ibiasl低于第二偏置電流IbiaS2。 結(jié)果是,第一運(yùn)放701傾向于關(guān)斷,第二運(yùn)放712傾向于導(dǎo)通。也就是說,第二運(yùn)放712對(duì) 輸出節(jié)點(diǎn)704的影響更大,從而輸出節(jié)點(diǎn)704的電壓被拉低到地。因此揚(yáng)聲器752被靜音。 此外,當(dāng)計(jì)時(shí)信號(hào)Vtim低于第二參考信號(hào)VMf2時(shí),第二比較器726的輸出節(jié)點(diǎn)729為“0”,并 且與門730的輸出節(jié)點(diǎn)的第一控制信號(hào)Vsigl為“1”,其使得第一 MOS晶體管709、第二 MOS 晶體管710和第三MOS晶體管751導(dǎo)通。
當(dāng)電源控制信號(hào)Vsigp和靜音控制信號(hào)Vmute都處于第二態(tài)時(shí),例如,電源控制信號(hào) Vsigp為“I”,靜音控制信號(hào)為“1”,電路運(yùn)行于非靜音模式。
在非靜音模式,第八MOS晶體管735和第七M(jìn)OS晶體管744導(dǎo)通,其使得第一路徑 733和第二路徑734閉合。因此,第二耦接在第一公共節(jié)點(diǎn)739和參考電位線708之間的第 二電容740被充電,從而第一公共節(jié)點(diǎn)739的計(jì)時(shí)信號(hào)Vtim逐漸增加。如本領(lǐng)域技術(shù)人員 理解的,當(dāng)柵壓,即計(jì)時(shí)信號(hào)Vtim,增加時(shí),第四MOS晶體管723的跨導(dǎo)變大。以此方式,第一 偏置電流Ibiasl逐漸增加,而第二偏置電流Ibias2逐漸降低。結(jié)果是,第一運(yùn)放701傾向于導(dǎo) 通,第二運(yùn)放712傾向于關(guān)斷。換言之,當(dāng)計(jì)時(shí)信號(hào)Vtim逐漸增加時(shí),第一運(yùn)放701對(duì)輸出 節(jié)點(diǎn)704的電壓有更大影響,并且揚(yáng)聲器752逐漸不再靜音,從而當(dāng)放大器從靜音模式轉(zhuǎn)換 到非靜音模式時(shí),噪音被消除或者至少部分地減輕。
應(yīng)當(dāng)理解,第二電容740的充電可以通過調(diào)節(jié)電阻736、737和738的阻值而設(shè)定。 在該實(shí)施例中,閾值電壓被預(yù)設(shè)為大于第一參考信號(hào)VMfl。此外,一旦靜音控制信號(hào)Vmut/變 為“1”,第一控制信號(hào)保持為“0”,其使得第一 MOS晶體管709、第二 MOS晶體管710和第三 MOS晶體管751保持關(guān)斷。
圖8和9示出了圖7的電路的示例性的運(yùn)行。
如圖8所示,電路響應(yīng)于靜音控制信號(hào)Vmute從靜音模式轉(zhuǎn)換到非靜音模式。具體地,在第一時(shí)刻Tl,靜音控制信號(hào)Vmute從“0”變?yōu)椤?”,其使得第二電容逐漸被充電。因此, 第二電容上的計(jì)時(shí)信號(hào)Vtim逐漸增加。在第二時(shí)刻T2,計(jì)時(shí)信號(hào)Vtim超過第二參考信號(hào)VMf2, 從而在第二比較器的輸出節(jié)點(diǎn)的電壓相應(yīng)地改變。然而,由于計(jì)時(shí)信號(hào)Vtim仍低于第一參 考信號(hào)VMfl,第一比較器的輸出仍保持以提供低幅值的第一偏置電流Ibiasl。因此,第一運(yùn)算 放大器仍然關(guān)斷,其輸出節(jié)點(diǎn)沒有放大信號(hào)。在第三時(shí)刻T3,計(jì)時(shí)信號(hào)Vtim超過第一參考信 號(hào)VMfl,從而用于偏置第一運(yùn)放的第一偏置電流Ibiasl逐漸增加。以此方式,第一運(yùn)放被逐 漸導(dǎo)通以生成放大信號(hào),從而噪聲被消除或者至少部分地減輕。
如圖9所示,電路響應(yīng)于靜音控制信號(hào)Vmute從非靜音模式運(yùn)行至靜音模式。具體 地,在第四時(shí)刻T4之前,以類似于結(jié)合圖8描述的運(yùn)行方式,該電路響應(yīng)于靜音控制信號(hào) Vmute從靜音模式切換到非靜音模式,因此其細(xì)節(jié)不再重述。在時(shí)刻T4,當(dāng)靜音控制信號(hào)Vmute 從“I”切換到“0”,由于第二電容放電,計(jì)時(shí)信號(hào)Vtim開始逐漸降低。在時(shí)刻T5,計(jì)時(shí)信號(hào) Vtiffl降低到低于第一參考信號(hào)VMfl,其使得第一偏置電流逐漸降低。因此第一運(yùn)放逐漸關(guān) 斷,使得噪聲被消除或者至少減輕。
在本公開中,為示范目的,電路實(shí)施例的運(yùn)作參照方法實(shí)施例描述。然而,應(yīng)該理 解本公開中電路的運(yùn)作和方法的實(shí)現(xiàn)互相獨(dú)立。也就是說,所公開的電路實(shí)施例可以依照 其他方法運(yùn)作,所公開的方法實(shí)施例可以通過其他電路實(shí)現(xiàn)。
本領(lǐng)域技術(shù)人員還將容易地理解的是,材料和方法可以變化,同時(shí)仍然處于本發(fā) 明的范圍之內(nèi)。還應(yīng)理解的是,除了用來示出實(shí)施方式的具體上下文之外,本發(fā)明提供了多 種可應(yīng)用的創(chuàng)造性構(gòu)思。因此,所附權(quán)利要求意在將這些過程、機(jī)器、制品、組合物、裝置、方 法或者步驟包括在其范圍之內(nèi)。
權(quán)利要求
1.一種電路,包括 第一電路模塊,其具有第一輸入節(jié)點(diǎn)、第二輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn),其中所述第一電路模塊配置成在所述第一輸入節(jié)點(diǎn)接收輸入信號(hào)并且在所述輸出節(jié)點(diǎn)生成放大信號(hào);以及 第二電路模塊,其耦接于參考電位線和所述輸出節(jié)點(diǎn)之間,配置成響應(yīng)于第一控制信號(hào)從所述輸出節(jié)點(diǎn)吸收電流。
2.根據(jù)權(quán)利要求1所述的電路,其特征在于,所述第二電路模塊包括第一導(dǎo)電類型的第一 MOS晶體管,所述第一 MOS晶體管的柵極配置成接收所述第一控制信號(hào),所述第一 MOS晶體管的體二極管反向耦接于所述輸出節(jié)點(diǎn)和所述參考電位線之間。
3.根據(jù)權(quán)利要求2所述的電路,其特征在于,所述第二電路模塊還包括第二導(dǎo)電類型的第二 MOS晶體管,其與所述第一 MOS晶體管串聯(lián),所述第二 MOS晶體管的柵極配置成接收所述第一控制信號(hào)的反相信號(hào),以及其中所述第二 MOS晶體管的體二極管與所述第一 MOS晶體管的所述體二極管對(duì)接。
4.根據(jù)權(quán)利要求1所述的電路,其特征在于,所述第一電路模塊還包括耦接于所述第一輸入節(jié)點(diǎn)和所述第二輸入節(jié)點(diǎn)之間的開關(guān),以及其中所述開關(guān)配置成響應(yīng)于第二控制信號(hào)而運(yùn)行。
5.根據(jù)權(quán)利要求4所述的電路,其特征在于,所述第二控制信號(hào)與所述第一控制信號(hào)的邏輯態(tài)相同。
6.根據(jù)權(quán)利要求5所述的電路,其特征在于,所述開關(guān)包括第三MOS晶體管,所述第三MOS晶體管的體二極管反向耦接于所述第一輸入節(jié)點(diǎn)和所述第二輸入節(jié)點(diǎn)之間。
7.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的電路,其特征在于,還包括 控制器;以及 耦接器,其配置成響應(yīng)于所述控制器的輸出而將所述第一電路模塊的所述輸出節(jié)點(diǎn)耦接至所述參考電位線。
8.根據(jù)權(quán)利要求7所述的電路,其特征在于,所述控制器配置成生成互補(bǔ)的第一偏置電流和第二偏置電流,以及其中,所述第一電路模塊包括第一放大器,所述第一放大器的輸入偏置電流是所述第一偏置電流的鏡像電流,所述耦接器包括第二放大器,所述第二放大器的輸入偏置電流是所述第二偏置電流的鏡像電流。
9.根據(jù)權(quán)利要求8所述的電路,其特征在于,所述控制器包括 電流源,其配置成提供恒定電流; 第四MOS晶體管,與所述電流源耦接,具有柵、源和漏,由可變電壓偏置以傳導(dǎo)所述第一偏置電流;以及 第五MOS晶體管,與所述電流源耦接,具有柵、源和漏,由固定電壓偏置以傳導(dǎo)所述第二偏置電流。
10.根據(jù)權(quán)利要求9所述的電路,其特征在于,所述可變電壓包括耦接于所述第四晶體管的柵和所述參考電位線之間的RC網(wǎng)絡(luò)的輸出。
11.一種放大電路,包括如權(quán)利要求1-10中任一項(xiàng)所述的電路。
全文摘要
本發(fā)明涉及一種電路和一種放大電路。該電路包括第一電路模塊,其具有第一輸入節(jié)點(diǎn)、第二輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn),其中所述第一電路模塊配置成在所述第一輸入節(jié)點(diǎn)接收輸入信號(hào)并且在所述輸出節(jié)點(diǎn)生成放大信號(hào);以及第二電路模塊,其耦接于參考電位線和所述輸出節(jié)點(diǎn)之間,配置成響應(yīng)于第一控制信號(hào)從所述輸出節(jié)點(diǎn)吸收電流。
文檔編號(hào)H03F3/45GK103001594SQ20111028106
公開日2013年3月27日 申請(qǐng)日期2011年9月16日 優(yōu)先權(quán)日2011年9月16日
發(fā)明者林鴻武 申請(qǐng)人:意法半導(dǎo)體研發(fā)(深圳)有限公司