專利名稱：用于時鐘分割器的高效重定時器的制作方法
技術領域：
本發(fā)明一般來說涉及一種重定時電路或重定時器，且更特定來說涉及一種用于時鐘分割器的重定時器。
背景技術：
圖IA圖解說明常規(guī)分割器100。一般來說，分割器100包括延遲鏈、計數器102、延遲電路104、預調節(jié)器106、重定時器108及驅動器110。一般來說，所述延遲鏈由時鐘緩沖器112及114構成，時鐘緩沖器112及114接收差分時鐘信號CLKIN并產生經延遲差分時鐘信號CLKl及CLK2。通常，緩沖器112及114有效地隔離并銳化電阻器-電容器(RC)限制時鐘信號CLKIN，從而“清理”時鐘信號CLKIN。緩沖器112及114各自還引入延遲。在操作中，將這些差分時鐘信號CLKl及CLK2提供到計數器102、延遲電路104、預調節(jié)器106及重定時器108，使得可從驅動器110輸出經分割時鐘信號CLK0UT。特定來說，計數器102 (其可由復位信號RST復位且具有可編程分割以分割時鐘信號CLKIN)連同延遲電路104及預調節(jié)器106 —起接收時鐘信號CLKl。另一方面，重定時器108接收時鐘信號CLK2。此特定布置的原因是功率節(jié)省，因為其允許計數器102、延遲電路104及預調節(jié)器106為“散漫的”。圖IB是預調節(jié)器106及重定時器108的更詳細圖示。一般來說，預調節(jié)器106由從延遲電路104接收數據并對所述數據執(zhí)行邏輯運算的邏輯116以及觸發(fā)器118及120 (其由時鐘信號CLKl及時鐘信號CLKl的逆計時)構成。本質上，預調節(jié)器106在50%工作循環(huán)及1/2循環(huán)延遲內將來自延遲電路104的數據公式化到重定時器108。觸發(fā)器118及120中的每一者分別耦合到重定時器108的觸發(fā)器122及124。觸發(fā)器122及124分別由時鐘信號CLK2及時鐘信號CLK2的逆定時或計時。“或”門126接收來自觸發(fā)器122及124的輸出以便產生50%工作循環(huán)，且多路復用器128接收時鐘信號CLK2及來自“或”門126的信號以產生用于驅動器110的輸出信號OUT。本質上，重定時器108產生具有較低噪聲時鐘的時鐘計數器輸出。然而，關于此布置的問題是，電路108消耗過多的功率、具有過多的噪聲且為過大的。一般來說，相位噪聲及抖動隨重定時而變，功率消耗也是如此。因此，需要一種具有較低功率消耗及較少噪聲的較小電路。常規(guī)電路的一些其它實例為第7，356，106號美國專利；第2005/0135471號美國專利公開案；及第W02008/132669號PCT公開案。

發(fā)明內容
本發(fā)明的所描述實施例提供一種設備。所述設備包括預調節(jié)器，其接收第一差分時鐘信號及數據信號且產生第一差分輸出信號及第二差分輸出信號；及重定時器，其具有第一輸出端子；第二輸出端子；第一差分輸入對，其I禹合到所述第一及第二輸出端子且接收所述第一差分輸出信號；第二差分輸入對，其耦合到所述第一及第二輸出端子且接收所述第二差分輸出信號；線“或”門，其耦合到所述第一及第二差分對中的每一者；及一對時鐘輸入晶體管，其耦合到所述第一及第二差分輸入對且接收第二差分時鐘信號。根據本發(fā)明的實例性實施例，所述第一及第二差分對中的每一者進一步包括第一雙極晶體管，所述第一雙極晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第一及第二差分輸出信號中的一者的第一部分；及第二雙極晶體管，所述第二雙極晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第一及第二差分輸出信號中的一者的第二部分且在其射極處耦合到所述第一雙極晶體管的射極。根據本發(fā)明的實例性實 施例，所述設備進一步包括第一時鐘緩沖器，其接收輸入時鐘信號且輸出所述第二差分時鐘信號；及第二時鐘緩沖器，其耦合到第一延遲電路且輸出所述第一差分時鐘信號。根據本發(fā)明的實例性實施例，所述預調節(jié)器進一步包括邏輯，其接收所述數據信號；第一觸發(fā)器，其耦合到所述邏輯、接收所述第一差分時鐘信號且輸出所述第一差分輸出信號；及第二觸發(fā)器，其耦合到所述邏輯，接收所述第一差分時鐘信號的逆信號且輸出所述
第二差分輸出信號。根據本發(fā)明的實例性實施例，所述對時鐘輸入晶體管進一步包括第三雙極晶體管，所述第三雙極晶體管在其集電極處耦合到所述第一差分對的所述第一及第二雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第四雙極晶體管，所述第四雙極晶體管在其集電極處耦合到所述第二差分對的所述第一及第二雙極晶體管的所述射極、在其基極處接收所述第二差分時鐘信號的第二部分且在其射極處耦合到所述第三雙極晶體管的射極。根據本發(fā)明的實例性實施例，所述設備進一步包括耦合到所述第三及第四雙極晶體管的所述射極的電流源。根據本發(fā)明的實例性實施例，所述對時鐘輸入晶體管進一步包括第三雙極晶體管，所述第三雙極晶體管在其射極處耦合到所述第一差分對的所述第一及第二雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第四雙極晶體管，所述第四雙極晶體管在其射極處耦合到所述第二差分對的所述第一及第二雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第二部分。根據本發(fā)明的實例性實施例，所述設備進一步包括第一電流源，其耦合到所述第三雙極晶體管的所述射極；及第二電流源，其耦合到所述第四雙極晶體管的所述射極。根據本發(fā)明的實例性實施例，提供一種設備。所述設備包括預調節(jié)器，其接收第一差分時鐘信號及數據信號且產生第一差分輸出信號及第二差分輸出信號；及重定時器，其具有第一電壓軌；第二電壓軌；線“或”門、第一輸出端子及第二輸出端子；第一電阻器，其率禹合于所述第一電壓軌與所述第一輸出端子之間；第二電阻器，其稱合于所述第一電壓軌與所述第二輸出端子之間；第一雙極晶體管，所述第一雙極晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第一差分輸出信號的第一部分；及第二雙極晶體管，所述第二雙極晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第一差分輸出信號的第二部分且在其射極處耦合到所述第一雙極晶體管的射極；第三雙極晶體管，所述第三雙極晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第二差分輸出信號的第一部分；及第四雙極晶體管，所述第四雙極晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第二差分輸出信號的第二部分且在其射極處耦合到所述第一雙極晶體管的所述射極；及一對時鐘輸入晶體管，其中來自所述對時鐘輸入晶體管的每一晶體管耦合到所述第一、第二、第三及第四雙極晶體管中的接收第二差分時鐘信號的一者的所述射極。根據本發(fā)明的實例性實施例，所述第一、第二、第三及第四雙極晶體管中的每一者為NPN晶體管。根據本發(fā)明的實例性實施例，所述對時鐘輸入晶體管進一步包括第五雙極晶體管，所述第五雙極晶體管在其集電極處耦合到所述第一及第二雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第六雙極晶體管，所述第六雙極晶體管在其集電極處耦合到所述第三 及第四雙極晶體管的所述射極、在其基極處接收所述第二差分時鐘信號的第二部分且在其射極處耦合到所述第五雙極晶體管的射極。根據本發(fā)明的實例性實施例，所述設備進一步包括耦合到所述第五及第六雙極晶體管的所述射極的電流源。根據本發(fā)明的實例性實施例，所述對時鐘輸入晶體管進一步包括第五雙極晶體管，所述第五雙極晶體管在其射極處耦合到所述第一及第二雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第六雙極晶體管，所述第六雙極晶體管在其射極處耦合到所述第三及第四雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第二部分。根據本發(fā)明的實例性實施例，所述設備進一步包括第一電流源，其耦合到所述第五雙極晶體管的所述射極；及第二電流源，其耦合到所述第六雙極晶體管的所述射極。根據本發(fā)明的實例性實施例，一種設備包括延遲鏈，其接收輸入時鐘信號且產生多個差分時鐘信號；計數器，其具有可編程分割且耦合到所述延遲鏈以接收所述多個差分時鐘信號中的第一差分時鐘信號；延遲電路，其耦合到所述計數器且接收所述第一差分時鐘信號；預調節(jié)器，其耦合到所述延遲電路、接收所述第一差分時鐘信號且產生第一差分輸出信號及第二差分輸出信號，其中所述預調節(jié)器包含邏輯，其接收所述數據信號；第一觸發(fā)器，其耦合到所述邏輯、接收所述第一差分時鐘信號且輸出所述第一差分輸出信號；及第二觸發(fā)器，其耦合到所述邏輯、接收所述第一差分時鐘信號的逆信號且輸出所述第二差分輸出信號；重定時器，其具有第一電壓軌；第二電壓軌；線“或”門、第一輸出端子及第二輸出端子；第一電阻器，其耦合于所述第一電壓軌與所述第一輸出端子之間；第二電阻器，其耦合于所述第一電壓軌與所述第二輸出端子之間；第一NPN晶體管，所述第一NPN晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第一差分輸出信號的第一部分；及第二 NPN晶體管，所述第二 NPN晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第一差分輸出信號的第二部分且在其射極處耦合到所述第一雙極晶體管的射極；第三NPN晶體管，所述第三NPN晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第二差分輸出信號的第一部分；及第四NPN晶體管，所述第四NPN晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第二差分輸出信號的第二部分且在其射極處耦合到所述第一雙極晶體管的所述射極；及一對時鐘輸入晶體管，其中來自所述對時鐘輸入晶體管的每一晶體管耦合到所述第一、第二、第三及第四雙極晶體管中的接收第二差分時鐘信號的一者的所述射極；及驅動器，其耦合到所述重定時器的所述第一及第二輸出端子以便輸出經分割時鐘信號。根據本發(fā)明的實例性實施例，所述對時鐘輸入晶體管進一步包括第五NPN晶體管，所述第五NPN晶體管在其集電極處耦合到所述第一及第二 NPN晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第六雙極晶體管，所述第六雙極晶體管在其集電極處耦合到所述第三及第四NPN晶體管的所述射極、在其基極處接收所述第二差分時鐘信號的第二部分且在其射極處耦合到所述第五NPN晶體管的射極。根據本發(fā)明的實例性實施例，所述設備進一步包括耦合到所述第五及第六NPN晶體管的所述射極的電流源。
根據本發(fā)明的實例性實施例，所述對時鐘輸入晶體管進一步包括第五NPN晶體管，所述第五NPN晶體管在其射極處耦合到所述第一及第二 NPN晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第六NPN晶體管，所述第六NPN晶體管在其射極處耦合到所述第三及第四NPN晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第二部分。根據本發(fā)明的實例性實施例，所述設備進一步包括第一電流源，其耦合到所述第五NPN晶體管的所述射極；及第二電流源，其耦合到所述第六NPN晶體管的所述射極。


下文參考附圖來描述圖解說明本發(fā)明的原理的實例性實施例，其中圖IA及IB是常規(guī)分割器的框圖；圖2A是根據本發(fā)明的實例性實施例的重定時器及預調節(jié)器的框圖；且圖2B及2C是圖2A的重定時器的電路圖。
具體實施例方式可看到，圖2A展示根據本發(fā)明的實例性實施例的重定時器202及預調節(jié)器204 (其既定替換圖I的預調節(jié)器106及重定時器108)。一般來說，重定時器202由集成信號級212構成，而除已用邏輯206替換邏輯116以外，預調節(jié)器204與預調節(jié)器106大體相同。邏輯206經映射以與級212—起操作。在圖2B中，可更詳細地看到級212的實例(其在圖2B中稱作212_1)。此處，電阻器Rl及R2 (其各自為大約200 Q ) 一般耦合于電壓軌VDD與輸出端子OUTP及OUTN之間，且級聯(lián)差分對Q1/Q2、Q3/Q4及Q5/Q6 (其優(yōu)選地為NPN晶體管)一般耦合到輸出端子OUTP及0UTN。差分對Ql及Q2從觸發(fā)器118接收“偶數”信號，且差分對Q3及Q4從觸發(fā)器120接收“奇數”信號。另外，由于這些差分對Q1/Q2及Q3/Q4中的每一者耦合到輸出端子OUTP及OUTN兩者，因此形成線“或”門216。接著將時鐘信號CLK2提供到差分對Q5/Q6 (其耦合到差分對Q1/Q2及Q3/Q4中的每一者)。另外，電流源214-1耦合于差分對Q5/Q6與電壓軌VSS(其通常處于接地)之間。在操作中，來自觸發(fā)器118及120的“奇數”與“偶數”信號可能不完全對準，且一般來說，級212實現重對準或重定時。假定端子EP及ON為邏輯高(或“I”)且端子OP及EN為邏輯低(或“0”)，則輸出端子OUTP及OUTN在向端子CLKP及CLKN中輸入時鐘信號CLK2時進行雙態(tài)切換。另外，假定端子EN及OP為高且端子ON及EP為低，則輸出端子OUTP及OUTN在向端子CLKP及CLKN中輸入時鐘信號CLK2時進行雙態(tài)切換。因此，與常規(guī)重定時器(例如重定時器108)相比，重定時器202借助較緊湊的布置及較低的功率消耗實現重定時?，F在轉到圖2C，可更詳細地看到級212的實例(其在圖2B中稱作212_2)。級212_2具有類似于級212-1的結構，包含相同組件中的許多組件。級212-1與212-2之間的一些差異為，電流源214-1已由電流源214-2及214-3替換且晶體管Q5及Q6經布置以分別與差分對Q1/Q2及Q3/Q4并聯(lián)。與具有相同一般功能性的級212-1相比，級212-2中的此布置以較低的電壓實現操作。本文打算涵蓋具有 在實例性實施例的上下文中所描述的特征或步驟中的一者或一者以上的不同組合(具有所有此些特征或步驟或者僅其中的一些)的實施例。所屬領域的技術人員將了解，在所主張發(fā)明的范圍內還可能有許多其它實施例及變化形式。
權利要求
1.一種設備，其包括 預調節(jié)器，其接收第一差分時鐘信號及數據信號且產生第一差分輸出信號及第ニ差分輸出信號；及 重定時器，其具有 第一輸出端子； 第二輸出端子； 第一差分輸入對，其耦合到所述第一及第ニ輸出端子且接收所述第一差分輸出信號； 第二差分輸入對，其耦合到所述第一及第ニ輸出端子且接收所述第二差分輸出信號； 線“或”門，其耦合到所述第一及第ニ差分對中的每ー者；及 一對時鐘輸入晶體管，其耦合到所述第一及第ニ差分輸入對且接收第二差分時鐘信號。
2.根據權利要求I所述的設備，其中所述第一及第ニ差分對中的每ー者進ー步包括 第一雙極晶體管，所述第一雙極晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第一及第ニ差分輸出信號中的一者的第一部分；及 第二雙極晶體管，所述第二雙極晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第一及第ニ差分輸出信號中的一者的第二部分且在其射極處耦合到所述第一雙極晶體管的射極。
3.根據權利要求2所述的設備，其中所述設備進ー步包括 第一時鐘緩沖器，其接收輸入時鐘信號且輸出所述第二差分時鐘信號；及 第二時鐘緩沖器，其耦合到第一延遲電路且輸出所述第一差分時鐘信號。
4.根據權利要求3所述的設備，其中所述預調節(jié)器進一歩包括 邏輯，其接收所述數據信號； 第一觸發(fā)器，其耦合到所述邏輯、接收所述第一差分時鐘信號且輸出所述第一差分輸出信號；及 第二觸發(fā)器，其耦合到所述邏輯，接收所述第一差分時鐘信號的逆信號且輸出所述第ニ差分輸出信號。
5.根據權利要求4所述的設備，其中所述對時鐘輸入晶體管進ー步包括第三雙極晶體管，所述第三雙極晶體管在其集電極處耦合到所述第一差分對的所述第一及第ニ雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第四雙極晶體管，所述第四雙極晶體管在其集電極處耦合到所述第二差分對的所述第一及第ニ雙極晶體管的所述射極、在其基極處接收所述第二差分時鐘信號的第二部分且在其射極處耦合到所述第三雙極晶體管的射扱。
6.根據權利要求5所述的設備，其中所述設備進ー步包括耦合到所述第三及第四雙極晶體管的所述射極的電流源。
7.根據權利要求2所述的設備，其中所述對時鐘輸入晶體管進ー步包括 第三雙極晶體管，所述第三雙極晶體管在其射極處耦合到所述第一差分對的所述第一及第ニ雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第四雙極晶體管，所述第四雙極晶體管在其射極處耦合到所述第二差分對的所述第一及第ニ雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第二部分。
8.根據權利要求7所述的設備，其中所述設備進ー步包括 第一電流源，其耦合到所述第三雙極晶體管的所述射扱；及 第二電流源，其耦合到所述第四雙極晶體管的所述射扱。
9.一種設備，其包括 預調節(jié)器，其接收第一差分時鐘信號及數據信號且產生第一差分輸出信號及第ニ差分輸出信號；及 重定時器，其具有 第一電壓軌； 第二電壓軌； 線“或”門、第一輸出端子及第ニ輸出端子； 第一電阻器，其稱合于所述第一電壓軌與所述第一輸出端子之間； 第二電阻器，其耦合于所述第一電壓軌與所述第二輸出端子之間； 第一雙極晶體管，所述第一雙極晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第一差分輸出信號的第一部分；及 第二雙極晶體管，所述第二雙極晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第一差分輸出信號的第二部分且在其射極處耦合到所述第一雙極晶體管的射極； 第三雙極晶體管，所述第三雙極晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第二差分輸出信號的第一部分；及 第四雙極晶體管，所述第四雙極晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第二差分輸出信號的第二部分且在其射極處耦合到所述第一雙極晶體管的所述射極；及 一對時鐘輸入晶體管，其中來自所述對時鐘輸入晶體管的每一晶體管耦合到所述第一、第二、第三及第四雙極晶體管中的接收第二差分時鐘信號的一個雙極晶體管的所述射扱。
10.根據權利要求9所述的設備，其中所述設備進ー步包括 第一時鐘緩沖器，其接收輸入時鐘信號且輸出所述第二差分時鐘信號；及 第二時鐘緩沖器，其耦合到第一延遲電路且輸出所述第一差分時鐘信號。
11.根據權利要求10所述的設備，其中所述預調節(jié)器進一歩包括 邏輯，其接收所述數據信號； 第一觸發(fā)器，其耦合到所述邏輯、接收所述第一差分時鐘信號且輸出所述第一差分輸出信號；及 第二觸發(fā)器，其耦合到所述邏輯，接收所述第一差分時鐘信號的逆信號且輸出所述第ニ差分輸出信號。
12.根據權利要求9所述的設備，其中所述第一、第二、第三及第四雙極晶體管中的每ー者為NPN晶體管。
13.根據權利要求9所述的設備，其中所述對時鐘輸入晶體管進ー步包括 第五雙極晶體管，所述第五雙極晶體管在其集電極處耦合到所述第一及第ニ雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及第六雙極晶體管，所述第六雙極晶體管在其集電極處耦合到所述第三及第四雙極晶體管的所述射極、在其基極處接收所述第二差分時鐘信號的第二部分且在其射極處耦合到所述第五雙極晶體管的射扱。
14.根據權利要求13所述的設備，其中所述設備進ー步包括耦合到所述第五及第六雙極晶體管的所述射極的電流源。
15.根據權利要求9所述的設備，其中所述對時鐘輸入晶體管進ー步包括 第五雙極晶體管，所述第五雙極晶體管在其射極處耦合到所述第一及第ニ雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及 第六雙極晶體管，所述第六雙極晶體管在其射極處耦合到所述第三及第四雙極晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第二部分。
16.根據權利要求15所述的設備，其中所述設備進ー步包括 第一電流源，其耦合到所述第五雙極晶體管的所述射扱；及 第二電流源，其耦合到所述第六雙極晶體管的所述射扱。
17.—種設備,其包括 延遲鏈，其接收輸入時鐘信號且產生多個差分時鐘信號； 計數器，其具有可編程分割且耦合到所述延遲鏈以接收所述多個差分時鐘信號中的第一差分時鐘信號； 延遲電路，其耦合到所述計數器且接收所述第一差分時鐘信號； 預調節(jié)器，其耦合到所述延遲電路、接收所述第一差分時鐘信號且產生第一差分輸出信號及第ニ差分輸出信號，其中所述預調節(jié)器包含 邏輯，其接收所述數據信號； 第一觸發(fā)器，其耦合到所述邏輯、接收所述第一差分時鐘信號且輸出所述第一差分輸出信號；及 第二觸發(fā)器，其耦合到所述邏輯、接收所述第一差分時鐘信號的逆信號且輸出所述第ニ差分輸出信號； 重定時器，其具有 第一電壓軌； 第二電壓軌； 線“或”門、第一輸出端子及第ニ輸出端子； 第一電阻器，其稱合于所述第一電壓軌與所述第一輸出端子之間； 第二電阻器，其耦合于所述第一電壓軌與所述第二輸出端子之間； 第一 NPN晶體管，所述第一 NPN晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第一差分輸出信號的第一部分；及 第二 NPN晶體管，所述第二 NPN晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第一差分輸出信號的第二部分且在其射極處耦合到所述第一雙極晶體管的射極； 第三NPN晶體管，所述第三NPN晶體管在其集電極處耦合到所述線“或”門且在其基極處接收所述第二差分輸出信號的第一部分；及 第四NPN晶體管，所述第四NPN晶體管在其集電極處耦合到所述線“或”門、在其基極處接收所述第二差分輸出信號的第二部分且在其射極處耦合到所述第一雙極晶體管的所述射極；及 一對時鐘輸入晶體管，其中來自所述對時鐘輸入晶體管的每一晶體管耦合到所述第一、第二、第三及第四雙極晶體管中的接收第二差分時鐘信號的一個雙極晶體管的所述射極；及 驅動器，其耦合到所述重定時器的所述第一及第ニ輸出端子以便輸出經分割時鐘信號。
18.根據權利要求17所述的設備，其中所述對時鐘輸入晶體管進ー步包括 第五NPN晶體管，所述第五NPN晶體管在其集電極處耦合到所述第一及第ニ NPN晶體管的所述射極且在其基極處接收所述第二差分時鐘信號的第一部分；及 第六雙極晶體管，所述第六雙極晶體管在其集電極處耦合到所述第三及第四NPN晶體管的所述射極、在其基極處接收所述第二差分時鐘信號的第二部分且在其射極處耦合到所述第五NPN晶體管的射扱。
19.根據權利要求18所述的設備，其中所述設備進ー步包括耦合到所述第五及第六NPN晶體管的所述射極的電流源。
20.根據權利要求19所述的設備，其中所述設備進ー步包括 第一電流源，其耦合到所述第五NPN晶體管的所述射極 '及 第二電流源，其耦合到所述第六NPN晶體管的所述射扱。
全文摘要
一般來說，常規(guī)重定時器消耗過多的功率、具有過多的噪聲且為過大的。另外，一般來說，相位噪聲及抖動隨重定時而變。在所描述的設備中，預調節(jié)器(204)具有邏輯(206)，所述邏輯(206)經映射以與用于時鐘分割器的重定時器(202)的集成信號級(212)一起操作以便提供較小的占用面積與減少的功率消耗及改進的噪聲特性。
文檔編號H03K5/00GK102754343SQ201080063461
公開日2012年10月24日 申請日期2010年12月20日 優(yōu)先權日2010年2月11日
發(fā)明者巴韋什·G·巴克塔, 查理·M·布蘭奇 申請人:德州儀器公司