專利名稱：一種基于bcd工藝的d/a轉換開關電路的制作方法
技術領域：
本實用新型涉及集成電路，尤其涉及一種用于列驅動電路的基于BCD工藝(在同一芯片上制作雙極管bipolar、CMOS和DMOS器件的單片集成工藝)的D/A轉換(數模轉換)開關電路。
背景技術：
在用于大尺寸TFT-LCD屏的列驅動電路(Source Driver)中，當采用 HV (HighVoltage，高壓)CMOS工藝開發(fā)時，由于該工藝提供的MOS管的閾值電壓大、跨導小、 導通電阻大，因此，對于大負載應用而言，其輸出電路的面積會比較大。為了解決上述問題， 業(yè)內人士開始利用BCD工藝中的LDMOS器件的跨導大、導通電阻小的特征，基于BCD工藝， 開發(fā)用于大尺寸TFT-LCD屏的列驅動電路，從而減小輸出電路的面積，縮小列驅動電路的面積。Source Driver中實現(xiàn)數模轉換功能的電路的系統(tǒng)框圖如圖1所示，其中，電平轉換電路1’ (Level shifter)可以將低電壓域的邏輯信號轉換成模擬電壓域的邏輯電壓，其接收的數字輸入信號一般有6bit和Sbit等；正電壓D/A轉換電路2，(P0S DAC)和負電壓D/A轉換電路3，(NEG DAC)對應電平轉換電路1’具有64個或者1 種模擬輸入電壓，且電壓范圍分別為1/2VDDA-VDDA和 0-l/2VDDA(VDDA 為模擬電源)；兩個電阻分壓陣列4’ (Gamma Voltage array)的電路結構一樣，只是對應不同的 D/A轉換電路，其輸入和輸出電壓也不一樣，當對應正的D/A電路時，電阻分壓陣列4’的輸入電壓范圍為l/^VDDA-VDDA，并將在此范圍下的64個或者1 個電壓，輸出給正電壓D/A 轉換電路2’；當對應負的D/A電路時，電阻分壓陣列4’的輸入電壓范圍為0-V2VDDA，并將在此范圍下的64個或者1 個電壓，輸出給負電壓D/A轉換電路3’ ；兩個輸出緩沖電路5’(outbuf)的輸入電壓分別為正電壓D/A轉換電路2’和負電壓D/A轉換電路3’輸出的模擬電壓，且輸入電壓范圍為0. 1V-VDDA-0. IV，經過輸出緩沖電路5’緩沖后輸出給IXD的TFT屏幕。上述Source Driver的工作原理是，輸入的Picture Data/6bit or 8bit(即圖像信號/6bit或者8bit的數字信號)經過兩個電平轉換電路1’分別去控制正電壓D/A轉換電路2’和負電壓D/A轉換電路3’的選擇開關，從而選擇相應的模擬電壓輸出給輸出緩沖電路5’，最后實現(xiàn)液晶屏的驅動?，F(xiàn)有技術中，簡單的2bit的D/A轉換電路的原理圖可如圖2所示，電壓Vl至V4 為模擬輸入電壓，信號DO、Dl為數字輸入信號，當其取四種不同的邏輯電壓值時，輸出對應四種不同電壓。電壓DOout和DOoutb的邏輯關系分別與信號DO同相以及反相，電壓Dlout 和Dloutb的邏輯關系分別與信號Dl同相以及反相；這種結構對于POS DAC和NEG DAC都適用，只是其中的開關6’的電路結構有所不同。在高壓工藝中，Level shifter為普通的電平轉換電路，用來實現(xiàn)將低電源域的邏輯電壓轉換到模擬電源域，從而去控制D/A轉換電路中的開關。圖2中的電平轉換電路1’ 的電路結構可如圖3所示輸入信號IN為低電源域的邏輯輸入信號，其邏輯高為VDD，邏輯低為GND，輸出信號0UT、0UTB分別為高電源域的邏輯輸出信號，其中VDD為數字電源，VDDA 為模擬電源，GND為數字地，GNDA為模擬地，且數字地GND和模擬地GNDA的電位為0 ；當輸入信號IN = VDD時，輸出信號OUT = VDDA ；輸出信號OUTB = GNDA ；當輸入信號IN = GND 時，輸出信號OUT = GNDA ；輸出信號OUTB = VDDA。高壓工藝下，POS DAC的開關以及NEG DAC的開關分別如圖4 (a)、(b)所示，由于 POS DAC的模擬輸入電壓的范圍為1/2VDDA-VDDA，NEG DAC的模擬輸入電壓為0-1/2VDDA， 所以對于POS DAC的開關僅用PMOS管實現(xiàn)，而NEG DAC的開關僅用NMOS管實現(xiàn)，且這兩種開關在導通時，均不會產生大的電阻。在圖4(a)、(b)中，信號IN為輸入電壓信號，OUT為輸出電壓信號，信號VC為開關控制電壓信號，且信號VC即為圖3中的輸出信號0UT、0UTB ； 在圖4(a)中，當信號VC為低電平邏輯時，開關導通，信號OUT =信號IN ；當信號VC為高電平邏輯時，開關關閉，其PMOS管M5’的襯底接VDDA ；在圖4(b)中，當信號VC為高電平邏輯時，開關導通，信號OUT =信號IN ；當信號VC為低電平邏輯時，開關關閉，其NMOS管M6’的襯底接GNDA。然而，由于BCD工藝中高壓器件的柵源(GQ或者柵襯(GB)耐壓小(柵氧層比較薄)，因此，上述基于高壓工藝的傳統(tǒng)的電平轉換電路和開關電路的結構運用在BCD工藝中，就會產生下列問題1、對于電平轉換電路而言，在圖3中，當輸入信號IN為高(即=VDD)時，PMOS管 M4’的柵壓為GNDA，此時PMOS管M4’的柵源電壓為VDDA，PMOS管M4’會因該柵源電壓太高而損壞；當輸入信號IN為低(即=GND)時，同理，NMOS管M3’的柵源電壓為VDDA，也會損壞。2、對于DAC的開關而言，在圖4(a)中，當信號VC為低電平(即=GNDA)時，PMOS 管M5’就會損壞；在圖4(b)中，當信號VC為高電平(即=VDDA)時，此NMOS管M6’會損壞；因為不管輸入電壓為何值，柵和襯底電壓均過高為VDDA而損壞開關管。

實用新型內容為了解決上述現(xiàn)有技術存在的問題，本實用新型旨在提供一種基于BCD工藝的D/ A轉換開關電路，以克服BCD工藝中的高壓器件柵電壓過高而導致的器件損壞的問題，使其能在B⑶工藝下正常工作。本實用新型所述的一種基于B⑶工藝的D/A轉換開關電路，它包括一正D/A開關支路和一負D/A開關支路，其中，所述正D/A開關支路包括串聯(lián)的一正電平轉換模塊和一正開關模塊，所述負D/A開關支路包括串聯(lián)的一負電平轉換模塊和一負開關模塊，所述正電平轉換模塊包括第一反相器、依次串聯(lián)在一外部電源與地之間的第五 MOS管、第三MOS管和第一 MOS管以及第六MOS管、第四MOS管和第二 MOS管，還包括依次串聯(lián)在所述外部電源與1/2外部電源之間的第七MOS管和第九MOS管以及第八MOS管和第十MOS管，其中，所述第五MOS管的源極和襯底相連至所述外部電源，其柵極與所述第七MOS 管的柵極以及第六MOS管的漏極連接；所述第三MOS管的源極和襯底相連至第五MOS管的漏極和第六、第八MOS管的柵極，其柵極與第四MOS管的柵極相連至所述Yll外部電源；所述第一 MOS管的漏極與第三MOS管的漏極連接，其柵極與所述第一反相器的輸入端相連，并接收一正邏輯輸入信號，其源極和襯底相連至地；第六MOS管的源極和襯底相連至所述外部電源；所述第四MOS管的源極和襯底相連至第六MOS管的漏極；所述第二 MOS管的漏極與第四MOS管的漏極連接，其柵極與所述第一反相器的輸出端相連，其源極和襯底相連至地；第七MOS管的源極和襯底相連至所述外部電源；所述第九MOS管的漏極分別與第七MOS 管的漏極、第十MOS管的柵極連接，并輸出第二正邏輯輸出信號，其源極和襯底相連至所述 1/2外部電源，其柵極與所述第十MOS管的漏極連接，并輸出第一正邏輯輸出信號；所述第八MOS管的源極和襯底相連至所述外部電源，其漏極與所述第十MOS管的漏極連接；該第十 MOS管的源極和襯底相連至所述1/2外部電源；所述正開關模塊包括第一 PMOS管和第一 NMOS管，其中，所述第一 PMOS管的柵極接收所述第一正邏輯輸出信號，其源極與所述第一 NMOS管的源極連接，并接收一正輸入電壓信號，其漏極與所述第一 NMOS管的漏極連接，并輸出一正輸出電壓信號，其襯底與所述外部電源連接；所述第一 NMOS管的襯底與所述1/2外部電源連接，其柵極接收所述第二正邏輯輸出信號；所述負電平轉換模塊包括第二反相器、依次串聯(lián)在所述1/2外部電源與地之間的第十三MOS管和第i^一 MOS管以及第十四MOS管和第十二 MOS管，其中，所述第十三MOS管的源極和襯底相連至所述1/2外部電源，其柵極與所述第十四MOS管的漏極連接，并輸出第一負邏輯輸出信號，其漏極與所述第十一 MOS管的漏極連接；該第十一 MOS管的柵極與所述第二反相器的輸入端相連，并接收一負邏輯輸入信號，其源極和襯底相連至地；所述第十四 MOS管的源極和襯底相連至所述外部電源，其柵極與所述第十三MOS管的漏極連接，并輸出第二負邏輯輸出信號，其漏極與所述第十二 MOS管的漏極連接；該第十二 MOS管的柵極與所述第二反相器的輸出端相連，其源極和襯底相連至地；所述負開關模塊包括第二 PMOS管和第二 NMOS管，其中，所述第二 PMOS管的柵極接收所述第一負邏輯輸出信號，其源極與所述第二 NMOS管的源極連接，并接收一負輸入電壓信號，其漏極與所述第二NMOS管的漏極連接，并輸出一負輸出電壓信號，其襯底與所述1/2外部電源連接；所述第二 NMOS管的襯底與地連接，其柵極接收所述第二負邏輯輸出信號。在上述的基于B⑶工藝的D/A轉換開關電路中，所述第一、第二 MOS管、第九至第十二 MOS管均為NMOS管，所述第三至第八MOS管、第十三、第十四MOS管均為PMOS管。由于采用了上述的技術解決方案，本實用新型通過在正、負開關模塊中均采用一個PMOS管和一個NMOS管，并增加了 1/2外部電源的概念(該電源電壓可以通過LD0，即低壓差線性穩(wěn)壓器產生)，并假設柵源和柵襯的電壓為1/2外部電源時，不會損壞PMOS管或 NMOS管，從而保證POS DAC和NEGDAC的正常工作；另外，針對這種改進的正、負開關模塊分別設計結構不同的正、負電平轉換模塊，并輸出兩種電源域的開關信號，以向正、負開關模塊提供邏輯控制電壓，由于正、負電平轉換模塊和正、負開關模塊相對應，因此，正、負電平轉換模塊的邏輯輸出信號的范圍為外部電源，從而克服了電平轉換模塊中的MOS管的柵氧層擊穿的問題。

圖1是列驅動電路中實現(xiàn)數模轉換功能的電路的系統(tǒng)框圖；[0024]圖2是2bit的D/A轉換電路的原理圖；圖3是現(xiàn)有的基于高壓工藝的電平轉換電路的結構示意圖；圖4(a)是現(xiàn)有的POS DAC的開關的結構示意圖；圖4(b)是現(xiàn)有的NEG DAC的開關的結構示意圖；圖5是本實用新型一種基于B⑶工藝的D/A轉換開關電路中正D/A開關支路的結構示意圖；圖6是本實用新型一種基于BCD工藝的D/A轉換開關電路中負D/A開關支路的結構示意圖；圖7是本實用新型一種基于B⑶工藝的D/A轉換開關電路中正電平轉換模塊的結構示意圖；圖8是本實用新型一種基于BCD工藝的D/A轉換開關電路中負電平轉換模塊的結構示意圖；圖9是本實用新型一種基于B⑶工藝的D/A轉換開關電路中正開關模塊的結構示意圖；圖10是本實用新型一種基于BCD工藝的D/A轉換開關電路中負開關模塊的結構示意圖。
具體實施方式
以下結合附圖，對本實用新型的具體實施例進行詳細說明。請參閱圖5至圖10，本實用新型，即一種基于B⑶工藝的D/A轉換開關電路，它包括一正D/A開關支路和一負D/A開關支路，其中，正D/A開關支路包括串聯(lián)的一正電平轉換模塊1和一正開關模塊2，負D/A開關支路包括串聯(lián)的一負電平轉換模塊3和一負開關模塊 4。正電平轉換模塊1包括第一反相器INVl和第一至第十MOS管Ml至M10，其中，第五MOS管M5的源極和襯底相連至外部電源VDDA，其柵極與第七MOS管M7的柵極以及第六MOS管M6的漏極連接；第三MOS管M3的源極和襯底相連至第五MOS管M5的漏極以及第六、第八MOS管M6、M8的柵極，其柵極與第四MOS管M4的柵極相連至1/2外部電源1/2VDDA ；第一 MOS管Ml的漏極與第三MOS管M3的漏極連接，其柵極與第一反相器INVl 的輸入端相連，并接收一正邏輯輸入信號VCINp,其源極和襯底相連至地GNDA ；第六MOS管M6的源極和襯底相連至外部電源VDDA ；第四MOS管M4的源極和襯底相連至第六MOS管M6的漏極；第二 MOS管M2的漏極與第四MOS管M4的漏極連接，其柵極與第一反相器INVl的輸出端相連，其源極和襯底相連至地GNDA ；第七MOS管M7的源極和襯底相連至外部電源VDDA ；第九MOS管M9的漏極分別與第七MOS管M7的漏極、第十MOS管MlO的柵極連接，并輸出第二正邏輯輸出信號OUTBp,其源極和襯底相連至1/2外部電源V2VDDA，其柵極與第十MOS管MlO的漏極連接，并輸出第一正邏輯輸出信號OUTp ；第八MOS管M8的源極和襯底相連至外部電源VDDA，其漏極與第十MOS管MlO的漏極連接；該第十MOS管MlO的源極和襯底相連至1/2外部電源1/2VDDA。正開關模塊2包括第一 PMOS管PMl和第一匪OS管NMl，其中，第一 PMOS管PMl的柵極接收第一正邏輯輸出信號0UTP，其源極與第一 NMOS管匪1的源極連接，并接收一正輸入電壓信號VINp,其漏極與第一 NMOS管匪1的漏極連接，并輸出一正輸出電壓信號P0UT， 其襯底與外部電源VDDA連接；第一 NMOS管匪1的襯底與外部電源V2VDDA連接，其柵極接收第二正邏輯輸出信號0UTOP。負電平轉換模塊3包括第二反相器INV2和第i^一至第十四MOS管Mll至M14，其中，第十三MOS管M13的源極和襯底相連至1/2外部電源1/2VDDA，其柵極與第十四 MOS管M14的漏極連接，并輸出第一負邏輯輸出信號0UTN，其漏極與第十一 MOS管Mll的漏極連接；該第十一 MOS管Mll的柵極與第二反相器INV2的輸入端相連，并接收一負邏輯輸入信號VCmN，其源極和襯底相連至地GNDA ；第十四MOS管M14的源極和襯底相連至1/2外部電源1/2VDDA，其柵極與第十三 MOS管M13的漏極連接，并輸出第二負邏輯輸出信號OUTOn,其漏極與第十二 MOS管M12的漏極連接；該第十二 MOS管M12的柵極與第二反相器INV2的輸出端相連，其源極和襯底相連至地GNDA。負開關模塊4包括第二 PMOS管PM2和第二匪OS管NM2，其中，第二 PMOS管PM2的柵極接收第一負邏輯輸出信號0UTN，其源極與第二 NMOS管匪2的源極連接，并接收一負輸入電壓信號VmN，其漏極與第二 NMOS管匪2的漏極連接，并輸出一負輸出電壓信號N0UT， 其襯底與外部電源V2VDDA連接；第二 NMOS管匪2的襯底與地GNDA連接，其柵極接收第二負邏輯輸出信號0UTOn。在本實用新型中，第一、第二 MOS管Ml、M2、第九至第十二 MOS管M9至M12均為 NMOS管；第三至第八MOS管M3至M8、第十三、第十四MOS管M13、M14均為PMOS管。請參閱圖7，在正電平轉換模塊1中，設正邏輯輸入信號VCINp的邏輯高為VDD，邏輯低為GND (即0電位)；當正邏輯輸入信號VCINp = VDD時，第一 MOS管Ml管開啟，C點電壓為0電位(即=GNDA),此時A點電壓為1/2VDDA ；同時第二 MOS管M2管關閉，D點與 B點電位一致為VDDA，從而使得第二正邏輯輸出信號OUTOp = 1/2VDDA，第一正邏輯輸出信號OUTp = VDDA ；在這種情況下，第一至第十MOS管Ml至MlO的柵源電壓GS和柵襯電壓GB 最高為1/2VDDA，而不會達到VDDA，從而不會損壞MOS管；同理，當正邏輯輸入信號VCINp = GND時，第一 MOS管Ml管關閉，C點電位等于A點電位為VDDA，同時第二 MOS管M2管開啟， D點電位為GNDA，B點電位為1/2VDDA，從而使得第二正邏輯輸出信號OUTOp = VDDA,第一正邏輯輸出信號OUTp = 1/2VDDA ；在這種情況下，第一至第十MOS管Ml至MlO的柵源電壓GS 和柵襯電壓GB最高為1/2VDDA，而不會達到VDDA，從而不會損壞MOS管。請參閱圖8和圖3，負電平轉換模塊3的結構與現(xiàn)有的基于高壓工藝的電平轉換電路的結構相同，僅外部電源的電壓從VDDA變成了 1/2VDDA ；當負邏輯輸入信號VCI& = VDD 時，第一負邏輯輸出信號OUTn = 1/2VDDA，第二負邏輯輸出信號OUTOn = GNDA ；當負邏輯輸入信號VCmN = GND時，第一負邏輯輸出信號OUTn = GNDA，第二負邏輯輸出信號OUTOn = 1/2VDDA ；在這種情況下，第十一至第十四MOS管Mll至M14的柵源電壓GS和柵襯電壓GB 最高為1/2VDDA，而不會達到VDDA，從而不會損壞MOS管。請參閱圖9，在正開關模塊2中，開啟第一 NMOS管匪1的柵電壓為VDDA，開啟第一 PMOS管PMl的柵電壓為1/2VDDA，關閉第一匪OS管匪1的柵電壓為1/2VDDA，關閉第一 PMOS管PMl的柵電壓為VDDA。請參閱圖10，在負開關模塊4中，開啟第二 NMOS管匪2的柵電壓為1/2VDDA，開啟第二 PMOS管PM2的柵電壓為GNDA(0電位)，關閉第二匪OS管匪2的柵電壓為GNDA(0電位)，關閉第二 PMOS管PM2的柵電壓為1/2VDDA。請參閱圖5，由正電平轉換模塊1的第一、第二正邏輯輸出信號0UTP、0UTOP向正開關模塊2提供相應的第一、第二邏輯控制電壓VC、VCB，且其電壓范圍為1/2VDDA-VDDA ；當正邏輯輸入信號VCINp = 1/2VDDA時，第二邏輯控制電壓VCB = VDDA，此時正輸出電壓信號 POUT =正輸入電壓信號VINp,正開關模塊2導通；當正邏輯輸入信號VCINp = VDDA時，第二邏輯控制電壓VCB = 1/2VDDA，此時正開關模塊2關閉；在上述各種情況下均不會使開關管損壞。請參閱圖6，由負電平轉換模塊3的第一、第二負邏輯輸出信號0UTn、0UTOn向負開關模塊4提供相應的第一、第二邏輯控制電壓VC、VCB，且其電壓范圍為0-1/2VDDA ；當負邏輯輸入信號VCmN = GNDA時，第二邏輯控制電壓VCB = 1/2VDDA,此時負輸出電壓信號NOUT =負輸入電壓信號VmN，負開關模塊4導通；當負邏輯輸入信號vcmN = 1/2VDDA時，第二邏輯控制電壓VCB = GNDA，此時負開關模塊4關閉；在上述各種情況下均不會使開關管損壞。綜上所述，本實用新型通過變換D/A轉換電路中的開關模塊的柵級電壓，從而來避免在BCD工藝下，由于柵源、柵襯電壓太大而導致的柵氧層擊穿問題。本實用新型可以廣泛適用到其他位數的D/A轉換電路中。以上結合附圖實施例對本實用新型進行了詳細說明，本領域中普通技術人員可根據上述說明對本實用新型做出種種變化例。因而，實施例中的某些細節(jié)不應構成對本實用新型的限定，本實用新型將以所附權利要求書界定的范圍作為本實用新型的保護范圍。
權利要求1.一種基于B⑶工藝的D/A轉換開關電路，它包括一正D/A開關支路和一負D/A開關支路，其中，所述正D/A開關支路包括串聯(lián)的一正電平轉換模塊和一正開關模塊，所述負D/ A開關支路包括串聯(lián)的一負電平轉換模塊和一負開關模塊，其特征在于，所述正電平轉換模塊包括第一反相器、依次串聯(lián)在一外部電源與地之間的第五MOS 管、第三MOS管和第一 MOS管以及第六MOS管、第四MOS管和第二 MOS管，還包括依次串聯(lián)在所述外部電源與1/2外部電源之間的第七MOS管和第九MOS管以及第八MOS管和第十MOS 管，其中，所述第五MOS管的源極和襯底相連至所述外部電源，其柵極與所述第七MOS管的柵極以及第六MOS管的漏極連接；所述第三MOS管的源極和襯底相連至第五MOS管的漏極和第六、第八MOS管的柵極，其柵極與第四MOS管的柵極相連至所述外部電源；所述第一 MOS管的漏極與第三MOS管的漏極連接，其柵極與所述第一反相器的輸入端相連，并接收一正邏輯輸入信號，其源極和襯底相連至地；第六MOS管的源極和襯底相連至所述外部電源；所述第四MOS管的源極和襯底相連至第六MOS管的漏極；所述第二MOS管的漏極與第四 MOS管的漏極連接，其柵極與所述第一反相器的輸出端相連，其源極和襯底相連至地；第七 MOS管的源極和襯底相連至所述外部電源；所述第九MOS管的漏極分別與第七MOS管的漏極、第十MOS管的柵極連接，并輸出第二正邏輯輸出信號，其源極和襯底相連至所述1/2外部電源，其柵極與所述第十MOS管的漏極連接，并輸出第一正邏輯輸出信號；所述第八MOS 管的源極和襯底相連至所述外部電源，其漏極與所述第十MOS管的漏極連接；該第十MOS管的源極和襯底相連至所述1/2外部電源；所述正開關模塊包括第一 PMOS管和第一 NMOS管，其中，所述第一 PMOS管的柵極接收所述第一正邏輯輸出信號，其源極與所述第一 NMOS管的源極連接，并接收一正輸入電壓信號，其漏極與所述第一 NMOS管的漏極連接，并輸出一正輸出電壓信號，其襯底與所述外部電源連接；所述第一 NMOS管的襯底與所述1/2外部電源連接，其柵極接收所述第二正邏輯輸出信號；所述負電平轉換模塊包括第二反相器、依次串聯(lián)在所述1/2外部電源與地之間的第十三MOS管和第i^一 MOS管以及第十四MOS管和第十二 MOS管，其中，所述第十三MOS管的源極和襯底相連至所述外部電源，其柵極與所述第十四MOS管的漏極連接，并輸出第一負邏輯輸出信號，其漏極與所述第十一 MOS管的漏極連接；該第十一 MOS管的柵極與所述第二反相器的輸入端相連，并接收一負邏輯輸入信號，其源極和襯底相連至地；所述第十四 MOS管的源極和襯底相連至所述外部電源，其柵極與所述第十三MOS管的漏極連接，并輸出第二負邏輯輸出信號，其漏極與所述第十二 MOS管的漏極連接；該第十二 MOS管的柵極與所述第二反相器的輸出端相連，其源極和襯底相連至地；所述負開關模塊包括第二 PMOS管和第二 NMOS管，其中，所述第二 PMOS管的柵極接收所述第一負邏輯輸出信號，其源極與所述第二 NMOS管的源極連接，并接收一負輸入電壓信號，其漏極與所述第二 NMOS管的漏極連接，并輸出一負輸出電壓信號，其襯底與所述1/2外部電源連接；所述第二 NMOS管的襯底與地連接，其柵極接收所述第二負邏輯輸出信號。
2.根據權利要求1所述的基于BCD工藝的D/A轉換開關電路，其特征在于，所述第一、 第二 MOS管、第九至第十二 MOS管均為NMOS管，所述第三至第八MOS管、第十三、第十四MOS 管均為PMOS管。
專利摘要本實用新型涉及一種基于BCD工藝的D/A轉換開關電路，它包括一正D/A開關支路和一負D/A開關支路，其中，所述正D/A開關支路包括串聯(lián)的一正電平轉換模塊和一正開關模塊，所述負D/A開關支路包括串聯(lián)的一負電平轉換模塊和一負開關模塊。本實用新型通過變換D/A轉換電路中的開關模塊的柵級電壓，從而來避免在BCD工藝下，由于柵源、柵襯電壓太大而導致的柵氧層擊穿問題。本實用新型可以廣泛適用到其他位數的D/A轉換電路中。
文檔編號H03K17/60GK201956992SQ20102067676
公開日2011年8月31日 申請日期2010年12月23日 優(yōu)先權日2010年12月23日
發(fā)明者丁學欣, 吳大軍, 張亮, 張建玲, 李冠林, 覃正才, 趙晶文, 陳良生, 黃輝 申請人:上海貝嶺股份有限公司