專利名稱：一種基于BCD工藝的level shifter電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路，尤其涉及一種用于列驅(qū)動(dòng)電路的基于BCD工藝(在同一芯片上制作雙極管bipolar、CMOS和DMOS器件的單片集成工藝)的level shifter (電平轉(zhuǎn)換)電路。
背景技術(shù)：
在用于大尺寸TFT-LCD屏的列驅(qū)動(dòng)電路(Source Driver)中，當(dāng)采用 HV (HighVoltage，高壓)CMOS工藝開發(fā)時(shí)，由于該工藝提供的MOS管的閾值電壓大、跨導(dǎo)小、 導(dǎo)通電阻大，因此，對于大負(fù)載應(yīng)用而言，其輸出電路的面積會(huì)比較大。為了解決上述問題， 業(yè)內(nèi)人士開始利用BCD工藝中的LDMOS器件的跨導(dǎo)大、導(dǎo)通電阻小的特征，基于BCD工藝， 開發(fā)用于大尺寸TFT-LCD屏的列驅(qū)動(dòng)電路，從而減小輸出電路的面積，縮小列驅(qū)動(dòng)電路的面積。如圖1所示，在上述的基于B⑶工藝開發(fā)的列驅(qū)動(dòng)電路中，通常是采用在MOS管的柵極加控制電壓來實(shí)現(xiàn)對電路的開閉控制的，即在PMOS管M2’的柵極輸入一使能控制信號 VCP,在NMOS管M3，的柵極輸入一使能控制信號VCN，通過改變使能控制信號VCP、VCN的大小來開閉PMOS管Ml’和NMOS管M4’ ；具體來說，當(dāng)使能控制信號VCP與模擬地GNDA的電位一致為0時(shí)，PMOS管Ml’關(guān)閉，從而輸出信號VPB的電位近似為模擬電源VDDA，同理，當(dāng)使能控制信號VCN的電位與模擬電源VDDA —致時(shí)，NMOS管M4’關(guān)閉，使得輸出信號VNB的電位近似為模擬地GNDA的電位；使能時(shí)，令使能控制信號VCP、VCN的電位分別為模擬電源 VDDA和模擬地GNDA的電位，此時(shí)，PMOS管M2，和匪OS管M3，被關(guān)閉，從而讓匪OS管Ml， 和PMOS管M4正常工作。上述的使能控制信號VCP、VCN由使能控制電路產(chǎn)生。在高壓工藝中，使能控制電路一般通過一個(gè)電平轉(zhuǎn)換電路來實(shí)現(xiàn)，即將低電源域的邏輯電位變換到高電源域來控制電路的開啟和關(guān)閉；如圖2所示，在這種傳統(tǒng)的基于高壓工藝的電平轉(zhuǎn)換使能控制電路中，輸入信號IN為低電源域的邏輯輸入信號，其邏輯高為 VDD，邏輯低為GND，輸出信號OUT、OUTB分別為高電源域的邏輯輸出信號，其中VDD為數(shù)字電源，VDDA為模擬電源，GND為數(shù)字地，GNDA為模擬地，且數(shù)字地GND和模擬地GNDA的電位為0 ；當(dāng)輸入信號IN = VDD時(shí)，輸出信號OUT = VDDA ；輸出信號OUTB = GNDA ；當(dāng)輸入信號IN = GND時(shí)，輸出信號OUT = GNDA ；輸出信號OUTB = VDDA ；由此可知，只要將輸出信號 OUT、OUTB分別輸出給圖1中的使能控制信號VCP、VCN，就可以實(shí)現(xiàn)對圖1中電路的開閉控制，例如當(dāng)輸入信號IN為高時(shí)，電路工作在使能狀態(tài)。然而，由于高壓工藝中器件的柵源(GS)或者柵襯(GB)耐壓小(柵氧層比較薄)， 因此，上述基于高壓工藝的傳統(tǒng)電平轉(zhuǎn)換使能控制電路運(yùn)用在BCD工藝中，就會(huì)產(chǎn)生下列問題1、電平轉(zhuǎn)換使能控制電路中的MOS管會(huì)損壞；例如在圖2中，當(dāng)輸入信號IN為高(即=VDD)時(shí)，PMOS管M4”的柵壓為GNDA，此時(shí)PMOS管M4”的柵源電壓為VDDA，PMOS管M4”會(huì)因該柵源電壓太高而損壞；當(dāng)輸入信號IN為低(即=GND)時(shí)，同理，匪OS管M3”也會(huì)損壞。2、在非使能(disable)時(shí)，由于此時(shí)MOS管的柵源電壓太高，已經(jīng)足以擊穿柵氧層，因此，電平轉(zhuǎn)換使能控制電路的輸出電壓也不能直接用于關(guān)閉DMOS管。綜上所述，傳統(tǒng)的電平轉(zhuǎn)換使能控制電路用在BCD工藝中，主要出現(xiàn)的問題是輸入MOS管的柵電壓(即輸入信號IN)在0和VDDA之間變化會(huì)使得MOS管的柵源電壓最高達(dá)到VDDA，從而造成柵氧擊穿，或者柵襯擊穿。

實(shí)用新型內(nèi)容為了解決上述現(xiàn)有技術(shù)存在的問題，本實(shí)用新型旨在提供一種基于BCD工藝的 level shifter電路，以防止柵源擊穿，并有效控制在列驅(qū)動(dòng)電路中的后續(xù)電路。本實(shí)用新型所述的一種基于B⑶工藝的level shifter電路，它包括依次串聯(lián)在一外部電源與地之間的第一限流模塊和第一 MOS管、依次串聯(lián)在所述外部電源與地之間的第二限流模塊和第二 MOS管、并聯(lián)在所述第一 MOS管的漏極和源極之間的第一電壓鉗位模塊以及并聯(lián)在所述第二限流模塊兩端的且相互串聯(lián)的第二電壓鉗位模塊和第三限流模塊， 其中，所述第一 MOS管的柵極接收一使能輸入信號，其漏極輸出第一使能輸出信號；所述第二 MOS管的柵極與所述第一 MOS管的漏極連接，其源極接地；所述第二電壓鉗位模塊和第三限流模塊之間輸出第二使能輸出信號。在上述的基于B⑶工藝的level shifter電路中，所述第一限流模塊包括依次串聯(lián)在所述外部電源與所述第一 MOS管的漏極之間的第五MOS管和第三電阻，其中，所述第五MOS管的源極與其襯底連接至所述外部電源連接，其漏極與所述第三電阻連接；所述第二限流模塊包括依次串聯(lián)在所述外部電源與所述第二 MOS管的漏極之間的第六MOS管和第四電阻，其中，所述第六MOS管的源極與其襯底連接至所述外部電源連接，其漏極與所述第四電阻連接；所述第一電壓鉗位模塊包括依次串聯(lián)在所述第二 MOS管的柵極與地之間的第七至第八MOS管，其中，所述第七M(jìn)OS管的柵極與漏極連接至所述第二 MOS管的柵極，所述第八MOS管的柵極與漏極連接至所述第七M(jìn)OS管的源極，所述第九MOS管的柵極與漏極連接至所述第八MOS管的源極；所述第二電壓鉗位模塊包括依次串聯(lián)的第十至第十二 MOS管，其中，所述第十MOS 管的源極與其襯底連接至所述外部電源連接，其柵極與漏極連接至所述第十一 MOS管的源極，且該第十一 MOS管的源極與其襯底連接，其柵極與漏極連接至所述第十二 MOS管的源極，且該第十二 MOS管的源極與其襯底連接，其柵極與漏極連接；所述第三限流模塊包括串聯(lián)在所述第十二 MOS管的漏極與第二 MOS管的漏極的第五電阻，且該第二 MOS管的漏極輸出所述第二使能輸出信號。在上述的基于B⑶工藝的level shifter電路中，所述電路包括依次串聯(lián)在所述外部電源與地之間的第四MOS管、第二電阻、第三MOS管和第一電阻，其中，所述第四MOS管的源極與其襯底連接至所述外部電源連接，其柵極與漏極相連后與所述第五MOS管的柵極以及所述第六MOS管的柵極連接；所述第三MOS管的柵極接收一電流控制使能信號，其漏極與所述第二電阻連接，其源極與所述第一電阻連接。[0019]在上述的基于B⑶工藝的level shifter電路中，所述第一至第三MOS管和第七至第九MOS管為PMOS管，所述第四至第六MOS管和第十至第十二 MOS管為NMOS管。由于采用了上述的技術(shù)解決方案，本實(shí)用新型通過第一、第二電壓鉗位模塊對第一、第二使能輸出信號進(jìn)行電壓鉗位，從而使MOS管的柵電壓受到限制，使其不超過MOS管柵氧擊穿電壓值，從而避免在使能時(shí)造成MOS管的損壞，并在Disable時(shí)對控制的柵電壓應(yīng)加以鉗制，從而不會(huì)對后續(xù)的被控管造成損壞。

圖1是列驅(qū)動(dòng)電路中由使能控制電路控制的電路的結(jié)構(gòu)示意圖；圖2是現(xiàn)有的基于高壓工藝的電平轉(zhuǎn)換使能控制電路的結(jié)構(gòu)示意圖；圖3是本實(shí)用新型的一種基于B⑶工藝的level shifter電路的原理框圖；圖4是本實(shí)用新型的一種基于B⑶工藝的level shifter電路的具體實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖，對本實(shí)用新型的具體實(shí)施例進(jìn)行詳細(xì)說明。請參閱圖3，本實(shí)用新型，即一種基于B⑶工藝的level shifter電路，它包括依次串聯(lián)在一外部電源VDDA與地GNDA之間的第一限流模塊1和第一 MOS管Ml、依次串聯(lián)在外部電源VDDA與地GNDA之間的第二限流模塊2和第二 MOS管M2、并聯(lián)在第一 MOS管Ml的漏極和源極之間的第一電壓鉗位模塊4以及并聯(lián)在第二限流模塊兩端2的且相互串聯(lián)的第二電壓鉗位模塊5和第三限流模塊3，其中，第一 MOS管Ml的柵極接收一使能輸入信號ENA， 其漏極輸出第一使能輸出信號ENTN ；第二 MOS管M2的柵極與第一 MOS管Ml的漏極連接， 其源極接地GNDA ；第二電壓鉗位模塊5和第三限流模塊之間輸出第二使能輸出信號ENTP。在上述電路中，設(shè)使能輸入信號ENA的邏輯高為VDD 當(dāng)使能輸入信號ENA = VDD時(shí)，第一 MOS管Ml導(dǎo)通，通過第一限流模塊1可以限制該路電流的大小，此時(shí)，第一使能輸出信號ENTN = GNDA = 0 ；此時(shí)，與第二 MOS管M2的柵級連接的第一電壓鉗制模塊4不工作，從而使得第二 MOS管M2關(guān)閉，第二使能輸出信號 ENTP = VDDA = 0 ；當(dāng)使能輸入信號ENA = GNDA = 0時(shí)，第一 MOS管Ml關(guān)閉，第一使能輸出信號ENTN 通過第一電壓鉗制模塊4被鉗制在一個(gè)電壓值，設(shè)為V0，該電壓可使第二 MOS管M2導(dǎo)通， 而不會(huì)使其損壞，所以第一使能輸出信號ENTN可以控制后面的NMOS管，也不會(huì)使被控制的 NMOS管損壞；同理，第二使能輸出信號ENTP通過第二電壓鉗位模塊5也被鉗制在一個(gè)電壓值，設(shè)為VDDA-V1，該電壓可以關(guān)閉被控電路中的PMOS管，而不會(huì)使得PMOS管損壞。圖3中的第一至第三限流模塊用于限制其所在支路的電路，它們可以通過電流源實(shí)現(xiàn)，也可以通過直接加電阻來實(shí)現(xiàn)；第一、第二電壓鉗位模塊4、5可以通過二極管連接或者加電阻等方式實(shí)現(xiàn)。如圖4所示，基于上述level shfter電路的一種具體實(shí)施例如下第一限流模塊1包括依次串聯(lián)在外部電源VDDA與第一 MOS管Ml的漏極之間的第五MOS管M5和第三電阻R3，其中，第五MOS管M5的源極與其襯底連接至外部電源VDDA連接，其漏極與第三電阻R3連接；第二限流模塊2包括依次串聯(lián)在外部電源VDDA與第二 MOS管M2的漏極之間的第六MOS管M6和第四電阻R4，其中，第六MOS管M6的源極與其襯底連接至外部電源VDDA連接，其漏極與第四電阻R4連接；第一電壓鉗位模塊4包括依次串聯(lián)在第二 MOS管M2的柵極與地GNDA之間的第七至第八MOS管M7至M8，其中，第七M(jìn)OS管M7的柵極與漏極連接至第二 MOS管M2的柵極，第八MOS管M8的柵極與漏極連接至第七M(jìn)OS管M7的源極，第九MOS管M9的柵極與漏極連接至第八MOS管M8的源極；第二電壓鉗位模塊5包括依次串聯(lián)的第十至第十二 MOS管MlO至M12，其中，第十 MOS管MlO的源極與外部電源VDDA連接，其柵極與漏極連接至第十一 MOS管Ml 1的源極，且第十一 MOS管Mll的源極與其襯底連接，其柵極與漏極連接至第十二 MOS管M12的源極，第十二 MOS管M12的源極與其襯底連接，其柵極與漏極連接；第三限流模塊3包括串聯(lián)在第十二 MOS管M12的漏極與第二 MOS管M2的漏極的第五電阻R5，且該第二 MOS管M2的漏極輸出第二使能輸出信號ENTP。在本實(shí)施例中，level shifter電路還包括依次串聯(lián)在外部電源VDDA與地GNDA之間的第四MOS管M4、第二電阻R2、第三MOS管M3和第一電阻R1，其中，第四MOS管M4的源極與其襯底連接至外部電源VDDA連接，其柵極與漏極相連后與第五MOS管M5的柵極以及第六MOS管M6的柵極連接；第三MOS管M3的柵極接收一電流控制使能信號ENABIAS，其漏極與第二電阻R2連接，其源極與第一電阻Rl連接。另外，本實(shí)施例中的第一至第三MOS管Ml至M3和第七至第九MOS管M7至M9均為PMOS管，第四至第六MOS管M4至M6和第十至第十二 MOS管MlO至M12均為NMOS管。在本實(shí)施例中，設(shè)電流控制使能信號ENABIAS和使能輸入信號ENA的邏輯高為 VDD 當(dāng)電流控制使能信號ENABIAS = VDD時(shí)，偏置電流I產(chǎn)生，且偏置電流I的大小可
由公式⑴計(jì)算得出
權(quán)利要求1.一種基于B⑶工藝的level shifter電路，其特征在于，所述電路包括依次串聯(lián)在一外部電源與地之間的第一限流模塊和第一 MOS管、依次串聯(lián)在所述外部電源與地之間的第二限流模塊和第二 MOS管、并聯(lián)在所述第一 MOS管的漏極和源極之間的第一電壓鉗位模塊以及并聯(lián)在所述第二限流模塊兩端的且相互串聯(lián)的第二電壓鉗位模塊和第三限流模塊，其中，所述第一 MOS管的柵極接收一使能輸入信號，其漏極輸出第一使能輸出信號；所述第二 MOS管的柵極與所述第一 MOS管的漏極連接，其源極接地；所述第二電壓鉗位模塊和第三限流模塊之間輸出第二使能輸出信號。
2.根據(jù)權(quán)利要求1所述的基于B⑶工藝的levelshifter電路，其特征在于，所述第一限流模塊包括依次串聯(lián)在所述外部電源與所述第一 MOS管的漏極之間的第五MOS管和第三電阻，其中，所述第五MOS管的源極與其襯底連接至所述外部電源連接，其漏極與所述第三電阻連接；所述第二限流模塊包括依次串聯(lián)在所述外部電源與所述第二 MOS管的漏極之間的第六MOS管和第四電阻，其中，所述第六MOS管的源極與其襯底連接至所述外部電源連接，其漏極與所述第四電阻連接；所述第一電壓鉗位模塊包括依次串聯(lián)在所述第二 MOS管的柵極與地之間的第七至第八MOS管，其中，所述第七M(jìn)OS管的柵極與漏極連接至所述第二MOS管的柵極，所述第八MOS 管的柵極與漏極連接至所述第七M(jìn)OS管的源極，所述第九MOS管的柵極與漏極連接至所述第八MOS管的源極；所述第二電壓鉗位模塊包括依次串聯(lián)的第十至第十二 MOS管，其中，所述第十MOS管的源極與其襯底連接至所述外部電源連接，其柵極與漏極連接至所述第十一 MOS管的源極， 且該第十一 MOS管的源極與其襯底連接，其柵極與漏極連接至所述第十二 MOS管的源極，且該第十二 MOS管的源極與其襯底連接，其柵極與漏極連接；所述第三限流模塊包括串聯(lián)在所述第十二 MOS管的漏極與第二MOS管的漏極的第五電阻，且該第二 MOS管的漏極輸出所述第二使能輸出信號。
3.根據(jù)權(quán)利要求2所述的基于B⑶工藝的levelshifter電路，其特征在于，所述電路包括依次串聯(lián)在所述外部電源與地之間的第四MOS管、第二電阻、第三MOS管和第一電阻， 其中，所述第四MOS管的源極與其襯底連接至所述外部電源連接，其柵極與漏極相連后與所述第五MOS管的柵極以及所述第六MOS管的柵極連接；所述第三MOS管的柵極接收一電流控制使能信號，其漏極與所述第二電阻連接，其源極與所述第一電阻連接。
4.根據(jù)權(quán)利要求3所述的基于B⑶工藝的levelshifter電路，其特征在于，所述第一至第三MOS管和第七至第九MOS管為PMOS管，所述第四至第六MOS管和第十至第十二 MOS 管為NMOS管。
專利摘要本實(shí)用新型涉及一種基于BCD工藝的level shifter電路，它包括依次串聯(lián)在一外部電源與地之間的第一限流模塊和第一MOS管、依次串聯(lián)在所述外部電源與地之間的第二限流模塊和第二MOS管、并聯(lián)在所述第一MOS管的漏極和源極之間的第一電壓鉗位模塊以及并聯(lián)在所述第二限流模塊兩端的且相互串聯(lián)的第二電壓鉗位模塊和第三限流模塊。本實(shí)用新型有效避免了電平轉(zhuǎn)換電路本身MOS管的柵源電壓VGS過大的問題，同時(shí)電路輸出的電壓又可以去開啟和關(guān)閉后面的被控電路，而不會(huì)造成其損壞。
文檔編號H03K19/0185GK201956998SQ201020676750
公開日2011年8月31日 申請日期2010年12月23日 優(yōu)先權(quán)日2010年12月23日
發(fā)明者劉啟付, 呂回, 吳大軍, 左言勝, 李長虹, 牛祺, 胡冬梅, 覃正才, 鄭佳鵬 申請人:上海貝嶺股份有限公司