專(zhuān)利名稱(chēng)：具有低溫度系數(shù)的集成電路及其校正方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于集成電路，尤指一種具有低溫度系數(shù)的集成電路及其校正方法。
背景技術(shù)：
在設(shè)計(jì)各種集成電路時(shí)，常需要其具有低溫度系數(shù)(lowtemperature coefficient)的特性，以降低環(huán)境溫度對(duì)電路的影響，提升集成電路的穩(wěn)定性及可靠性。溫 度系數(shù)一般以ppm(百萬(wàn)分之一)為單位，用來(lái)表示電路參數(shù)(如電壓、電流、頻率等等)隨 溫度改變而產(chǎn)生的變化量。此變化量越大，即代表溫度系數(shù)越高，反之亦然。尤其，對(duì)于集 成電路(IC)所組成的系統(tǒng)而言，例如現(xiàn)今已普遍發(fā)展使用的系統(tǒng)芯片(System on Chip, SoC，也稱(chēng)“片上系統(tǒng)”)，溫度的影響更是顯著。然而，降低集成電路中各電路的溫度系數(shù)， 會(huì)使該些電路的復(fù)雜度增加，造成電路的面積和功耗增加，使得成本大幅提高。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的之一，在于提供一種具有低溫度系數(shù)的集成電路及其校 正方法，可降低環(huán)境溫度對(duì)電路的影響。本發(fā)明的目的之一，在于提出一種具有低溫度系數(shù)的集成電路及其校正方法，在 改善溫度系數(shù)的同時(shí)維持電路的小面積及低功耗。在本發(fā)明的一實(shí)施例中，揭露了一種集成電路，包含第一電路，具有第一溫度系 數(shù)，產(chǎn)生第一輸出；第二電路，具有第二溫度系數(shù)，產(chǎn)生第二輸出；以及校正控制電路，檢測(cè) 該第一輸出與該第二輸出，依據(jù)預(yù)定關(guān)系比較該第一輸出與該第二輸出以產(chǎn)生一調(diào)整信 號(hào)；其中，該第一溫度系數(shù)低于該第二溫度系數(shù)，該調(diào)整信號(hào)是用以調(diào)整該第二電路，使該 第二電路具有該第一溫度系數(shù)的特性。在本發(fā)明的另一實(shí)施例中，揭露了一種集成電路的校正方法，包含下列步驟提供 具有第一溫度系數(shù)的第一電路，該第一電路產(chǎn)生第一輸出；提供具有第二溫度系數(shù)的第二 電路，該第二電路產(chǎn)生第二輸出；以及依據(jù)該第一輸出與該第二輸出間的預(yù)定關(guān)系，調(diào)整該 第二電路，使該第二電路具有該第一溫度系數(shù)的特性；其中，該第一溫度系數(shù)低于該第二溫 度系數(shù)。


圖1是根據(jù)本發(fā)明的具有低溫度系數(shù)的集成電路一實(shí)施例的方塊圖。圖2是圖1的集成電路一實(shí)施例的詳細(xì)電路圖。圖3是圖2的集成電路所產(chǎn)生的鋸齒時(shí)鐘信號(hào)與數(shù)字時(shí)鐘信號(hào)的波形示意圖。圖4是根據(jù)本發(fā)明的集成電路的校正方法一實(shí)施例的流程圖。附圖的圖號(hào)說(shuō)明10:集成電路11:第一電路111:鋸齒時(shí)鐘產(chǎn)生器1111、1112:開(kāi)關(guān)
112:參考電壓電路1122:運(yùn)算放大器132:調(diào)整電路
1121 帶隙電路 131 比較電路 12 第二電路13:校正控制電路
具體實(shí)施例方式本發(fā)明提出一種集成電路及其校正方法，將該集成電路中一電路設(shè)計(jì)為具有低溫 度系數(shù)，再根據(jù)該低溫度系數(shù)電路的輸出，對(duì)該集成電路的其它部分的電路做一校正，使得 這些沒(méi)有以低溫度系數(shù)設(shè)計(jì)的其它部份電路都能在不增加設(shè)計(jì)及制造成本的情況下，獲得 低溫度系數(shù)的特性。應(yīng)注意，該低溫度系數(shù)電路可以是外加的電路，亦可以是該集成電路本 來(lái)即包含的電路；在后者的情形中，是將原本集成電路中的某一部分電路予以特別設(shè)計(jì)，使 其具有低溫度系數(shù)特性，再依此去校正其它部分的電路。通過(guò)前述方法，就不需將集成電路 的每一部分都分別設(shè)計(jì)為具有低溫度系數(shù)特性，即可使整個(gè)集成電路具有低溫度系數(shù)，因 而大幅減少設(shè)計(jì)與制造的成本。圖1是根據(jù)本發(fā)明的具有低溫度系數(shù)的集成電路一實(shí)施例的方塊圖，其中，集成 電路10包含第一電路11、第二電路12及校正控制電路13。集成電路10可為一系統(tǒng)芯片 (SoC)，因此第一電路11、第二電路12及校正控制電路13皆設(shè)置于同一芯片基板上。第一 電路11經(jīng)設(shè)計(jì)而具有一低溫度系數(shù)，并產(chǎn)生一第一輸出。第二電路12未經(jīng)特殊設(shè)計(jì)，因 此具有比第一電路11高的溫度系數(shù)，并產(chǎn)生一第二輸出。該第一輸出與第二輸出可能為電 壓、電流或其它電性信號(hào)，且兩輸出間具有一預(yù)定關(guān)系，例如比例關(guān)系。校正控制電路13檢 測(cè)第一輸出與第二輸出，依據(jù)該預(yù)定關(guān)系比較第一輸出與第二輸出，以產(chǎn)生一調(diào)整信號(hào)。由 于第一電路11具有低溫度系數(shù)，其所產(chǎn)生的第一輸出較不受溫度變化影響，因此，校正控 制電路13根據(jù)該預(yù)定關(guān)系比較第一輸出與第二輸出時(shí)，可得知第二輸出受到溫度影響所 產(chǎn)生的誤差，再產(chǎn)生對(duì)應(yīng)的調(diào)整信號(hào)，用以調(diào)整第二電路12，使第二電路12可以校正此誤 差，而獲得如第一電路11的低溫度系數(shù)特性。應(yīng)注意，雖然圖1僅顯示一個(gè)第二電路12，但 在其它實(shí)施例中，集成電路10可包含多個(gè)第二電路，該些第二電路亦分別利用第一電路11 的輸出進(jìn)行校正，如此一來(lái)，即可在不增加電路面積及功耗的情況下，使得整個(gè)集成電路10 具有低溫度系數(shù)的特性。接著，以具有至少兩個(gè)時(shí)鐘電路的系統(tǒng)芯片為例，進(jìn)一步說(shuō)明集成電路10如何達(dá) 成低溫度系數(shù)的特性，然而此僅為實(shí)施例，非為本發(fā)明的限制。若有其它集成電路是應(yīng)用低 溫度系數(shù)的電路來(lái)校正高溫度系數(shù)的電路，使其也具有低溫度系數(shù)的特性，則亦屬本發(fā)明 的范圍。圖2是包含兩個(gè)時(shí)鐘電路的集成電路10—實(shí)施例的詳細(xì)電路圖，其中，第一電路 11包含一鋸齒(saw tooth)時(shí)鐘產(chǎn)生器111及參考電壓電路112，第二電路12為一數(shù)字控 制振蕩器(digitalcontrol oscillator，DC0)，而校正控制電路13包含比較電路131及調(diào) 整電路132。在本實(shí)施例中，集成電路10的主要目標(biāo)在于提供高速且不易受溫度影響的時(shí) 鐘信號(hào)，其是利用低速、精準(zhǔn)且不易受溫度影響的時(shí)鐘電路(即，鋸齒時(shí)鐘產(chǎn)生器111)，來(lái) 校正高速但易受溫度影響的時(shí)鐘電路(即，數(shù)字控制振蕩器12)，使其亦能具有低溫度系數(shù) 特性。如圖2所示，第一電路11以低溫度系數(shù)設(shè)計(jì)，參考電壓電路112利用帶隙電路
4(bandgap circuit) 1121產(chǎn)生不易受溫度影響且精準(zhǔn)的電壓VB(;，其經(jīng)過(guò)負(fù)反饋的運(yùn)算放大 器1122及晶體管Ml M3所形成的電流鏡后，在鋸齒時(shí)鐘產(chǎn)生器111中產(chǎn)生精準(zhǔn)且不易受 溫度影響的參考電流IKEF及參考電壓VKEF。在初始時(shí)，開(kāi)關(guān)1111與1112分別處于短路及斷 路，參考電流IKEF對(duì)電容C1充電而產(chǎn)生電壓VSAW(電容C1選用溫度系數(shù)低者)，當(dāng)電壓VSAW 大于參考電壓VKEF時(shí)，開(kāi)關(guān)1111與1112將分別被斷路及短路，以將電容C1放電，由此重設(shè) VSAW，如此反復(fù)循環(huán)而使電壓VSAW形成一鋸齒時(shí)鐘，如第3圖所示。由于電壓VSAW所形成的鋸 齒時(shí)鐘是通過(guò)不易受溫度影響的IKEF流經(jīng)低溫度系數(shù)的電容C1而產(chǎn)生，且其時(shí)鐘頻率低， 比較器及開(kāi)關(guān)1111與1112切換造成的不理想切換時(shí)間可被忽略，因此，在總和所有特性的 狀況下，鋸齒時(shí)鐘產(chǎn)生器111輸出的電壓VSAW是低速且具有低溫度系數(shù)特性的鋸齒時(shí)鐘。數(shù)字控制振蕩器12由多個(gè)非門(mén)(NOT gate)串接組成，電壓VKing經(jīng)由快速地反復(fù) 切換形成高速的時(shí)鐘信號(hào)(可達(dá)數(shù)百M(fèi)Hz)。圖3是電壓VSAW與電壓波形示意圖。雖 然數(shù)字控制振蕩器12具有省電且可以操作在較高頻率的特性，但容易受溫度影響。若想直 接設(shè)計(jì)不易受溫度影響的數(shù)字控制振蕩器，則會(huì)大幅提高電路復(fù)雜度，連帶使電路的面積 與功耗大增。因此，本實(shí)施例利用低速且不易受溫度影響的鋸齒時(shí)鐘產(chǎn)生器111，來(lái)校正高 速但溫度系數(shù)高的數(shù)字控制震蕩器12，以使集成電路10得以產(chǎn)生高頻且具有低溫度系數(shù) 特性的時(shí)鐘輸出，同時(shí)維持電路本身的小面積與低功耗。校正控制電路13依據(jù)第一輸出與第二輸出間的預(yù)定關(guān)系比較這兩個(gè)輸出，以產(chǎn) 生調(diào)整信號(hào)來(lái)調(diào)整第二電路12。在本實(shí)施例中，該第一輸出為鋸齒時(shí)鐘產(chǎn)生器111產(chǎn)生的 電壓VSAW，亦即鋸齒時(shí)鐘信號(hào)，而該第二輸出為數(shù)字控制振蕩器12產(chǎn)生的電壓VKing，即數(shù)字 時(shí)鐘信號(hào)。校正控制電路13包括比較電路131，分別耦接至鋸齒時(shí)鐘產(chǎn)生器111與數(shù)字控 制振蕩器12，比較鋸齒時(shí)鐘信號(hào)VSAW與數(shù)字時(shí)鐘信號(hào)VKing以輸出一比較結(jié)果至調(diào)整電路 132。調(diào)整電路132再依據(jù)該比較結(jié)果，產(chǎn)生一調(diào)整信號(hào)，用以調(diào)整數(shù)字控制振蕩器12的頻 率。在一實(shí)施例中，比較電路131包含一計(jì)數(shù)器(counter)，計(jì)數(shù)鋸齒時(shí)鐘信號(hào)與數(shù)字時(shí)鐘 信號(hào)在一定時(shí)間內(nèi)的時(shí)鐘數(shù)，以進(jìn)行比較。例如在鋸齒時(shí)鐘為1MHz而數(shù)字時(shí)鐘為125MHz， 亦即鋸齒時(shí)鐘與數(shù)字時(shí)鐘間的預(yù)定關(guān)系為1 125的比例關(guān)系下，若鋸齒時(shí)鐘數(shù)了 100次， 則在正常情形下，數(shù)字時(shí)鐘應(yīng)相對(duì)應(yīng)地?cái)?shù)12500次；若鋸齒時(shí)鐘數(shù)了 100次而數(shù)字時(shí)鐘數(shù)了 超過(guò)12500次時(shí)，需要將數(shù)字時(shí)鐘頻率調(diào)慢，反之，若鋸齒時(shí)鐘數(shù)了 100次而數(shù)字時(shí)鐘數(shù)了 不到12500次，則需將數(shù)字時(shí)鐘頻率調(diào)快。比較電路131將前述比較結(jié)果提供給調(diào)整電路 132，調(diào)整電路132會(huì)依據(jù)數(shù)字時(shí)鐘頻率所需加快或減慢的幅度，產(chǎn)生對(duì)應(yīng)的調(diào)整信號(hào)。此 調(diào)整信號(hào)可以是包含多個(gè)位(bit)的數(shù)字碼，用以表示不同的加快或減慢幅度，數(shù)字控制 振蕩器12在收到該調(diào)整信號(hào)后，即依據(jù)內(nèi)含的數(shù)字碼，對(duì)應(yīng)地調(diào)整所輸出的數(shù)字時(shí)鐘的頻 率。圖2的實(shí)施例亦可擴(kuò)充到包含多個(gè)其它時(shí)鐘產(chǎn)生器的情形，此時(shí)，將該些時(shí)鐘產(chǎn) 生器的輸出分別通過(guò)其它預(yù)定關(guān)系與鋸齒時(shí)鐘產(chǎn)生器111所產(chǎn)生的鋸齒時(shí)鐘比較而產(chǎn)生 不同的調(diào)整信號(hào)以進(jìn)行校正，即可同時(shí)提供多個(gè)不易受溫度影響的時(shí)鐘信號(hào)，又不會(huì)使電 路面積及功耗大幅增加。圖4是根據(jù)本發(fā)明的集成電路的校正方法一實(shí)施例的流程圖。此集成電路可為系 統(tǒng)芯片(SoC)。在步驟S41中，提供具有一低溫度系數(shù)的第一電路，該第一電路產(chǎn)生第一輸 出；在步驟S42中，提供具有一高溫度系數(shù)的第二電路，該第二電路產(chǎn)生第二輸出；接著，在步驟S43中，依據(jù)該第一輸出與該第二輸出間的預(yù)定關(guān)系，調(diào)整該第二電路，使該第二電路 具有該低溫度系數(shù)的特性。在一實(shí)施例中，第一輸出為一鋸齒時(shí)鐘信號(hào)，而第二輸出為一數(shù)字時(shí)鐘信號(hào)，因 此，步驟S43更包含依據(jù)該預(yù)定關(guān)系，比較該鋸齒時(shí)鐘信號(hào)與該數(shù)字時(shí)鐘信號(hào)，以產(chǎn)生一 調(diào)整信號(hào)；以及依據(jù)該調(diào)整信號(hào)，調(diào)整第二電路的頻率。在前述比較步驟中，可通過(guò)計(jì)數(shù)鋸 齒時(shí)鐘信號(hào)與數(shù)字時(shí)鐘信號(hào)在一定時(shí)間內(nèi)的時(shí)鐘數(shù)，來(lái)產(chǎn)生該調(diào)整信號(hào)。本發(fā)明提出的集成電路及其校正方法，可使得該集成電路中大部分的電路都能在 不增加設(shè)計(jì)及制造成本的情況下，獲得低溫度系數(shù)的特性，所以能在降低溫度系數(shù)的需求 與成本考慮間達(dá)到平衡。以上所述是利用較佳實(shí)施例詳細(xì)說(shuō)明本發(fā)明，而非限制本發(fā)明的范圍。本領(lǐng)域技 術(shù)人員應(yīng)理解，適當(dāng)而作些微的改變及調(diào)整，仍將不失本發(fā)明的要義所在，亦不脫離本發(fā)明 的精神和范圍。
權(quán)利要求
一種集成電路的校正方法，包含下列步驟提供一具有一第一溫度系數(shù)的第一電路，所述第一電路產(chǎn)生一第一輸出；提供一具有一第二溫度系數(shù)的第二電路，所述第二電路產(chǎn)生一第二輸出；以及依據(jù)所述第一輸出與所述第二輸出間的一預(yù)定關(guān)系，調(diào)整所述第二電路，使所述第二電路具有所述第一溫度系數(shù)的特性；其中，所述第一溫度系數(shù)低于所述第二溫度系數(shù)。
2.根據(jù)權(quán)利要求1所述的校正方法，其中所述第一電路與所述第二電路設(shè)置于同一芯 片基板上。
3.根據(jù)權(quán)利要求1所述的校正方法，其中所述第一輸出是一鋸齒時(shí)鐘信號(hào)，所述第二 輸出是一數(shù)字時(shí)鐘信號(hào)。
4.根據(jù)權(quán)利要求3所述的校正方法，其中所述調(diào)整所述第二電路的步驟包含 依據(jù)所述預(yù)定關(guān)系，比較所述鋸齒時(shí)鐘信號(hào)與所述數(shù)字時(shí)鐘信號(hào)以產(chǎn)生一調(diào)整信 號(hào)；以及依據(jù)所述調(diào)整信號(hào)，調(diào)整所述第二電路的頻率。
5.根據(jù)權(quán)利要求4所述的校正方法，其中所述比較所述鋸齒時(shí)鐘信號(hào)與所述數(shù)字時(shí)鐘 信號(hào)以產(chǎn)生一調(diào)整信號(hào)的步驟包括計(jì)數(shù)在一定時(shí)間內(nèi)，所述鋸齒時(shí)鐘信號(hào)與所述數(shù)字時(shí) 鐘信號(hào)的時(shí)鐘數(shù)，以產(chǎn)生所述調(diào)整信號(hào)。
6.一種集成電路，包含一第一電路，具有一第一溫度系數(shù)，產(chǎn)生一第一輸出； 一第二電路，具有一第二溫度系數(shù)，產(chǎn)生一第二輸出；以及一校正控制電路，耦接所述第一電路及所述第二電路，依據(jù)預(yù)定關(guān)系比較所述第一輸 出與所述第二輸出以產(chǎn)生一調(diào)整信號(hào)；其中，所述第一溫度系數(shù)低于所述第二溫度系數(shù)，所述調(diào)整信號(hào)使所述第二電路具有 所述第一溫度系數(shù)的特性。
7.根據(jù)權(quán)利要求6所述的集成電路，其中所述第一電路與所述第二電路設(shè)置于同一芯 片基板上。
8.根據(jù)權(quán)利要求7所述的集成電路，其中所述校正控制電路設(shè)置于所述同一芯片基板上。
9.根據(jù)權(quán)利要求6所述的集成電路，其中所述第一電路為一鋸齒時(shí)鐘產(chǎn)生器，所述第 一輸出為一鋸齒時(shí)鐘信號(hào)，所述第二電路為一數(shù)字控制振蕩器，所述第二輸出為一數(shù)字時(shí) 鐘信號(hào)。
10.根據(jù)權(quán)利要求9所述的集成電路，所述校正控制電路包含一比較電路，用以依據(jù)所述預(yù)定關(guān)系，比較所述鋸齒時(shí)鐘信號(hào)與所述數(shù)字時(shí)鐘信號(hào)以 產(chǎn)生一比較結(jié)果；以及一調(diào)整電路，耦接至所述比較電路，用以依據(jù)所述比較結(jié)果，產(chǎn)生所述調(diào)整信號(hào)，所述 調(diào)整信號(hào)是由多個(gè)位組成的數(shù)字碼，用以調(diào)整所述數(shù)字控制振蕩器的頻率。
11.根據(jù)權(quán)利要求10所述的集成電路，其中所述比較電路包括一計(jì)數(shù)器。
全文摘要
一種具有低溫度系數(shù)的集成電路及其校正方法，用以降低環(huán)境溫度對(duì)該集成電路的影響，并同時(shí)維持電路的小面積及低功耗。該集成電路包含第一電路、第二電路及校正控制電路。第一電路具有低溫度系數(shù)，并產(chǎn)生第一輸出。第二電路具有高溫度系數(shù)，并產(chǎn)生第二輸出。校正控制電路檢測(cè)第一輸出與第二輸出，并依據(jù)一預(yù)定關(guān)系比較第一輸出與第二輸出以產(chǎn)生一調(diào)整信號(hào)。該調(diào)整信號(hào)用以調(diào)整第二電路，使第二電路具有該低溫度系數(shù)的特性。
文檔編號(hào)H03K19/003GK101944899SQ20101020421
公開(kāi)日2011年1月12日 申請(qǐng)日期2010年6月11日 優(yōu)先權(quán)日2009年7月2日
發(fā)明者林見(jiàn)儒 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司