專利名稱：低速時(shí)鐘使能信號產(chǎn)生方法、裝置和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，尤其涉及一種低速時(shí)鐘使能信號產(chǎn)生方法、裝置和設(shè)備。
背景技術(shù)：
隨著芯片規(guī)模的擴(kuò)大和功能的增加，同時(shí)兼容的接口也呈倍數(shù)增長，目前，大多數(shù) 芯片都是多時(shí)鐘域，多時(shí)鐘域的芯片存在異步與功耗問題，解決上述問題需要增大芯片容 量，直接導(dǎo)致了芯片成本的增加。多時(shí)鐘域芯片對于同源時(shí)鐘多時(shí)鐘頻點(diǎn)方案，主要由內(nèi)置或外置鎖相環(huán)(Phase Locked Loop，簡稱PLL)來實(shí)現(xiàn)，使用一個(gè)系統(tǒng)時(shí)鐘產(chǎn)生不同時(shí)鐘頻點(diǎn)的時(shí)鐘分支，但該方 案受PLL配置系數(shù)的限制，同時(shí)使用PLL會增加芯片或芯片級解決方案的成本，且分頻系數(shù) 的擴(kuò)大需要以成本增加為代價(jià)。針對上述缺陷，現(xiàn)有技術(shù)提供一種使用最高時(shí)鐘頻率作為系統(tǒng)時(shí)鐘的頻率，其余 頻率的時(shí)鐘使用系統(tǒng)時(shí)鐘+時(shí)鐘使能缺口(gap)替代時(shí)鐘的實(shí)現(xiàn)方案。該方案可以達(dá)到只 需一個(gè)晶振提供時(shí)鐘的效果，不同的時(shí)鐘使能gap代表不同時(shí)鐘域，消除了異步處理的問題。具體地，在利用高速時(shí)鐘模擬低速時(shí)鐘時(shí)，使用行波計(jì)數(shù)器實(shí)現(xiàn)低速時(shí)鐘使能 信號。例如用IOOMHz時(shí)鐘模擬50MHz時(shí)鐘，可使用IOOMHz時(shí)鐘設(shè)計(jì)一個(gè)1比特的計(jì)數(shù) 器，于0/1間翻轉(zhuǎn)，表示1/2的分頻系數(shù)，達(dá)到50MHz時(shí)鐘的分頻效果。對于分頻系數(shù)較 為復(fù)雜的情況，可使用A*(B*CLK+l*gap) + (C*CLK+l*gap)，即使用高速時(shí)鐘產(chǎn)生兩個(gè)快慢 圖案來模擬低速時(shí)鐘的方法，來實(shí)現(xiàn)低速時(shí)鐘使能信號。其中，““B*CLK+l*gap”表示快 圖案，物理含義為B個(gè)有效的時(shí)鐘周期+1個(gè)無效的時(shí)鐘周期(缺口)； “C*CLK+l*gap” 表示慢圖案，物理含義為C個(gè)有效的時(shí)鐘周期+1個(gè)無效的時(shí)鐘周期(缺口)；總公式 A* (B*CLK+l*gap) + (C*CLK+l*gap)則表示 A* (B+l) + (C+1)個(gè)時(shí)鐘周期中，A 個(gè)快圖案與 1個(gè)慢圖案來模擬低速時(shí)鐘使能信號，其中低速時(shí)鐘與高速時(shí)鐘的頻率比例為(A*B+C)/ (A*(B+l)+ (C+1)) ο由于通信傳輸系統(tǒng)存在時(shí)鐘指標(biāo)要求，使用高速時(shí)鐘模擬出的低速時(shí)鐘需要達(dá) 到最佳均勻的效果，以換取最佳的時(shí)鐘抖動性能，因此芯片系統(tǒng)的時(shí)鐘指標(biāo)與時(shí)鐘使能信 號gap的均勻性相關(guān)。在實(shí)現(xiàn)上述方案時(shí)，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)的技術(shù)方案至少存在以 下問題對于分頻系統(tǒng)N/M較為復(fù)雜的情況，尤其是當(dāng)N與M的最小公倍數(shù)較大時(shí)，使用 A* (B*CLK+l*gap) + (C*CLK+l*gap)算式得出來的結(jié)果并不理想，產(chǎn)生的頻偏較大，時(shí)鐘使能 信號不均勻，從而導(dǎo)致模擬的時(shí)鐘有偏差。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種低速時(shí)鐘使能信號產(chǎn)生方法、裝置和設(shè)備，能夠?qū)崿F(xiàn)使用 高速時(shí)鐘模擬固定比例的低速時(shí)鐘。為解決上述技術(shù)問題，本發(fā)明實(shí)施例采用如下技術(shù)方案
一種低速時(shí)鐘使能信號產(chǎn)生設(shè)備，包括第一選擇器、第二選擇器、寄存器、比較 器、加法器和減法器，其中，高速時(shí)鐘與低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整數(shù)值， C為低速時(shí)鐘整數(shù)值，則，所述第一選擇器的第一輸入端用于接收低速時(shí)鐘整數(shù)值C，其第二輸入端耦合至 所述加法器的輸出端，其控制輸入端用于接收復(fù)位信號，其輸出端耦合至所述寄存器的輸 入端；所述寄存器的輸入端耦合至所述第一選擇器的輸出端，其驅(qū)動端用于接收高速時(shí) 鐘，其輸出端分別耦合至所述比較器的輸入端、所述第二選擇器的第一輸入端和所述減法 器的第一輸入端；所述比較器的第一輸入端耦合至所述寄存器的輸出端，其第二輸入端用于接收 高速時(shí)鐘整數(shù)值P，其輸出端輸出低速時(shí)鐘使能信號并耦合至所述第二選擇器的控制輸入 端；所述第二選擇器的第一輸入端耦合至所述寄存器的輸出端，其控制輸入端耦合至 所述比較器的輸出端，其第二輸入端耦合至所述減法器的輸出端，其輸出端耦合至所述加 法器的第二輸入端；所述減法器的第一輸入端耦合至所述寄存器的輸出端，其第二輸入端用于接收高 速時(shí)鐘整數(shù)值P，其輸出端耦合至所述第二選擇器的第二輸入端；所述加法器的第一輸入端用于接收低速時(shí)鐘整數(shù)值C，其第二輸入端耦合至所述 第二選擇器的輸出端，其輸出端耦合至所述第一選擇器的第二輸入端。一種低速時(shí)鐘使能信號產(chǎn)生方法，包括在第η個(gè)高速時(shí)鐘的周期內(nèi)，將C的η倍除以P所得到的余數(shù)M與所述C相比較；若所述余數(shù)M小于C，則輸出有效的低速時(shí)鐘使能信號；若所述余數(shù)M大于等于C， 則輸出無效的低速時(shí)鐘使能信號；其中，所述高速時(shí)鐘與所述低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整數(shù)值，C 為低速時(shí)鐘整數(shù)值，η = 1，......，P。一種低速時(shí)鐘使能信號產(chǎn)生裝置，包括比較單元，用于在第η個(gè)高速時(shí)鐘的周期內(nèi)，將C的η倍除以P所得到的余數(shù)M與 所述C相比較；其中，所述高速時(shí)鐘與所述低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整數(shù) 值，C為低速時(shí)鐘整數(shù)值，n= 1,......，P;輸出單元，用于若所述余數(shù)M小于C，則輸出有效的低速時(shí)鐘使能信號；若所述余 數(shù)M大于等于C，則輸出無效的低速時(shí)鐘使能信號。本發(fā)明實(shí)施例提供的低速時(shí)鐘使能信號產(chǎn)生方法、裝置和設(shè)備，利用了 Sigma-Delta算法，根據(jù)得到的高速時(shí)鐘與所模擬的低速時(shí)鐘的整數(shù)比以及高速時(shí)鐘整數(shù) 值和低速時(shí)鐘整數(shù)值，在高速時(shí)鐘整數(shù)值的周期內(nèi)，將低速時(shí)鐘整數(shù)值的η倍除以高速時(shí) 鐘整數(shù)值所得到的余數(shù)M與低速時(shí)鐘整數(shù)值相比較，當(dāng)余數(shù)M小于低速時(shí)鐘整數(shù)值時(shí)輸出 有效的低速時(shí)鐘使能信號，當(dāng)余數(shù)M大于等于低速時(shí)鐘整數(shù)值時(shí)輸出無效的低速時(shí)鐘使能 信號，從而利用Sigma-Delta算法等效電路輸出均勻的低速時(shí)鐘使能信號，從而實(shí)現(xiàn)了復(fù) 雜的時(shí)鐘分頻，將高速時(shí)鐘模擬固定比例的低速時(shí)鐘輸出。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些 實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附 圖獲得其他的附圖。圖1為本發(fā)明實(shí)施例低速時(shí)鐘使能信號產(chǎn)生方法流程圖；圖2為本發(fā)明實(shí)施例低速時(shí)鐘使能信號產(chǎn)生裝置的結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例低速時(shí)鐘使能信號產(chǎn)生設(shè)備的結(jié)構(gòu)示意圖；圖4為本發(fā)明實(shí)施例低速時(shí)鐘使能信號與系統(tǒng)時(shí)鐘捆綁控制的電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā) 明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施 例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例提供一種低速時(shí)鐘使能信號產(chǎn)生方法、裝置和設(shè)備，實(shí)現(xiàn)使用高速 時(shí)鐘模擬固定比例的低速時(shí)鐘。實(shí)施例一本發(fā)明實(shí)施例提供一種低速時(shí)鐘使能信號產(chǎn)生方法，如圖1所示，該方法包括步驟101、在第η個(gè)高速時(shí)鐘的周期內(nèi)，將C的η倍除以P所得到的余數(shù)M與所述 C相比較；步驟102、若所述余數(shù)M小于C，則輸出有效的低速時(shí)鐘使能信號；若所述余數(shù)M大 于等于C，則輸出無效的低速時(shí)鐘使能信號；其中，所述高速時(shí)鐘與所述低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整數(shù)值，C 為低速時(shí)鐘整數(shù)值，η = 1，......，P。本實(shí)施例所提供的方法采用Sigma-Delta算法，產(chǎn)生低速時(shí)鐘使能信號，從而將 高速時(shí)鐘模擬為低速時(shí)鐘輸出，以下以高速時(shí)鐘為IOGE客戶業(yè)務(wù)所采用的系統(tǒng)時(shí)鐘，模擬 的低速時(shí)鐘為0DU2E業(yè)務(wù)時(shí)鐘為例進(jìn)行說明。其中，IOGE與0DU2E為同步以太網(wǎng)與OTN傳 送網(wǎng)的業(yè)務(wù)類型，業(yè)務(wù)速率分別為10. 3125Gbit/s與10. 3558Gbit/s，主要應(yīng)用在傳送網(wǎng)絡(luò) 中裝載低速傳輸業(yè)務(wù)與數(shù)據(jù)包業(yè)務(wù)。IOGE客戶業(yè)務(wù)應(yīng)用于傳送網(wǎng)絡(luò)時(shí)，數(shù)據(jù)流使用硬提速方式封裝成ODU(Optical Channel Data Unit，光通道數(shù)據(jù)單元)結(jié)構(gòu)后經(jīng)過同步背板傳輸。使用背板時(shí)鐘作為系統(tǒng) 時(shí)鐘，時(shí)鐘頻率為174. 96MHz，模擬時(shí)鐘為0DU2E業(yè)務(wù)時(shí)鐘。根據(jù)IOGE與0DU2E幀結(jié)構(gòu)的 對應(yīng)關(guān)系(239/237)得出0DU2E業(yè)務(wù)時(shí)鐘的時(shí)鐘頻率值為162.49258306962025316455696 202532MHz (此處只顯示小數(shù)點(diǎn)后數(shù)位，此值非精確值)，因此使用系統(tǒng)時(shí)鐘無法做到絕對的 Oppm(Parts Permillion，表示百萬分之)頻偏，需要截取模擬的低速時(shí)鐘的取值，使其為系 統(tǒng)可容忍的頻偏范圍之內(nèi)，如+/-lppm，將0DU2E業(yè)務(wù)時(shí)鐘取值162. 4925MHz，可換算得兩者 的整數(shù)比例可取60865 65535，模擬的時(shí)鐘頻偏為1. 03592ppm，為系統(tǒng)可接受的頻偏范 圍。
如果P = 65535，C = 60865，當(dāng) η = 1 時(shí)，M = (nC)MODP = 60865 = C = 60865， 則輸出無效的時(shí)鐘使能信號；當(dāng)η = 2時(shí)，M = (nC)MODP = 56195 < C = 60865，則依然輸 出有效的時(shí)鐘使能信號；當(dāng)η = 3時(shí)，M = (nC)MODP = 51525 < C = 60865，則依然輸出有 效的時(shí)鐘使能信號；當(dāng)η = 4時(shí)，M = (nC)MODP = 46855 < C = 60865，則依然輸出有效
的時(shí)鐘使能信號；......當(dāng)η = N時(shí)，M = (nC)MODP≥C = 60865，則輸出無效的時(shí)鐘使
能信號；......，其中，輸出的有效的時(shí)鐘使能信號為60865個(gè)，而無效的時(shí)鐘使能信號為
65535-60865 = 4670 個(gè)。本發(fā)明實(shí)施例還提供一種低速時(shí)鐘使能信號產(chǎn)生裝置，如圖2所示，該裝置包括 比較單元11和輸出單元12比較單元11，用于在第η個(gè)高速時(shí)鐘的周期內(nèi)，將C的η倍除以P所得到的余數(shù)M 與所述C相比較；其中，所述高速時(shí)鐘與所述低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整
數(shù)值，C為低速時(shí)鐘整數(shù)值，n= 1,......，P ；輸出單元12，用于若所述余數(shù)M小于C，則輸
出有效的低速時(shí)鐘使能信號；若所述余數(shù)M大于等于C，則輸出無效的低速時(shí)鐘使能信號。 即，若M = (nC)MODP < C，則輸出有效的低速時(shí)鐘使能信號；若M = (nC)MODP彡C，則輸出 無效的低速時(shí)鐘使能信號，MOD為取模運(yùn)算。本發(fā)明實(shí)施例提供的低速時(shí)鐘使能信號產(chǎn)生方法和裝置，利用了 Sigma-Delta算 法，根據(jù)得到的高速時(shí)鐘與所模擬的低速時(shí)鐘的整數(shù)比以及高速時(shí)鐘整數(shù)值和低速時(shí)鐘整 數(shù)值，在高速時(shí)鐘整數(shù)值的周期內(nèi)，將低速時(shí)鐘整數(shù)值的η倍除以高速時(shí)鐘整數(shù)值所得到 的余數(shù)M與低速時(shí)鐘整數(shù)值相比較，當(dāng)余數(shù)M小于低速時(shí)鐘整數(shù)值時(shí)輸出有效的低速時(shí)鐘 使能信號，當(dāng)余數(shù)M大于等于低速時(shí)鐘整數(shù)值時(shí)輸出無效的低速時(shí)鐘使能信號，從而利用 Sigma-Delta算法等效電路輸出均勻的低速時(shí)鐘使能信號，實(shí)現(xiàn)了復(fù)雜的時(shí)鐘分頻，。實(shí)施例二實(shí)施例一所述的利用Sigma-Delta算法實(shí)現(xiàn)低速時(shí)鐘使能信號產(chǎn)生方法，由于其 取余數(shù)的等效電路模擬起來比較困難，因此本實(shí)施例基于上述方法提出的低速時(shí)鐘使能信 號產(chǎn)生設(shè)備是一種利用加法器和減法器組合實(shí)現(xiàn)取模運(yùn)算效果的等效電路，如圖3所示， 該設(shè)備包括由第一選擇器1、第二選擇器2、寄存器3、比較器4、加法器5和減法器6組成 的邏輯組合電路，可以由固定器件替代，其中，高速時(shí)鐘與低速時(shí)鐘的整數(shù)比例為P/C，P 為高速時(shí)鐘整數(shù)值，C為低速時(shí)鐘整數(shù)值，則，所述第一選擇器1的第一輸入端連接輸出低速時(shí)鐘整數(shù)值C的輸出端，用于接收 低速時(shí)鐘整數(shù)值C，其第二輸入端耦合至所述加法器5的輸出端，其控制輸入端用于接收復(fù) 位信號RST，其輸出端耦合至所述寄存器3的輸入端；所述寄存器3的第一輸入端耦合至所述第一選擇器1的輸出端，其第二輸入端 (即驅(qū)動端)連接高速時(shí)鐘，其輸出端分別耦合至所述比較器4的輸入端，所述第二選擇器 2的第一輸入端和所述減法器6的第一輸入端；所述比較器4的第一輸入端耦合至所述寄存器3的輸出端，其第二輸入端連接輸 出高速時(shí)鐘整數(shù)值P的輸出端，用于接收高速時(shí)鐘整數(shù)值P，其輸出端輸出低速時(shí)鐘使能信 號并耦合至所述第二選擇器2的控制輸入端；所述第二選擇器2的第一輸入端耦合至所述寄存器3的輸出端，其控制輸入端耦 合至所述比較器4的輸出端，其第二輸入端耦合至所述減法器6的輸出端，其輸出端耦合至所述加法器5的第二輸入端； 所述減法器6的第一輸入端耦合至所述寄存器3的輸出端，其第二輸入端連接所 述輸出高速時(shí)鐘整數(shù)值P的輸出端，用于接收高速時(shí)鐘整數(shù)值P，其輸出端耦合至所述第二 選擇器2的第二輸入端；所述加法器5的第一輸入端連接所述輸出低速時(shí)鐘整數(shù)值C的輸出端，用于接收 低速時(shí)鐘整數(shù)值C，其第二輸入端耦合至所述第二選擇器2的輸出端，其輸出端耦合至所述 第一選擇器1的第二輸入端。其中，寄存器可以為上升沿觸發(fā)器或下降沿觸發(fā)器，由高速時(shí)鐘驅(qū)動，按高速時(shí)鐘 進(jìn)行翻轉(zhuǎn)?；蛘?，采用雙沿觸發(fā)器，可根據(jù)實(shí)際系統(tǒng)應(yīng)用選擇使用上升沿觸發(fā)或下降沿觸發(fā) 作為該觸發(fā)器的翻轉(zhuǎn)條件。進(jìn)一步地，該高速時(shí)鐘可以采用系統(tǒng)時(shí)鐘。仍然以高速時(shí)鐘為IOGE客戶業(yè)務(wù)所采用的系統(tǒng)時(shí)鐘，模擬低速時(shí)鐘為0DU2E業(yè)務(wù) 時(shí)鐘為例進(jìn)行說明。IOGE客戶業(yè)務(wù)的時(shí)鐘頻率為174. 96MHz，模擬時(shí)鐘為0DU2E業(yè)務(wù)時(shí)鐘。根據(jù)IOGE 與0DU2E幀結(jié)構(gòu)的對應(yīng)關(guān)系(239/237)得出0DU2E業(yè)務(wù)時(shí)鐘的時(shí)鐘頻率值為162. 49258306 962025316455696202532MHz，將0DU2E業(yè)務(wù)時(shí)鐘取值162. 4925MHz，可換算得兩者的整數(shù)比 例為60865 65535，模擬的時(shí)鐘頻偏為1.03592ppm，為系統(tǒng)可接受的頻偏范圍。將數(shù)值60865與65535分別作為Sigma-Delta等效電路的輸入值C與P，使用系統(tǒng) 時(shí)鐘(clk_sys = 174. 96MHz)作為電路的驅(qū)動時(shí)鐘，則輸出的低速時(shí)鐘使能信號gap與系 統(tǒng)時(shí)鐘(clk_sys = 174. 96MHz)等效為模擬時(shí)鐘(0DU2E)，即低速時(shí)鐘使能信號gap作為高 速時(shí)鐘的指示，與高速時(shí)鐘，即系統(tǒng)時(shí)鐘捆綁使用，低速時(shí)鐘使能信號gap有效，則輸出系 統(tǒng)時(shí)鐘；低速時(shí)鐘使能信號gap無效，則屏蔽系統(tǒng)時(shí)鐘。若Wn = (Yh+C) < P，則輸出無效的低速時(shí)鐘使能信號；若Wn = (Y^+C)彡P(guān)，則輸 出有效的低速時(shí)鐘使能信號。(其中，若WN_i < P，則YN_i = P ；若Wh彡P(guān)，則YN_i = ffN_rP ； W為寄存器3中輸出的值，Y為第二選擇器中輸出的值。)則在P個(gè)高速時(shí)鐘的周期內(nèi)，如圖3所示，比較器4獲取寄存器3中的值W與P相 比較，SW < P，則輸出無效的低速時(shí)鐘使能信號；若w > P，則輸出有效的低速時(shí)鐘使能信 號，即實(shí)質(zhì)為產(chǎn)生低速時(shí)鐘使能信號gap，指示在65535 (P)個(gè)時(shí)鐘周期內(nèi)，60865 (C)個(gè)有效 的低速時(shí)鐘使能信號，用gap = 0指示；4670 (65535-60865)個(gè)無效的低速時(shí)鐘使能信號， 用gap = 1指示。其中，有效的低速時(shí)鐘使能信號(C)在全部的時(shí)鐘周期(P)中為均勻分 布，實(shí)現(xiàn)過程如下驅(qū)動時(shí)鐘為系統(tǒng)時(shí)鐘(Clk_sys = 174. 96MHz)，寄存器3可以受時(shí)鐘上升沿觸發(fā)， 即寄存器值每個(gè)時(shí)鐘周期更新一次； 在P個(gè)時(shí)鐘周期內(nèi)，首先進(jìn)行初始化，復(fù)位信號RST有效，第一選擇器1于電路啟 動后將寄存器3復(fù)位為C值，此時(shí)比較器4對寄存器值(C)與P值進(jìn)行比較，由于C < P，則 此時(shí)輸出的低速時(shí)鐘使能信號gap為1，指示首個(gè)時(shí)鐘周期位置為無效的低速時(shí)鐘使能信 號；同時(shí)，該低速時(shí)鐘使能信號gap = 1控制第二選擇器2選擇寄存器值(C)作為加法器5 的輸入，則加法器輸出值為2C;于復(fù)位撤銷后的首個(gè)系統(tǒng)時(shí)鐘Clk_sys上升沿處，寄存器3對輸入值進(jìn)行鎖存，由 于此時(shí)復(fù)位信號已撤銷，第一選擇器1選擇加法器5的輸出值作為寄存器3的輸入，則寄存器3存儲值刷新為2C ；比較器4對寄存器值(2C)與P值進(jìn)行比較，由于2C > P，則此時(shí)輸出的低速時(shí)鐘使能信號gap為0，指示該時(shí)鐘周期位置為有效的低速時(shí)鐘使能信號；同時(shí)， 該時(shí)鐘使能信號gap = 0控制第二選擇器2選擇減法器6的輸出值(2C-P)作為加法器6 的輸入，則加法器6輸出值為(3C-P)；于第二個(gè)系統(tǒng)時(shí)鐘Clk_sys上升沿處，寄存器3再次對輸入值進(jìn)行鎖存，后續(xù)的工 作與上述一致；電路于P個(gè)時(shí)鐘周期內(nèi)，C個(gè)時(shí)鐘周期輸出信號gap = 0，表示該時(shí)鐘周期的低速 時(shí)鐘使能信號有效；(P-C)個(gè)時(shí)鐘周期輸出信號gap = 1，表示該時(shí)鐘周期的低速時(shí)鐘使能
信號無效。在電路工作P個(gè)時(shí)鐘周期后，寄存器值經(jīng)過運(yùn)算重新復(fù)制為C，則第一個(gè)運(yùn)算周期 結(jié)束，進(jìn)入下一個(gè)運(yùn)算周期。電路的翻轉(zhuǎn)與低速時(shí)鐘使能信號gap的輸出完全一致。如圖3所示，第一選擇器1的復(fù)位信號RST用于控制所述第一選擇器1，當(dāng)復(fù)位信 號有效時(shí)，所述第一選擇器1選擇輸出接收的低速時(shí)鐘整數(shù)值C，當(dāng)復(fù)位信號無效時(shí)，所述 第一選擇器1選擇輸出從所述加法器5獲取的值。本領(lǐng)域技術(shù)人員可以理解，復(fù)位方式不 只有圖3所示這一種形式，也可在需要復(fù)位時(shí)，由軟件或硬件控制第一選擇器1的第二輸入 端輸入復(fù)位信號。進(jìn)一步地，圖3所示設(shè)備還可包括低速時(shí)鐘生成單元，用于利用所述低速時(shí)鐘使 能信號和所述高速時(shí)鐘生成所述低速時(shí)鐘。本實(shí)施例提供的設(shè)備輸出的低速時(shí)鐘使能信號gap與系統(tǒng)時(shí)鐘Clk_sys捆綁使 用，從而控制電路的翻轉(zhuǎn)，即在低速時(shí)鐘使能信號gap有效時(shí)，電路正常工作；低速時(shí)鐘使 能信號gap無效時(shí)，電路保持。如圖4所示，低速時(shí)鐘使能信號gap與系統(tǒng)時(shí)鐘Clk_sys 捆綁使用，從而控制D觸發(fā)器的翻轉(zhuǎn)，并且，進(jìn)一步地，可將低速時(shí)鐘使能信號gap作為系 統(tǒng)時(shí)鐘的門控時(shí)鐘clock-gate的控制信號，可達(dá)到降低電路的動態(tài)功耗的效果。門控時(shí) 鐘clock-gate的電路一般由后端廠家提供，實(shí)現(xiàn)電路的低功耗處理，圖4的工作原理為 clock-gate于gap = 0時(shí)輸出時(shí)鐘驅(qū)動D觸發(fā)器翻轉(zhuǎn)，于gap = 1時(shí)屏蔽時(shí)鐘，則此時(shí)D觸 發(fā)器保持原值不作翻轉(zhuǎn)，從而達(dá)到低功耗的效果。在本實(shí)施例的技術(shù)方案中，利用了 Sigma-Delta算法的等效電路，根據(jù)得到的高 速時(shí)鐘與所模擬的低速時(shí)鐘的整數(shù)比以及高速時(shí)鐘整數(shù)值和低速時(shí)鐘整數(shù)值，在高速時(shí)鐘 整數(shù)值的周期內(nèi)，第一比較器1獲取寄存器3中的值W與P相比較，若W < P，則輸出有效的 低速時(shí)鐘使能信號；若W > P，則輸出無效的低速時(shí)鐘使能信號，從而利用Sigma-Delta算 法等效電路將高速時(shí)鐘模擬為低速時(shí)鐘輸出，實(shí)現(xiàn)了復(fù)雜的時(shí)鐘分頻，輸出均勻的低速時(shí) 鐘使能信號，并進(jìn)一步地達(dá)到均勻，避免了不必要的頻繁跳變，獲得最佳的時(shí)鐘抖動與漂移 性能。通過以上的實(shí)施方式的描述，所屬領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可借 助軟件加必需的通用硬件的方式來實(shí)現(xiàn)，當(dāng)然也可以通過硬件，但很多情況下前者是更佳 的實(shí)施方式?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻(xiàn)的部 分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品存儲在可讀取的存儲介質(zhì)中，如計(jì) 算機(jī)的軟盤，硬盤或光盤等，包括若干指令用以使得一臺計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)， 服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述的方法。
以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵 蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
一種低速時(shí)鐘使能信號產(chǎn)生設(shè)備，其特征在于，包括第一選擇器、第二選擇器、寄存器、比較器、加法器和減法器，其中，高速時(shí)鐘與低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整數(shù)值，C為低速時(shí)鐘整數(shù)值，則，所述第一選擇器的第一輸入端用于接收低速時(shí)鐘整數(shù)值C，其第二輸入端耦合至所述加法器的輸出端，其控制輸入端用于接收復(fù)位信號，其輸出端耦合至所述寄存器的輸入端；所述寄存器的輸入端耦合至所述第一選擇器的輸出端，其驅(qū)動端用于接收高速時(shí)鐘，其輸出端分別耦合至所述比較器的輸入端、所述第二選擇器的第一輸入端和所述減法器的第一輸入端；所述比較器的第一輸入端耦合至所述寄存器的輸出端，其第二輸入端用于接收高速時(shí)鐘整數(shù)值P，其輸出端輸出低速時(shí)鐘使能信號并耦合至所述第二選擇器的控制輸入端；所述第二選擇器的第一輸入端耦合至所述寄存器的輸出端，其控制輸入端耦合至所述比較器的輸出端，其第二輸入端耦合至所述減法器的輸出端，其輸出端耦合至所述加法器的第二輸入端；所述減法器的第一輸入端耦合至所述寄存器的輸出端，其第二輸入端用于接收高速時(shí)鐘整數(shù)值P，其輸出端耦合至所述第二選擇器的第二輸入端；所述加法器的第一輸入端用于接收低速時(shí)鐘整數(shù)值C，其第二輸入端耦合至所述第二選擇器的輸出端，其輸出端耦合至所述第一選擇器的第二輸入端。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述寄存器為上升沿觸發(fā)器或下降沿觸 發(fā)器。
3.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述比較器輸出的低速時(shí)鐘使能信號用 于控制所述第二選擇器，當(dāng)所述低速時(shí)鐘使能信號為有效的時(shí)鐘使能信號時(shí)，所述第二選 擇器選擇輸出從所述寄存器獲取的值，當(dāng)所述低速時(shí)鐘使能信號為無效的時(shí)鐘使能信號 時(shí)，所述第二選擇器選擇輸出從所述減法器獲取的值。
4.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述復(fù)位信號用于控制所述第一選擇器， 當(dāng)復(fù)位信號有效時(shí)，所述第一選擇器選擇輸出接收的低速時(shí)鐘整數(shù)值C，當(dāng)復(fù)位信號無效 時(shí)，所述第一選擇器選擇輸出從所述加法器獲取的值。
5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的設(shè)備，其特征在于，還包括低速時(shí)鐘生成單元，用于利用所述低速時(shí)鐘使能信號和所述高速時(shí)鐘生成所述低速時(shí)鐘。
6.一種低速時(shí)鐘使能信號產(chǎn)生方法，其特征在于，包括在第η個(gè)高速時(shí)鐘的周期內(nèi)，將C的η倍除以P所得到的余數(shù)M與所述C相比較；若所述余數(shù)M小于C，則輸出有效的低速時(shí)鐘使能信號；若所述余數(shù)M大于等于C，則輸 出無效的低速時(shí)鐘使能信號；其中，所述高速時(shí)鐘與所述低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整數(shù)值，C為低 速時(shí)鐘整數(shù)值，η = 1，......，P。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述高速時(shí)鐘為系統(tǒng)時(shí)鐘。
8.根據(jù)權(quán)利要求6或7所述的方法，其特征在于，還包括利用輸出的低速時(shí)鐘使能信 號和所述高速時(shí)鐘生成所述低速時(shí)鐘。
9.一種低速時(shí)鐘使能信號產(chǎn)生裝置，其特征在于，包括比較單元，用于在第η個(gè)高速時(shí)鐘的周期內(nèi)，將C的η倍除以P所得到的余數(shù)M與所述 C相比較；其中，所述高速時(shí)鐘與所述低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整數(shù)值，C為低速時(shí)鐘整數(shù)值，η = 1，......，P;輸出單元，用于若所述余數(shù)M小于C，則輸出有效的低速時(shí)鐘使能信號；若所述余數(shù)M 大于等于C，則輸出無效的低速時(shí)鐘使能信號。
10.根據(jù)權(quán)利要求9所述的裝置，其特征在于，所述高速時(shí)鐘為系統(tǒng)時(shí)鐘。
全文摘要
本發(fā)明實(shí)施例公開了一種低速時(shí)鐘使能信號產(chǎn)生方法、裝置和設(shè)備，涉及移動通信技術(shù)領(lǐng)域，實(shí)現(xiàn)使用高速時(shí)鐘模擬固定比例的低速時(shí)鐘。設(shè)備包括由第一選擇器、第二選擇器、寄存器、比較器、加法器和減法器組合實(shí)現(xiàn)取模運(yùn)算效果的等效電路。方法包括在第n個(gè)高速時(shí)鐘的周期內(nèi)，將C的n倍除以P所得到的余數(shù)M與所述C相比較；若所述余數(shù)M小于C，則輸出有效的低速時(shí)鐘使能信號；若所述余數(shù)M大于等于C，則輸出無效的低速時(shí)鐘使能信號；其中，所述高速時(shí)鐘與所述低速時(shí)鐘的整數(shù)比例為P/C，P為高速時(shí)鐘整數(shù)值，C為低速時(shí)鐘整數(shù)值，n＝1，......，P。本發(fā)明應(yīng)用于通信技術(shù)。
文檔編號H03L7/00GK101807913SQ20101013335
公開日2010年8月18日 申請日期2010年3月26日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者關(guān)雪明 申請人:華為技術(shù)有限公司