專利名稱：緩沖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及緩沖電路，更具體涉及可以在低電流消耗下改善轉(zhuǎn)換速率(slew rate)特性的緩沖電路。
背景技術(shù)：
近年來，在用于各種驅(qū)動(dòng)器IC等的輸出緩沖電路中，需要這樣的緩沖電路，所述 緩沖電路用于滿足諸如大電容驅(qū)動(dòng)功率、低功耗、以及高速輸出響應(yīng)之類的具有相互權(quán)衡 關(guān)系的特性。 作為用于把輸入到輸入端子的輸入電壓作為輸出電壓從輸出端子輸出的常規(guī)緩 沖電路，已知在日本專利申請(qǐng)?zhí)亻_No. 2002-185269中公開的菱形(diamond-sh即ed)緩沖 電路。 通過組合輸出NMOS (N溝道MOS場效應(yīng)晶體管)和PMOS (P溝道MOS場效應(yīng)晶體 管)的源極跟隨器電路而形成上述緩沖電路。菱形緩沖電路是可以以低電流消耗和簡單的 電路高速運(yùn)轉(zhuǎn)的電路。 作為根據(jù)輸入到輸入端子的電壓信號(hào)來通過對(duì)與輸出端子連接的負(fù)載電容進(jìn)行 充電和放電從而向輸出端子輸出電壓信號(hào)的緩沖電路，已知一種使用差分放大器的緩沖電 路類型。 上述緩沖電路這樣工作，即，其向差分放大器的同向輸入端子施加電壓信號(hào)，并且 從差分放大器的輸出端子輸出電壓信號(hào)，其中在所述差分放大器中反向輸入端子和輸出端 子直接相互連接。 作為可以以低電流消耗和簡單的電路高速運(yùn)轉(zhuǎn)的緩沖電路，菱形緩沖電路是有利 的。 如果上述的菱形緩沖電路具有與輸出端子連接的大負(fù)載電容，則需要增大形成輸 出部分的輸出NMOS和輸出PMOS的元件面積。如果面積增大，則輸出NMOS和輸出PMOS的 柵極端子電容也增大。 因此，如果用于驅(qū)動(dòng)?xùn)艠O端子電容的電流很小，則輸出NMOS的柵極端子電壓和輸 出PMOS的柵極端子電壓不能根據(jù)對(duì)輸入端子的輸入電壓的突然變化而充電或放電。這就 延遲了響應(yīng)，并且因此延遲了來自輸出端子的輸出電壓的響應(yīng)。 為了使來自輸出端子的輸出電壓對(duì)輸入端子的輸入電壓快速作出響應(yīng)，需要增大 用于驅(qū)動(dòng)形成輸出部分的輸出NMOS和輸出PMOS的柵極端子電容的電流。然而，因?yàn)殡娏?總是流動(dòng)，妨礙了電耗的降低。 如上所述，因?yàn)榈凸暮透咚佥敵鲰憫?yīng)處于權(quán)衡關(guān)系，難以實(shí)現(xiàn)同時(shí)滿足這兩個(gè) 特性的緩沖電路。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種緩沖電路，其可以滿足諸如大電容驅(qū)動(dòng)功率、低功耗、以及高 速輸出響應(yīng)之類的具有相互權(quán)衡關(guān)系的特性。 本發(fā)明的緩沖電路是具有用于輸入輸入信號(hào)的輸入端子、以及用于基于輸入信號(hào) 輸出輸出信號(hào)的輸出端子的緩沖電路，該緩沖電路包括輸出電路，具有用于從輸出端子輸 出輸出信號(hào)的第一和第二輸出晶體管；第一電壓差檢測(cè)電路，用于檢測(cè)所述輸入信號(hào)與所 述輸出信號(hào)之間的電壓差；第二電壓差檢測(cè)電路，用于檢測(cè)輸入信號(hào)和輸出信號(hào)之間的電 壓差；第一驅(qū)動(dòng)電路，用于基于來自第一電壓差檢測(cè)電路的輸出信號(hào)，增大要向第一晶體管 提供的偏置電流；以及第二驅(qū)動(dòng)電路，用于基于來自第二電壓差檢測(cè)電路的輸出信號(hào)，增大 要向第二晶體管提供的偏置電流。 根據(jù)本發(fā)明，可以實(shí)現(xiàn)同時(shí)滿足具有相互權(quán)衡關(guān)系的降低功耗和轉(zhuǎn)換速率特性的 緩沖電路。 從下面參考附圖對(duì)示例性實(shí)施例的描述中，本發(fā)明的其他特征將變得明顯。


圖1是示出了根據(jù)本發(fā)明的緩沖電路的第一實(shí)施例的電路圖。 圖2是用于描述圖1中示出的差分放大器電路和電壓-電流轉(zhuǎn)換電路的操作的圖。 圖3是用于描述圖1中示出的緩沖電路的操作的時(shí)序圖。
圖4是示出了本發(fā)明第二實(shí)施例的電路圖。
具體實(shí)施例方式
現(xiàn)在，將參考附圖對(duì)用于實(shí)施本發(fā)明的示例性實(shí)施例進(jìn)行詳細(xì)描述。
(第一實(shí)施例) 圖1是示出了根據(jù)本發(fā)明的緩沖電路的第一實(shí)施例的配置的電路圖。圖1中示出 的電路是用于將輸入到輸入端子"in"的輸入電壓作為輸出電壓從輸出端子"out"輸出的 緩沖電路。 緩沖電路的輸出端子"out"連接有輸出NM0S晶體管ml的源極端子和輸出PM0S晶 體管m2的源極端子，形成推挽型輸出電路。在下面的描述中，為了簡單起見，把每一個(gè)MOS 晶體管簡稱為NM0S或PM0S。 形成輸出電路的輸出NM0S ml的漏極端子與電源連接。柵極端子與從電源提供電 流的電壓-電流轉(zhuǎn)換電路21、和PM0S m3的源極端子連接。分別地，PM0S m3的漏極端子與 基準(zhǔn)電位連接，并且柵極端子與輸入端子"in"連接。在本實(shí)施例中，如稍后所描述的執(zhí)行 以下操作通過電壓-電流轉(zhuǎn)換電路21的操作等等，響應(yīng)于提升輸入到輸入端子"in"的輸 入電壓來提升要從輸出端子"out"輸出的輸出電壓。 形成另一輸出電路的輸出PM0S m2的漏極端子與基準(zhǔn)電位連接，柵極端子與電 壓_電流轉(zhuǎn)換電路22連接，所述電壓_電流轉(zhuǎn)換電路22向基準(zhǔn)電位和NM0S m4的源極端 子提供電流。分別地，NM0S m4的漏極端子與電源連接，并且柵極端子與輸入端子"in"連接。在本實(shí)施例中，如稍后所描述的，執(zhí)行以下操作通過電壓-電流轉(zhuǎn)換電路22的操作等 等，響應(yīng)于降低輸入到輸入端子"in"的輸入電壓來降低要從輸出端子"out"輸出的輸出電壓。 提供電壓差檢測(cè)電路lO，輸入端子"in"和輸出端子"out"與所述電壓差檢測(cè)電 路IO連接。電壓差檢測(cè)電路lO檢測(cè)輸入端子"in"的輸入電壓Vin和輸出端子"out"的 輸出電壓Vout之間的電壓差。 電壓差檢測(cè)電路10包括差分放大器電路11和差分放大器電路12。如圖1所示，
以與差分放大器電路12所輸入的輸入信號(hào)和輸出信號(hào)的極性相反的極性向差分放大器電
路11輸入所述輸入信號(hào)和輸出信號(hào)。來自差分放大器電路11的輸出與電壓-電流轉(zhuǎn)換電
路21連接，并且來自差分放大器電路12的輸出與電壓_電流轉(zhuǎn)換電路22連接。 現(xiàn)在，將參考圖2中示出的曲線圖，對(duì)圖1中示出的緩沖電路的電壓差檢測(cè)電路
10、電壓_電流轉(zhuǎn)換電路21、以及電壓_電流轉(zhuǎn)換電路22的操作進(jìn)行描述。 電壓差檢測(cè)電路10檢測(cè)輸入端子"in"的輸入電壓Vin與輸出端子"out"的輸出
電壓Vout之間的電壓差Vin-Vout，并且分別從差分放大器電路ll和差分放大器電路12中
輸出依據(jù)電壓差Vin-Vout的電壓值的電壓。 電壓-電流轉(zhuǎn)換電路21和電壓-電流轉(zhuǎn)換電路22這樣操作，使得電流根據(jù)來自差 分放大器電路11和差分放大器電路12的輸出電壓而改變，以改變通過推部分(push part) 和拉部分(pull part)的偏置電流。推部分指的是形成輸出電路的輸出NMOS ml，并且拉部 分指的是輸出PM0S m2。 具體地，當(dāng)輸入端子"in"的輸入電壓Vin高于來自輸出端子"out"的輸出電壓 Vout時(shí)，來自差分放大器電路11的輸出電壓轉(zhuǎn)變，以使電壓_電流轉(zhuǎn)換電路21增大通過推 部分的偏置電流。 當(dāng)輸入端子"in"的輸入電壓Vin低于來自輸出端子"out"的輸出電壓Vout時(shí)， 來自差分放大器電路12的輸出電壓轉(zhuǎn)變，以使電壓_電流轉(zhuǎn)換電路22增大通過拉部分的 偏置電流。 如此，電壓-電流轉(zhuǎn)換電路21充當(dāng)驅(qū)動(dòng)電路，用于根據(jù)來自差分放大器電路11的 輸出電壓，改變通過推部分的偏置電流。類似地，電壓-流轉(zhuǎn)換電路22充當(dāng)驅(qū)動(dòng)電路，用于 根據(jù)差分放大器電路12的輸出電壓，改變通過拉部分的偏置電流。 具有預(yù)定的偏移電壓A V的差分放大器電路11與差分放大器電路12工作以降低 功耗。圖2示出了通過推部分的偏置電流值il和通過拉部分的偏置電流值i2對(duì)于輸入電 壓Vin和輸出電壓Vout之間的電壓差的絕對(duì)值|Vin-Vout|的特性。 具體地，具有預(yù)定偏移電壓AV的差分放大器電路11和差分放大器電路12具有 偏置電流值的增大與IVin-Voutl成線性關(guān)系的特性，并且示出了推部分的偏置電流值il 與拉部分的偏置電流值i2對(duì)于電壓值IVin-Voutl的特性。 如圖2所示，當(dāng)差分電壓的絕對(duì)值I Vin-Vout |處于差分放大器電路11和差分放 大器電路12的預(yù)定偏移電壓AV或更小時(shí)，其特性為偏置電流值il0和i20的每一個(gè)都是 初始值。當(dāng)差分電壓的絕對(duì)值I Vin-Vout I處于偏移電壓AV或更大時(shí)，偏置電流值的特性 為根據(jù)差分電壓值，從每一個(gè)都是初始值的偏置電流值i10和i20開始線性增大。
現(xiàn)在，將參考圖3示出的時(shí)序圖，對(duì)圖l示出的緩沖電路的操作進(jìn)行描述。當(dāng)輸入
5端子"in"的輸入電壓Vin處于平衡狀態(tài)時(shí)，來自輸出端子"out"的輸出電壓Vout具有與 輸入端子"in"的輸入電壓Vin的電位大約相同的電位。這里，輸入端子"in"的輸入電壓 Vin與來自輸出端子"out"的輸出電壓Vout之間的電壓差Vin-Vout幾乎為0。
在這種情況下，當(dāng)電壓差處于差分放大器電路11和差分放大器電路12的預(yù)定偏 移電壓AV或更小時(shí)，由差分放大器電路11和12決定的偏置電流源il和i2表示每一個(gè) 都是初始值的偏置電流值i10和i20。 這里，當(dāng)輸入電壓Vin上升形成圖3中示出的矩形形狀時(shí)，來自輸出端子"out"的 輸出電壓Vout仍是緊接之前的電壓值。因而，輸入端子"in"的輸入電壓Vin與來自輸出 端子"out"的輸出電壓Vout之間的電壓差Vin-Vout增加到差分放大器電路11的預(yù)定偏 移電壓AV或更高。 因此，推部分的偏置電流值il根據(jù)電壓差Vin-Vout，從作為初始值的偏置電流值 il0開始增大，以便能夠?qū)敵鯪M0S ml的柵極端子電容進(jìn)行快速充電。因此，輸出NMOS ml 的柵極端子電壓VI甚至可以追蹤輸入端子"in"的輸入電壓Vin的突然變化而進(jìn)行轉(zhuǎn)變。 結(jié)果，可以高速增大來自輸出端子"out"的輸出電壓Vout。 當(dāng)輸入電壓Vin下降形成圖3中示出的矩形形狀時(shí)，來自輸出端子"out"的輸出 電壓Vout仍是緊接之前的電壓值。因而，輸入端子"in"的輸入電壓Vin與來自輸出端子 "out"的輸出電壓Vout之間的差分電壓的絕對(duì)值|Vin-Vout|增加到差分放大器電路12的 預(yù)定偏移電壓AV或更高。 從而，拉部分的偏置電流值i2根據(jù)差分電壓的絕對(duì)值I Vin-Vout I ，從作為初始值 的偏置電流值i20開始增大，以便能夠?qū)敵鯬M0S m2的柵極端子電容進(jìn)行快速放電。因 此，輸出PM0S m2的柵極端子電壓V2甚至可以追蹤輸入端子"in"的輸入電壓Vin的突然 變化而進(jìn)行轉(zhuǎn)變。結(jié)果，可以高速升高來自輸出端子"out"的輸出電壓Vout 。
在本實(shí)施例中，提供了把輸入端子"in"的輸入電壓Vin和來自輸出端子"out"的 輸出電壓Vout用作輸入的電壓差檢測(cè)電路10。電壓差檢測(cè)電路10由各自具有預(yù)定偏移電 壓的差分放大器電路11和12形成。本實(shí)施例適于通過電壓_電流轉(zhuǎn)換電路21、22使電壓 差檢測(cè)電路10改變推部分和拉部分的偏置電流值，其中來自差分放大器電路11、12的輸出 信號(hào)輸入到所述電壓-電流轉(zhuǎn)換電路21、22中。 只有在輸入端子"in"的輸入電壓Vin與來自輸出端子"out"的輸出電壓Vout之 間產(chǎn)生大的電壓差時(shí)，即，只有在輸入端子"in"的輸入電壓Vin突然轉(zhuǎn)變時(shí)，推部分和拉部 分的偏置電流值才增大。利用這種配置，使得能夠進(jìn)行高速響應(yīng)，以便可以改善轉(zhuǎn)換速率特 性。 在其中輸入端子"in"的輸入電壓Vin與來自輸出端子"out"的輸出電壓Vout之 間沒有形成電壓差的平衡狀態(tài)的情況下，可以使推部分和拉部分的偏置電流值最小化。結(jié) 果，可以降低電流消耗。因此，這個(gè)實(shí)施例可以同時(shí)滿足緩沖電路所需的具有相互權(quán)衡關(guān)系 的降低功耗和轉(zhuǎn)換速率特性。 本實(shí)施例向差分放大器電路11、12提供預(yù)定的偏移電壓，其中把輸入端子"in"的 輸入電壓Vin和來自輸出端子"out"的輸出電壓Vout用作輸入。這是為了降低電流消耗 的目的。如果需要在轉(zhuǎn)換速率特性上增加更多權(quán)重的緩沖電路，則把差分放大器電路11、 12 的偏移電壓減小到0是有效的。
如圖2所示，本實(shí)施例提供了偏置電流值與輸入端子"in "的輸入電壓Vin和來自 輸出端子"out"的輸出電壓Vout之間的差分電壓的絕對(duì)值|Vin-Vout|成線性關(guān)系增大的 特性。 本發(fā)明在改善轉(zhuǎn)換速率特性方面是有效的，只要在電壓差的絕對(duì)值IVin-Vout
增大時(shí)，推部分和拉部分的偏置電流值也增大就可以，而不需要線性特性。 盡管在本實(shí)施例中，緩沖電路由MOS場效應(yīng)晶體管形成，但是本發(fā)明不限于這種
僅具有MOS場效應(yīng)晶體管的電路。例如，可以用雙極型晶體管或者用MOS場效應(yīng)晶體管和
雙極型晶體管的組合來形成該電路。(第二實(shí)施例) 圖4是示出了本發(fā)明的緩沖電路的第二實(shí)施例的電路圖。在圖4中，與圖1中的 那些部件相同的部件使用相同的附圖標(biāo)記。包括圖4中示出的NM0S m5、NM0S m6以及電流 源i3的電路與圖1中示出的差分放大器電路11相對(duì)應(yīng)。包括PMOS m9、 PMOS m10以及電 流源i4的電路與差分放大器電路12相對(duì)應(yīng)。假定差分放大器電路具有圖1所示的預(yù)定輸 入偏移電壓。 包括圖4中示出的PM0S m7、 PM0S m8以及恒定電流源il的電路與圖1中示出的 電壓-電流轉(zhuǎn)換電路21相對(duì)應(yīng)。包括NM0S mll、NM0S m12以及恒定電流源i2的電路與電 壓_電流轉(zhuǎn)換電路22相對(duì)應(yīng)。然而，如稍后所描述的，本實(shí)施例示出了提供預(yù)定的偏置電 流的示例，來代替如圖2所示的偏置電流相對(duì)于差分電壓線性改變的特性。
如參考圖1所描述的，圖4中示出的電路是用于將在輸入端子"in"中輸入的輸入 電壓作為輸出電壓從輸出端子"out"輸出的緩沖電路。輸出端子"out"連接有輸出NM0S ml的源極端子和輸出PM0Sm2的源極端子，形成推挽型輸出電路。 輸出NM0S ml的漏極端子與電源連接。柵極端子與作為偏置電流源之一的用于從 電源提供電流的電流源il、以及形成電流鏡電路的PMOS m8的漏極端子連接。輸出NM0S ml 的柵極端子與PMOS m3的源極端子連接。 分別地，PMOS m3的漏極端子與基準(zhǔn)電位連接，并且柵極端子與輸入端子"in"連 接。在本實(shí)施例中，類似地執(zhí)行下述用途的操作響應(yīng)于輸入到輸入端子"in"的輸入電壓 的升高而提升要從輸出端子"out"輸出的輸出電壓。 輸出PM0S m2的漏極端子與基準(zhǔn)電位連接，并且柵極端子與作為偏置電流源之一 的用于向基準(zhǔn)電位提供電流的電流源i2、以及形成電流鏡電路的NM0S m12的漏極端子連 接。輸出PMOS m2的柵極端子與NMOS m4的源極端子連接。 分別地，NMOS m4的漏極端子與電源連接，并且柵極端子與輸入端子"in"連接。在 本實(shí)施例中，類似地執(zhí)行用于以下用途的操作響應(yīng)于降低輸入到輸入端子的輸入電壓而 降低要從輸出端子輸出的輸出電壓。 輸入端子"in"與形成差分放大器電路11的NMOS m5的柵極端子連接，并且輸出 端子"out"與NMOS m6的柵極端子連接，其中NMOS m6是通過并聯(lián)連接與NMOS m5相同的 M個(gè)元件而作為一個(gè)元件被形成的。NMOS m5和NM0S m6的源極端子與用于向基準(zhǔn)電位提 供電流的偏置電流源i3連接，并且NMOS m6的漏極端子與電源連接。 NMOS m5的漏極端子與形成電流鏡電路的PMOS m7的漏極端子和柵極端子連接。 PMOS m7的源極端子與電源連接，并且PM0Sm7的柵極端子與PMOS m8的柵極端子連接，其中，PMOS m8是通過并聯(lián)連接與PMOS m7相同的N個(gè)元件而作為一個(gè)元件被形成的。
PMOS m8的源極端子與電源連接，并且PMOS m8的漏極端子分別與輸出NMOS ml的 柵極端子、偏置電流源il以及PMOS m3的源極端子連接。 形成電流鏡電路的PMOS m7和PM0S m8充當(dāng)當(dāng)輸入電壓Vin和輸出電壓Vout之 間的電壓差處于預(yù)定的偏移電壓或更高時(shí)增大偏置電流并向輸出NMOS ml提供該偏置電流 的偏置電流源(驅(qū)動(dòng)電路)。 輸入端子"in"與形成差分放大器電路12的PMOS m9的柵極端子連接，并且輸出 端子"out"與PMOS mlO的柵極端子連接，其中PMOS mlO是通過并聯(lián)連接與PMOS m9相同 的M個(gè)元件而作為一個(gè)元件被形成的。PMOS m9和PM0S mlO的源極端子與從電源提供電流 的偏置電流源i4連接，并且PMOS mlO的漏極端子與基準(zhǔn)電位連接。 PMOS m9的漏極端子與形成電流鏡電路的NMOS mil的漏極端子和柵極端子連接。 NMOS mil的源極端子與基準(zhǔn)電位連接，并且NMOS mil的柵極端子與NMOS m12的柵極端子 連接，其中NM0Sml2是通過并聯(lián)連接與NMOS ml 1相同的N個(gè)元件而作為一個(gè)元件被形成的。
醒OS m12的源極端子與基準(zhǔn)電位連接，并且醒OS m12的漏極端子分別與輸出PMOS m2的柵極端子、電流源i2以及NMOS m4的源極端子連接。 形成電流鏡電路的NMOS mil和NMOS m12充當(dāng)當(dāng)輸入電壓Vin和輸出電壓Vout 之間的電壓差處于預(yù)定的偏移電壓或更高時(shí)增大偏置電流并向輸出PMOS m2提供該偏置電 流的偏置電流源(驅(qū)動(dòng)電路)。 現(xiàn)在，將參考圖3示出的時(shí)序圖對(duì)圖4示出的緩沖電路的操作進(jìn)行描述。當(dāng)輸入
端子"in"的輸入電壓Vin處于平衡狀態(tài)時(shí)，來自輸出端子"out"的輸出電壓Vout具有與
輸入端子"in"的輸入電壓Vin的電位幾乎相同的電位。因此，輸入端子"in"的輸入電壓
Vin與來自輸出端子"out"的輸出電壓Vout之間的電壓差Vin-Vout幾乎是0。 這里，作為差分放大器電路11的輸入的NMOS m5和NMOS m6中元件數(shù)量的比例是
1 : M。因此，當(dāng)相同電位的輸入端子"in"的輸入電壓Vin和來自輸出端子"out"的輸出
電壓Vout被輸入到各個(gè)柵極端子時(shí)，每一差分對(duì)進(jìn)入非平衡狀態(tài)。也就是說，從NMOS m6
側(cè)提供通過偏置電流源i3的電流，并且向NMOS m5側(cè)的電流不流動(dòng)。 因此，當(dāng)電流不流向由PMOS m7和PM0S m8形成的電流鏡電路中的PMOS m7側(cè)時(shí)，
要從PMOS m8向推部分額外提供的偏置電流變?yōu)?。 類似地，作為差分放大器電路12的輸入的PMOS m9和PMOSmlO中元件數(shù)量的比 例是l : M。因此，當(dāng)相同電位的輸入端子"in"的輸入電壓Vin和來自輸出端子"out"的 輸出電壓Vout被輸入到各個(gè)柵極端子時(shí)，每一差分對(duì)進(jìn)入非平衡狀態(tài)。也就是說，向PMOS mlO側(cè)提供通過偏置電流源i4的電流，并且向PMOS m9側(cè)的電流不流動(dòng)。
因此，當(dāng)電流不流向由NMOS mll和NMOS m12形成的電流鏡電路中的NMOS mll側(cè) 時(shí)，要從NMOS m12向拉部分額外提供的偏置電流變?yōu)镺。 這里，當(dāng)輸入電壓Vin上升形成如圖3所示的矩形形狀時(shí)，來自輸出端子"out"的 輸出電壓Vout仍是緊接之前的電壓值。因而，輸入端子"in"的輸入電壓Vin與來自輸出 端子"out"的輸出電壓Vout之間的電壓差Vin-Vout增大。從而，電壓差Vin-Vout變成預(yù) 定的偏移電壓或更高，其中偏移電壓通過作為差分放大器電路11的輸入的NM0Sm5和NMOS m6的元件數(shù)量來設(shè)定。
當(dāng)電壓差很大時(shí)，S卩，當(dāng)輸入電壓Vin突然變化時(shí)，差分對(duì)進(jìn)入與平衡狀態(tài)相反的 非平衡狀態(tài)，并且通過偏置電流源i3的電流流向NM0S m5側(cè)。電流被由PM0S m7和PM0S m8形成的電流鏡電路中的因子N放大。要從PM0S m8向推部分額外提供的偏置電流變成 (i3XN)。 因此，用于對(duì)輸出NMOS ml的柵極端子電容進(jìn)行充電的偏置電流變成能夠?qū)艠O 端子電容進(jìn)行快速充電的(il+i3XN)。因此，輸出NM0S ml的柵極端子電壓Vl可以根據(jù)輸 入端子"in"的輸入電壓Vin的突然轉(zhuǎn)變而轉(zhuǎn)變。結(jié)果，可以快速提升來自輸出端子"out" 的輸出電壓Vout。 當(dāng)輸入電壓Vin下降形成如圖3所示的矩形形狀時(shí)，來自輸出端子"out"的輸出 電壓Vout仍是緊接之前的電壓值。因而，輸入端子"in"的輸入電壓Vin與來自輸出端子 "out"的輸出電壓Vout之間的電壓差的絕對(duì)值IVin-Voutl增大。從而，電壓差的絕對(duì)值 Vin-Voutl變成預(yù)定的偏移電壓或更高，其中偏移電壓通過作為差分放大器電路12的輸 入的PM0S m9和PM0S m10的元件數(shù)量而被設(shè)定。 當(dāng)電壓差很大時(shí)，S卩，當(dāng)輸入電壓Vin突然變化時(shí)，差分對(duì)進(jìn)入與平衡狀態(tài)相反的 非平衡狀態(tài)，并且通過偏置電流源i4的電流流向PM0S m9側(cè)。電流被由NM0S mil和NM0S ml2形成的電流鏡電路中的因子N放大。要從NM0S m12向拉部分額外提供的偏置電流變成 (i4XN)。 因此，用于對(duì)輸出PMOS m2的柵極端子電容進(jìn)行放電的偏置電流變成能夠?qū)艠O 端子電容進(jìn)行快速放電的(i2+i4XN)。因此，輸出PM0S m2的柵極端子電壓V2可以根據(jù)輸 入端子"in"的輸入電壓Vin的突然轉(zhuǎn)變而轉(zhuǎn)變。結(jié)果，可以快速降低來自輸出端子"out" 的輸出電壓Vout。 在本實(shí)施例中，提供具有預(yù)定的偏移電壓的電壓差檢測(cè)電路，該電壓差檢測(cè)電路 把輸入端子"in"的輸入電壓Vin和來自輸出端子"out"的輸出電壓Vout用作輸入。本實(shí) 施例適于根據(jù)來自差分放大器電路的輸出，向推部分和拉部分的偏置電流值額外提供偏置 電流。 因此，只有在輸入端子"in"的輸入電壓Vin和來自輸出端子"out"的輸出電壓 Vout之間產(chǎn)生大電壓差時(shí)，g卩，只有在輸入端子"in"的輸入電壓Vin突然轉(zhuǎn)變時(shí)，推部分和 拉部分的偏置電流值才增大。利用這種配置，使得能夠進(jìn)行高速響應(yīng)，以便可以改善轉(zhuǎn)換速 率特性。 在其中輸入端子"in"的輸入電壓Vin和來自輸出端子"out"的輸出電壓Vout之 間不形成電壓差的平衡狀態(tài)的情況下，不能向推部分和拉部分的偏置電流值額外提供偏置 電流。結(jié)果，可以降低電流消耗。因此，本實(shí)施例可以同時(shí)滿足緩沖電路所需的具有相互權(quán) 衡關(guān)系的降低功耗和轉(zhuǎn)換速率特性。 本實(shí)施例向把輸入端子"in"的輸入電壓Vin和來自輸出端子"out"的輸出電壓 Vout用作輸入的差分放大器電路提供預(yù)定的偏移電壓。這是為了降低電流消耗的目的。如 果需要在轉(zhuǎn)換速率特性上增加更多權(quán)重的緩沖電路，把差分放大器電路的偏移電壓減小到 0是有效的。 盡管本實(shí)施例通過作為如圖4所示的差分放大器電路的輸入的兩個(gè)差分晶體管 的元件數(shù)量的比例來設(shè)定預(yù)定的偏移電壓，但是本發(fā)明不限于這種配置。例如，可以使用通
9過兩個(gè)差分晶體管的元件尺寸的比例來設(shè)定偏移電壓的方法，或者使用通過在兩個(gè)差分晶體管中的一個(gè)的源極端子中插入電阻來設(shè)定偏移電壓的方法。 也可以考慮通過組合多個(gè)上述方法來設(shè)定偏移電壓的方法。當(dāng)然可以使用任何方法，只要其能夠設(shè)定偏移電壓就可以。 盡管把電流鏡電路用作用于設(shè)定當(dāng)如圖4所示輸入端子"in"的輸入電壓Vin突然
轉(zhuǎn)變時(shí)向推部分和拉部分的偏置電流值所額外提供的電流的方法，但是本發(fā)明不限于這種
電路?？梢栽诒景l(fā)明中使用任何電路，只要在輸入端子"in"的輸入電壓Vin突然轉(zhuǎn)變時(shí)，
這種電路能夠放大電流值并且向推部分和拉部分額外提供偏置電流就可以。 已經(jīng)對(duì)其中由MOS場效應(yīng)晶體管形成如上所述的電路的示例進(jìn)行了描述，但是本
發(fā)明不限于這種僅包括MOS場效應(yīng)晶體管的電路。例如，可以用雙極型晶體管或者M(jìn)OS場
效應(yīng)晶體管和雙極型晶體管的任何組合來形成電路。 如上所述，本發(fā)明可以同時(shí)滿足緩沖電路所需的具有相互權(quán)衡關(guān)系的降低功耗和轉(zhuǎn)換速率特性。 上述實(shí)施例僅示出了用來實(shí)施本發(fā)明的特定實(shí)施例并且不應(yīng)當(dāng)被解釋為限制本發(fā)明的技術(shù)范圍。也就是說，可以在不脫離其精神和主要特征的情況下用各種形式實(shí)現(xiàn)本發(fā)明。 雖然已參考示例性實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但是應(yīng)當(dāng)理解，本發(fā)明不限于公開的示例性實(shí)施例。下面的權(quán)利要求的范圍應(yīng)被給予最寬的解釋，以便包括所有這樣的變型和等同結(jié)構(gòu)及功能。
權(quán)利要求
一種緩沖電路，所述緩沖電路具有輸出單元，所述輸出單元具有輸出端子，所述輸出端子用于輸出基于輸入的輸入信號(hào)的輸出信號(hào)，其中所述輸出單元包括第一晶體管，其具有連接到所述輸出端子的一個(gè)主電極；以及第二晶體管，其具有連接到所述輸出端子、并且連接到所述第一晶體管的所述一個(gè)主電極的一個(gè)主電極，以及所述緩沖電路包括第三晶體管，用于基于所述輸入信號(hào)降低所述第一晶體管的控制電極的電壓；第四晶體管，用于基于所述輸入信號(hào)增大所述第二晶體管的控制電極的電壓；第一電壓差檢測(cè)電路，用于檢測(cè)所述輸出信號(hào)以所述輸入信號(hào)為基準(zhǔn)的電壓差；第二電壓差檢測(cè)電路，用于檢測(cè)所述輸入信號(hào)以所述輸出信號(hào)為基準(zhǔn)的電壓差；第一電流提供單元，用于基于由所述第一電壓差檢測(cè)電路所檢測(cè)的電壓差的絕對(duì)值，增大在所述第三晶體管中流動(dòng)的電流；以及第二電流提供單元，用于基于由所述第二電壓差檢測(cè)電路所檢測(cè)的電壓差的絕對(duì)值，增大在所述第四晶體管中流動(dòng)的電流。
2. 如權(quán)利要求l所述的緩沖電路，其中所述第一 電壓差檢測(cè)電路具有第一偏移電壓，并且，當(dāng)由所述第一 電壓差檢測(cè)電路所 檢測(cè)的所述輸出信號(hào)以所述輸入信號(hào)為基準(zhǔn)的電壓差的絕對(duì)值大于所述第一偏移電壓時(shí)， 所述第一電流提供單元增大在所述第三晶體管中流動(dòng)的電流，并且，其中所述第二電壓差檢測(cè)電路具有第二偏移電壓，并且，當(dāng)由所述第二電壓差檢測(cè)電路所 檢測(cè)的所述輸入信號(hào)以所述輸出信號(hào)為基準(zhǔn)的電壓差的絕對(duì)值大于所述第二偏移電壓時(shí)， 所述第二電流提供單元增大在所述第四晶體管中流動(dòng)的電流。
3. 如權(quán)利要求2所述的緩沖電路，其中所述第一 電壓差檢測(cè)電路和第二電壓差檢測(cè)電路中的每一個(gè)具有輸入部，所述輸入部 包括差分晶體管的成對(duì)的組，以及通過調(diào)整包括在所述成對(duì)的組中的一組中的差分晶體管的數(shù)量與包括在所述成對(duì)的 組中的另一組中的差分晶體管的數(shù)量的比例；或者通過調(diào)整包括在所述成對(duì)的組中的一組 中的差分晶體管的元件尺寸與包括在成對(duì)的組中的另一組中的差分晶體管的元件尺寸的 比例；或者通過在包括在所述成對(duì)的組中的一組中的差分晶體管的主電極端子中插入電 阻，來設(shè)定所述第一 電壓差檢測(cè)電路的第一偏移電壓和第二電壓差檢測(cè)電路的第二偏移電 壓。
4. 如權(quán)利要求l-3中任一項(xiàng)所述的緩沖電路，其中 所述第一晶體管是n溝道晶體管，以及 所述第二晶體管是P溝道晶體管。
5. 如權(quán)利要求l-3中任一項(xiàng)所述的緩沖電路，其中 所述緩沖電路包含M0S晶體管。
全文摘要
本發(fā)明提供了一種緩沖電路，其同時(shí)滿足具有權(quán)衡關(guān)系的低功耗需求和改善轉(zhuǎn)換速率特性。提供電壓差檢測(cè)電路11和12，用于檢測(cè)上升和拖尾處的輸入信號(hào)與輸出信號(hào)之間的電壓差?；谶@種電壓差，電壓-電流轉(zhuǎn)換電路21和22增大要提供到構(gòu)成輸出電路的輸出NMOS晶體管m1和輸出PMOS晶體管m2的源極端子的偏置電流。并且，電壓差檢測(cè)電路11和12具有偏移電壓。只有在電壓差變化成高于偏移電壓的電平時(shí)，也就是說，在輸入信號(hào)突然變化(上升或下降)時(shí)，才增大偏置電流。
文檔編號(hào)H03K19/0185GK101777904SQ20101012986
公開日2010年7月14日 申請(qǐng)日期2007年10月19日 優(yōu)先權(quán)日2006年10月20日
發(fā)明者山崎善一 申請(qǐng)人:佳能株式會(huì)社