專利名稱：用于模數(shù)轉(zhuǎn)換器的前端采樣技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及模數(shù)轉(zhuǎn)換器(ADC)。更具體地，本發(fā)明提供改進的前端ADC流水 線式采樣技術(shù)以適應(yīng)高頻模擬輸入信號。
背景技術(shù)：
流水線式ADC常常用于生成模擬信號的多位數(shù)字表示。流水線式ADC的每一級分 解出整個多位數(shù)字表示中的一些位。通過組合流水線式ADC中的每一級的輸出，形成了高 分辨率、多位表示。流水線式ADC級通常包括快閃式比較器和殘差產(chǎn)生器。快閃式比較器生成ADC級 的輸出位。殘差產(chǎn)生器生成誤差信號，其被傳遞至下一 ADC級以進一步改善模擬輸入信號 的表示。為了保證ADC級的正確操作，快閃式比較器和殘差產(chǎn)生器應(yīng)當(dāng)對模擬輸入信號的 基本相同的采樣進行操作。為了滿足該需求，許多傳統(tǒng)ADC級設(shè)計使用前端采樣保持(S/H) 電路。其它的傳統(tǒng)ADC級設(shè)計需要殘差產(chǎn)生器和快閃式比較器的采樣網(wǎng)絡(luò)精確匹配。這兩 種現(xiàn)有設(shè)計可能具有包括高噪聲引入以及高功率需求的多個缺點或者它們可能耗盡殘差 產(chǎn)生器的運算能力?？偟恼f來，這兩種設(shè)計可能限制可以由ADC級接收和處理的模擬輸入 信號的頻率范圍。因此，需要一種避免對前端S/H電路的需求而同時仍然支持高頻率模擬輸入信號 的ADC級和采樣技術(shù)。


附圖對本發(fā)明進行了例示，并且與說明書相結(jié)合以進一步用來解釋本發(fā)明的原理 以及使得相關(guān)領(lǐng)域的技術(shù)人員能夠制造和使用本發(fā)明。圖1是流水線式模數(shù)轉(zhuǎn)換器(ADC)的簡化框圖。圖2是流水線式ADC的ADC級的第一現(xiàn)有設(shè)計的簡化框圖。圖3是流水線式ADC的ADC級的第二現(xiàn)有設(shè)計的簡化框圖。圖4是避免了對前端S/H電路的需求的流水線式ADC級的現(xiàn)有設(shè)計的簡化框圖。圖5例示了根據(jù)本發(fā)明一個方面的改進的無S/H ADC級設(shè)計的簡化框圖。圖6提供了例示根據(jù)本發(fā)明一個方面的在ADC流水線的第一級中接收和處理模擬 輸入信號的方法的流程圖。
具體實施例方式本發(fā)明的實施例提供了一種向快閃式比較器提供連續(xù)時間輸入信號以用于采樣 的流水線式ADC前端采樣結(jié)構(gòu)。通過向快閃式比較器提供連續(xù)時間輸入信號，因而傳輸表 示所采樣輸入的DC電荷至快閃式比較器的需求不會引入延遲。由于殘差產(chǎn)生器和快閃式 比較器在高頻率輸入信號上操作時的高帶寬響應(yīng)需求，避免了殘差產(chǎn)生器和快閃式比較器中采樣網(wǎng)絡(luò)的匹配。在初始階段，將并行比較器的輸入電容器預(yù)充電至適當(dāng)?shù)幕鶞孰妷?。在采集階段， 將模擬輸入信號直接施加給預(yù)充電的電容器。針對特定比較器而由基準電壓所偏置的模擬 輸入信號接著被提供給比較器的再生節(jié)點并且在此被采樣。所偏置的模擬輸入信號到比較 器的傳播遠快于現(xiàn)有設(shè)計所需的傳輸表示所采樣輸入信號的DC電荷所需的時間。因此，改 進的無S/H結(jié)構(gòu)能夠適應(yīng)增長的采樣率并且因而適應(yīng)更高的帶寬輸入信號。圖1是流水線式模數(shù)轉(zhuǎn)換器(ADC)IOO的簡化框圖。如圖所示，流水線式ADC 100 包括接收和處理模擬輸入信號104的級102-1至102-N。流水線式ADC 100生成所接收的 模擬輸入信號104的多位數(shù)字表示。每一級102生成(contributes)由流水線式ADC 100 所生成的模擬輸入信號104的整個多位表示的一些位(例如，1至3位)。通過連接每一級 102分解出的位，形成模擬輸入信號104的整個多位表示。每個連續(xù)的流水線級102-1至 102-N提高了由前一級102提供的分辨率級別。例如，級102-1可以輸出將用于數(shù)字地表示 模擬輸入信號104的最高有效位(MSB) 106-1中的η位。因此，級102-2可以輸出下一 MSB 106-2中的η位而最后一級102-Ν可以輸出將用于數(shù)字地表示模擬輸入信號104的最低有 效位(LSB)106-N中的η位。前N-I級102中的每一個包括粗量化器和殘差產(chǎn)生器。級102的粗量化器以相對 低的分辨率106輸出所接收的輸入信號的數(shù)字表示-即，僅僅幾位的表示。例如，每一級 102的分辨率可以是3位的分辨率。每一級102的殘差產(chǎn)生器接收粗量化器的輸出并且產(chǎn) 生被傳遞至下一級102以進行處理的誤差信號或殘差信號。下一級102隨后改善由前一級 102所產(chǎn)生的模擬輸入信號104的表示。圖2是流水線式ADC的ADC級200的簡化框圖。例如，圖2所示的ADC級200可 以是圖1所述的第一級102-1。ADC級200可以接收模擬輸入信號104并且可以耦合至流 水線式ADC 100的下一級-例如，ADC級200可以連接至圖1所示的下一 ADC級102-2。ADC級200包括粗量化器202和殘差產(chǎn)生器204。粗量化器包括采樣保持(S/H) 電路206和快閃式比較器208。殘差產(chǎn)生器204包括S/H電路210、數(shù)模轉(zhuǎn)換器(DAC) 212、 加法器214和放大器216。殘差產(chǎn)生器204常常被稱為乘法DAC或MDAC。模擬輸入信號104為連續(xù)時間輸入信號。S/H電路206對模擬輸入信號104進行 采樣并以DC值保持信號。模擬輸入信號104的保持值接著被提供給快閃式比較器208。快 閃式比較器208對模擬輸入信號104的保持值進行操作并且生成所采樣的模擬輸入信號 104的數(shù)字表示218來作為輸出(即，η位表示)。快閃式比較器208可以包括多個比較器 并且可以被看作是快閃式比較器組。快閃式比較器208所生成的輸出被提供給DAC 212。DAC 212基于快閃式比較器 208所提供的數(shù)字表示生成模擬信號。實質(zhì)上，DAC212基于快閃式比較器208所生成的模 擬輸入信號104的數(shù)字表示218而再生所保持的模擬輸入信號104。S/H電路210與S/H電路206的操作相似。具體地，S/H電路對模擬輸入信號104 進行采樣并以DC值保持信號。所采樣的模擬輸入信號104的保持值接著被提供給加法器 214。加法器214比較S/H電路210輸出的所采樣的模擬輸入信號104的保持值和DAC 212 的輸出。作為兩個信號之間比較的結(jié)果，生成誤差信號并且傳遞其至放大器216。放大器 216具有增益G并且放大殘差信號以及提供其至下一流水線級以用于進一步的處理。
6
殘差產(chǎn)生器確定模擬輸入信號104的采樣版本(即，S/H電路210的輸出)和由 粗量化器202數(shù)字表示的模擬信號之間的差別。由于粗量化器202以低分辨率生成模擬信 號104的數(shù)字表示，所以根據(jù)數(shù)字表示所生成的模擬信號可能與由S/H電路210輸出的所 保持的模擬信號不同。因此，兩個信號之間的差別被認為是殘差信號，其表示所保持的模擬 輸入信號104的真實值和模擬輸入信號104的保持值的低分辨率估計之間的差別。通過放 大器216放大該殘差信號并且傳遞其至下一級以改善模擬輸入信號104的估計的分辨率。圖2所述的ADC級200的設(shè)計可能具有多個問題。可能最顯著的是，ADC級200需 要S/H電路206與S/H電路210完全同時地對模擬信號輸入104進行采樣。如果模擬輸入 信號104的采樣不同時發(fā)生，那么將會出現(xiàn)采樣誤差。即，S/H電路206輸出的模擬輸入信 號104的采樣保持版本將不會與S/H電路210輸出的模擬輸入信號104的采樣保持版本基 本匹配。當(dāng)出現(xiàn)采樣誤差時，提供給下一級的殘差信號將表示兩個對比信號之間的不必要 的較大差別，其可能影響所產(chǎn)生的模擬輸入信號104的數(shù)字表示的整體精確度。隨著輸入 模擬信號104頻率的增加，保證S/H電路206和S/H電路210將完全同時地對模擬輸入信 號104進行采樣變得更加困難和具有挑戰(zhàn)性。因此，圖2所述的ADC級200的設(shè)計對于高 頻率輸入信號而言可能表現(xiàn)不佳。圖3是ADC級300的簡化框圖。ADC級300是流水線式ADC的第一級ADC。ADC級 300與ADC級200相似但包括S/H電路302。S/H電路302耦合至模擬輸入信號104。S/H 電路的輸出被提供給粗量化器202和殘差產(chǎn)生器204 二者。S/H電路302對模擬輸入信號104進行采樣并且提供相同的穩(wěn)定電壓值給粗量化 器202和殘差產(chǎn)生器204。由于向粗量化器202和殘差產(chǎn)生器204提供了所采樣的模擬輸 入信號104的完全相同的保持值，所以減少了采樣誤差的可能性。作為結(jié)果，ADC級300與 ADC級200相比通?？梢蕴幚砀哳l率的輸入信號。然而，S/H電路302的引入可能具有明顯的缺點。首先，由于S/H電路302耦合至 信號鏈的前端，所以S/H電路302需要以其所耦合的整個流水線式ADC的全分辨率來操作。 因此，S/H電路302的性能要求非常嚴格。其次，S/H電路302的線性度限制決定了整個流 水線式ADC的線性度。而且，S/H電路302具有較高的操作功率需求。最后，S/H電路302 在流水線式ADC中引入了大量的噪聲。出于至少這些理由，已經(jīng)在尋找ADC級300的替代 方案。圖4是避免對前端S/H電路的需求的流水線式ADC級400的現(xiàn)有設(shè)計的簡化框圖。 ADC級400類似于美國專利63964 所公開的流水線式ADC級，該專利在此通過對其引用而 被全文并入。如圖所示，ADC級400包括輸入緩沖放大器402、MDAC放大器404和快閃式比較器 406。為簡單起見，僅僅例示了單個快閃式比較器406。實際上，N個快閃式比較器并行地耦 合在一起，其中Iog2N表示ADC級400的位分辨率。通過虛線顯示了到下一快閃式比較器 的并聯(lián)。ADC級400被示為接收和處理差分模擬輸入信號408的差動ADC級。電容器410耦合至MDAC放大器404的第一差分輸入而電容器412耦合至MDAC放 大器404的第二差分輸入。MDAC放大器的差分輸入通過開關(guān)414耦合在一起。第一和第二 電容器410和412以及開關(guān)414可以共同地被視為MDAC放大器404的采樣結(jié)構(gòu)或網(wǎng)絡(luò)。
快閃式比較器406的采樣結(jié)構(gòu)與MDAC放大器404的采樣結(jié)構(gòu)相仿。具體地，電容 器416耦合至快閃式比較器406的第一差分輸入而電容器418耦合至快閃式比較器406的 第二差分輸入。開關(guān)420耦合在快閃式比較器406的第一輸入和第二輸入之間。電容器422通過開關(guān)似6耦合至基準電壓424。電容器422還耦合至快閃式比較 器406的第一差分輸入。電容器4 通過開關(guān)432耦合至基準電壓430。電容器4 還耦 合至快閃式比較器406的第二差分輸入。開關(guān)434耦合至電容器422與開關(guān)似6之間的第 一節(jié)點以及電容器4 與開關(guān)432之間的第二節(jié)點。開關(guān)436耦合在電容器416和電容器 418之間。通過第一時鐘A控制開關(guān)414、420、似6和432。通過第二時鐘B控制開關(guān)4；34和 436。時鐘A和B是無重疊、互補時鐘信號。與耦合至快閃式比較器406的采樣結(jié)構(gòu)相匹 配的采樣結(jié)構(gòu)耦合至ADC級400中包含的每個快閃式比較器。具體地，包含開關(guān)420、434、 436,426和432、電容器416、418、422和428以及基準電壓似4和430的結(jié)構(gòu)耦合至ADC級 400的每個快閃式比較器的輸入。除了每個快閃式比較器的電壓比較操作所需的對基準電 壓似4和430的值的改變之外，每個快閃式比較器使用相同的采樣結(jié)構(gòu)。如前所述，快閃式比較器406的采樣結(jié)構(gòu)與MDAC放大器404的采樣結(jié)構(gòu)相仿。兩 個采樣結(jié)構(gòu)被設(shè)計為相互匹配以保證MDAC放大器404和快閃式比較器406 二者基本同時 地對模擬輸入信號408進行采樣。具體地，在ADC級400操作的第一階段期間，由時鐘A控 制的開關(guān)(開關(guān)414、420、似6和432)閉合而由時鐘B控制的開關(guān)034和436)斷開。作 為結(jié)果，模擬輸入信號408的采樣被存儲在MDAC放大器404的輸入電容器410和412以及 快閃式比較器406的輸入電容器416和418中。基準電壓似4和430也分別被存儲在快閃 式比較器406的外部輸入電容器422和428中。通過匹配電容器410和412與電容器416和418以及使用相同的時鐘信號控制每 個電容器中存儲的電荷，ADC級400可以更好地保證被提供給MDAC放大器404的模擬輸入 信號408的采樣將基本上與被提供給快閃式比較器406的模擬輸入信號408的采樣相匹 配。一旦模擬輸入信號408的采樣被存儲在快閃式比較器的內(nèi)部電容器416和418 中，則在ADC級400操作的第二階段期間將采樣值傳輸給快閃式比較器406。具體地，在第 二階段期間，由時鐘B控制的開關(guān)(開關(guān)434和436)閉合而由時鐘A控制的開關(guān)(開關(guān) 414、420、似6和432)斷開。作為結(jié)果，快閃式比較器406的輸入電容器416和418中存儲 的采樣電壓的縮放版本被提供給包含快閃式比較器406的內(nèi)部電路部件。實際上，輸入電 容器416和418中存儲的電荷被傳輸至快閃式比較器406以用于處理。同時，MDAC放大器 的輸入電容器410和412中存儲的采樣電壓被提供給包含MDAC放大器404的內(nèi)部電路部 件。通過要求快閃式比較器406的采樣網(wǎng)絡(luò)基本上匹配MDAC放大器404的采樣網(wǎng)絡(luò)， 在ADC級400的操作期間減少了采樣誤差。具體地，用于對快閃式比較器406和MDAC放大 器404的輸入端處的模擬輸入信號408進行采樣的信號通道和部件相同?？扉W式比較器406和MDAC放大器404的相匹配的采樣網(wǎng)絡(luò)引入了一些操作障礙。 例如，到操作的第二階段結(jié)束時，必須在快閃式比較器406的內(nèi)部發(fā)生多個操作來適應(yīng)在 時鐘A控制的開關(guān)閉合時開始的下一個采樣周期。具體地，在第二階段期間(或者在時鐘B的半個時鐘周期內(nèi))1.快閃式比較器406的內(nèi)部電容器416和418以及外部輸入電容器422和似8中 存儲的電荷必須被傳輸給快閃式比較器406的內(nèi)部電路。2.在這些輸入被提供給快閃式比較器406之后，快閃式比較器406必須鎖存/處 理這些輸入并且輸出判決。3.快閃式比較器406的輸出必須接著被提供給MDAC放大器404以用于殘差信號 的產(chǎn)生。4. MDAC放大器404必須使用快閃式比較器406的輸出來產(chǎn)生和放大殘差信號并且 提供該誤差信號給下一個ADC級。步驟1-傳輸快閃式比較器406的內(nèi)部電容器416和418以及外部電容器422和 4 中存儲的電荷-可能在上述設(shè)計中引入明顯的延遲。傳輸該電荷的延遲可能大約為300 至400ps。對于125Msamples/s(兆采樣/秒)的較低采樣率，這樣的延遲是可容忍的。對 于較高的采樣率(例如，500Msamples/s)，由于在下一個采樣周期開始之前提供給MDAC放 大器404的用來接收快閃式比較器406的輸出并對其進行操作的時間太短，所以這樣的延 遲是不相適應(yīng)的。具體地，由于需要MDAC放大器404在少于大約700ns的時間內(nèi)產(chǎn)生和放 大殘差信號，其耗盡了 MDAC放大器404的運算能力。在MDAC放大器404的設(shè)計和功率需求 沒有明顯改變的情況下，該需求可能很難被滿足。因此，需要適應(yīng)高頻輸入信號(并且因此 適應(yīng)高采樣頻率)而同時沒有由ADC級400的匹配采樣網(wǎng)絡(luò)設(shè)計所引入的障礙的前端ADC 級的設(shè)計。圖5例示了根據(jù)本發(fā)明一個方面的改進的無S/H ADC級500設(shè)計的簡化框圖。如 圖所示，ADC級500可以包括輸入緩沖放大器504、MDAC放大器506和快閃式比較器508。 為簡單起見，僅僅例示了單個快閃式比較器508。實際上，N個快閃式比較器并行地耦合在 一起，其中Iog2N表示ADC級500的位分辨率。通過虛線顯示了到下一快閃式比較器的并 聯(lián)。ADC級500被示為接收和處理差分模擬輸入信號502的差動ADC級。電容器510耦合至MDAC放大器506的第一差分輸入而電容器512耦合至MDAC放 大器506的第二差分輸入。MDAC放大器506的差分輸入通過開關(guān)514耦合在一起。電容器 510耦合至模擬輸入信號502的第一分量。電容器512耦合至模擬輸入信號502的第二分 量。可以打開和關(guān)閉輸入緩沖器504以將模擬輸入信號502耦合至MDAC506和快閃式比較 器508。替代地，開關(guān)可以用來將MDAC 506和快閃式比較器508與模擬輸入信號進行耦合 和去耦合。第一電容器和第二電容器510和512以及開關(guān)514可以共同地被視為MDAC放 大器506的采樣結(jié)構(gòu)。電容器516耦合至快閃式比較器508的第一差分輸入而電容器518耦合至快閃式 比較器508的第二差分輸入。開關(guān)520耦合在快閃式比較器508的第一輸入和第二輸入之 間。電容器516通過開關(guān)522耦合至基準電壓526。電容器518通過開關(guān)5M耦合至 基準電壓528。電容器516還耦合至模擬輸入信號502的第一分量。類似地，電容器518耦 合至模擬輸入信號502的第二分量。通過第一時鐘A控制開關(guān)520、522和524。通過第二時鐘B控制開關(guān)514。還通 過第二時鐘B控制快閃式比較器508的操作。具體地，時鐘B確定快閃式比較器何時鎖存輸入并且產(chǎn)生輸出或判決。時鐘A和B是無重疊時鐘。ADC級500可以按照第一階段(初始或預(yù)充電階段)和第二階段(采集階段)來 操作。初始階段對應(yīng)于時鐘A的半個時鐘周期-即，時鐘A激活開關(guān)520、522和524的時 間段。采集階段可以對應(yīng)于時鐘B的半個時鐘周期-即，時鐘B激活開關(guān)514的時間段。操 作的第一和第二階段可以被共同地視為對應(yīng)于時鐘A或B的一整個時鐘周期。在ADC級500操作的第一階段期間，由時鐘A控制的開關(guān)(開關(guān)520、522和524) 可以閉合而由時鐘B控制的開關(guān)(開關(guān)514)可以斷開。作為結(jié)果，基準電壓5 和5 分 別對快閃式比較器508的輸入電容器516和518進行充電。在預(yù)充電階段期間，緩沖器504 并不驅(qū)動MDAC 506或快閃式比較器508。即，在預(yù)充電階段期間，或者通過關(guān)閉緩沖器504 或者使用一個或更多個開關(guān)來將模擬輸入信號502與信號通道去耦合，模擬輸入信號502 不耦合至MDAC 506或快閃式比較器508的輸入。例如，開關(guān)可以位于緩沖器504和MDAC 506之間的信號通道以及緩沖器504和快閃式比較器508之間的信號通道中，以將模擬輸入 信號502與ADC級500的部件進行耦合/去耦合。在采集階段期間，由時鐘B控制的開關(guān)(開關(guān)514)可以閉合而由時鐘A控制的開 關(guān)(開關(guān)520、522和524)可以斷開。因此，模擬輸入信號502的縮放版本被提供給快閃式 比較器508的輸入電容器516和518。具體地，由于輸入電容器516和518分別被預(yù)充電至 適當(dāng)?shù)幕鶞势秒妷? 和528，因此作為連續(xù)時間信號的模擬輸入信號502的縮放版本被 提供給快閃式比較器508的再生節(jié)點。實質(zhì)上，由電容器516中存儲的電壓所縮放的模擬輸入信號502的第一差分分量 被提供給快閃式比較器508的第一差分輸入。類似地，由電容器508中存儲的電壓所縮放 的模擬輸入信號502的第二差分分量被提供給快閃式比較器508的第二差分輸入。與圖4所述的ADC級400相比，ADC級500將模擬輸入信號502的縮放版本作為 連續(xù)時間信號提供給快閃式比較器508。該縮放的連續(xù)時間信號比DC電荷快得多地傳播至 快閃式比較器508的輸入，從而減少快閃式比較器508的響應(yīng)時間。更具體地，由ADC級400中所需的DC電荷的傳輸而導(dǎo)致的延遲沒有被引入。替代 地，在ADC級500中，在操作的第二階段開始的時候，時鐘B可以鎖存快閃式比較器508的 輸入并且與采集階段的開始基本同時地產(chǎn)生輸出或判決。作為結(jié)果，與ADC級400相比，快 閃式比較器508的輸出被更快地提供給ADC級500的殘差產(chǎn)生器。這為MDAC放大器506 提供了更多的時間來接收快閃式比較器508的輸出并對其進行操作。進而，相對于ADC級 400所能處理的輸入信號而言，ADC級500可以對更高頻率的模擬輸入信號502進行采樣和 處理。同樣在采集階段期間，MDAC 506耦合至模擬輸入信號502。具體地，模擬輸入信號 502的第一分量對電容器510進行充電而同時模擬輸入信號502的第二分量對電容器512 進行充電。所存儲的電荷接著被傳輸至MDAC 506以讓MDAC 506對所存儲的值進行操作。 即，MDAC 506使用所存儲的電荷連同快閃式比較器508的輸出來產(chǎn)生到下一級ADC的殘差信號。為了適應(yīng)非常高頻率的模擬輸入信號502，ADC級500可以被設(shè)計為包括具有非常 高的響應(yīng)帶寬并且因此具有非常低的時間常數(shù)或響應(yīng)時間的MDAC放大器506和快閃式比 較器508。特別是，可以讓MDAC放大器506的帶寬和快閃式比較器508的帶寬中的每一個足夠大，以使每個分量之間的采樣定時失配可以被忽略。例如，快閃式比較器508可以具有 對殘差產(chǎn)生器的帶寬的一階近似的帶寬。因此，在具有大輸入帶寬的殘差產(chǎn)生器和快閃式 比較器508的情況下，MDAC506和快閃式比較器508的采樣網(wǎng)絡(luò)所引入的延遲中的變量非 常小并且因此引入可以忽略的采樣誤差。ADC級500可以用來作為流水線式ADC中的任何級。而且，ADC級500可以包括提 供期望的位分辨率所需的任意數(shù)量的并行快閃式比較器508單元。ADC級500的開關(guān)可以 實現(xiàn)為晶體管。例如，可以使用η型金屬-氧化物半導(dǎo)體晶體管(NM0S晶體管)或ρ型金 屬-氧化物半導(dǎo)體晶體管(PM0S晶體管)來實現(xiàn)圖5所示的開關(guān)。此外，ADC級500被示 為適應(yīng)差分模擬輸入信號，但相關(guān)領(lǐng)域的普通技術(shù)人員將認識到其可以被實現(xiàn)為處理單端 模擬輸入信號。通過對快閃式比較器508的輸入電容器進行預(yù)充電，ADC級500使得由適當(dāng)?shù)幕?準電壓所縮放的高頻連續(xù)時間信號能夠被施加給快閃式比較器508。由于高頻連續(xù)時間信 號被施加給快閃式比較器508，因而快閃式比較器508可以接收輸入并對其進行操作，從而 與ADC級400設(shè)計中來自電容器的DC電荷必須被傳輸至快閃式比較器508相比更快地產(chǎn) 生輸出。ADC級500的快閃式比較器508可以被設(shè)計為具有適應(yīng)模擬輸入信號的傳播的高 模擬帶寬。作為結(jié)果，消除了等待通過快閃式比較器508傳播DC電荷所導(dǎo)致的延遲。這允 許MDAC 506更快地接收快閃式比較器508的輸出并且因此為MDAC 506提供更多的時間來 處理快閃式比較器508輸出以及產(chǎn)生和放大其自己的輸出。進而，利用ADC級500的設(shè)計， 可以適應(yīng)更高頻率的模擬輸入信號并且因此適應(yīng)更高的采樣率。圖6提供了例示根據(jù)本發(fā)明一個方面的在ADC流水線的第一級中接收和處理模擬 輸入信號的方法600的流程圖。例如，可以使用圖5所述的ADC級500來執(zhí)行方法600。在步驟602，第一時鐘激活耦合至快閃式比較器的差分輸入的第一開關(guān)。第一時鐘 還激活耦合在第一基準電壓和快閃式比較器的第一差分輸入之間的第二開關(guān)。最后，激活 耦合在第二基準電壓和快閃式比較器的第二差分輸入之間的第三開關(guān)。在步驟602，第二時 鐘去激活耦合在MDAC的差分輸入之間的第四開關(guān)。在步驟604，第一、第二和第三開關(guān)的激活導(dǎo)致第一基準電壓被存儲在快閃式比較 器的第一輸入電容器中。第一、第二和第三開關(guān)的激活還導(dǎo)致第二基準電壓被存儲在快閃 式比較器的第二輸入電容器中。步驟602和604可以被認為是方法600的操作的預(yù)充電階段。在步驟606，第一時鐘去激活第一、第二和第三開關(guān)。同樣在步驟606，第二時鐘激 活耦合在MDAC的差分輸入之間的第四開關(guān)。在步驟608，去激活的第一開關(guān)將快閃式比較器的第一差分輸入從快閃式比較器 的第二差分輸入去耦合。去激活的第二開關(guān)將第一基準電壓從快閃式比較器的第一輸入電 容器去耦合。而且，去激活的第三開關(guān)將第二基準電壓從第二輸入電容器去耦合。如上所 述，第四開關(guān)耦合MDAC的第一差分輸入和MDAC的第二差分輸入并且還耦合MDAC的第一輸 入電容器和MDAC的第二輸入電容器。在步驟610，連續(xù)時間模擬輸入信號被施加給快閃式比較器的輸入和MDAC的輸 入。由于第四開關(guān)被激活，模擬輸入信號的第一差分分量被存儲在MDAC的第一輸入電容器 中，而模擬輸入信號的第二差分分量被存儲在MDAC的第二輸入電容器中。連續(xù)時間模擬輸入信號在由快閃式比較器的第一和第二電容器中存儲的已存儲基準電壓縮放之后被施加 給快閃式比較器的輸入。具體地，由第一已存儲基準電壓偏置的模擬輸入信號的第一差分 分量被施加給快閃式比較器的第一差分輸入。類似地，由第二已存儲基準電壓偏置的模擬 輸入信號的第二差分分量被施加給快閃式比較器的第二差分輸入。第二時鐘可以用來基于施加給快閃式比較器的輸入而鎖存快閃式比較器的輸出。 即，可以觸發(fā)快閃式比較器以對施加給快閃式比較器的差分模擬輸入信號進行操作來輸出 可以傳遞至MDAC以用于進一步處理的判決。上述的方法600被擴展為覆蓋一個或更多個快閃式比較器與MDAC之間的交互。 而且，可以同時或基本同時地執(zhí)行方法600的一個或更多個步驟。步驟602和604可以出 現(xiàn)在可重復(fù)的采樣周期的第一部分中，而步驟606、608和610可以出現(xiàn)在可重復(fù)的采樣周 期的第二部分中。具體地，采樣周期的上半部分可以與第一時鐘周期的上半部分對齊，而采 樣周期的下半部分可以與第二時鐘周期的下半部分對齊，其中第一時鐘和第二時鐘為無重 疊、互補時鐘。在步驟610結(jié)束時，下一采樣周期可以開始-即，方法600可以從步驟602 到610的循環(huán)步進以完成模擬輸入信號的多個采樣的采樣和處理。結(jié)束語盡管上面已經(jīng)描述了本發(fā)明的各種實施例，但應(yīng)當(dāng)理解是以示例而非限制的方式 來顯示它們。對于所屬技術(shù)領(lǐng)域的普通技術(shù)人員而言清楚的是，在不脫離本發(fā)明的實質(zhì)和 范圍的情況下，可以對其中的形式和細節(jié)做出各種改變。因此，應(yīng)當(dāng)僅根據(jù)所附的權(quán)利要求 及其等同方案來限定本發(fā)明。
權(quán)利要求
1.一種流水線式模數(shù)轉(zhuǎn)換器(ADC)中的前端ADC級，包括 乘法數(shù)模轉(zhuǎn)換器(MDAC)，所述MDAC包括第一差分輸入； 第二差分輸入；耦合在第一差分輸入和第二差分輸入之間的第一開關(guān)；耦合至第一開關(guān)、模擬輸入信號的第一差分分量的第一輸入電容器；以及耦合至第一開關(guān)、模擬輸入信號的第二差分分量的第二輸入電容器；以及快閃式比較器，所述快閃式比較器包括第三差分輸入；第四差分輸入；耦合在第三差分輸入和第四差分輸入之間的第二開關(guān)； 耦合至第二開關(guān)和所述模擬輸入信號的第一差分分量的第三輸入電容器； 耦合至第二開關(guān)和模擬輸入信號的第二差分分量的第四輸入電容器； 耦合至第一基準電壓和第三輸入電容器的第三開關(guān)；以及耦合至第二基準電壓和第四輸入電容器的第四開關(guān)，其中所述快閃式比較器的輸出耦 合至所述MDAC。
2.如權(quán)利要求1所述的前端ADC級，其中第一時鐘信號控制第二開關(guān)、第三開關(guān)和第四 開關(guān)，第二時鐘信號控制第一開關(guān)。
3.如權(quán)利要求2所述的前端ADC級，其中第一時鐘信號和第二時鐘信號為無重疊、互補 時鐘。
4.如權(quán)利要求2所述的前端ADC級，其中第二時鐘信號控制所述快閃式比較器的鎖存。
5.如權(quán)利要求1所述的前端ADC級，其中所述快閃式比較器的帶寬一階近似于所述 MDAC的帶寬。
6.如權(quán)利要求1所述的前端ADC級，其中在所述快閃式比較器內(nèi)的再生節(jié)點處將所述 模擬輸入信號采樣為連續(xù)時間信號。
7.如權(quán)利要求1所述的前端ADC級，其中第一開關(guān)在第二時鐘信號的上半周期期間斷開而在第二時鐘信號的下半周期期間閉 合；以及第二開關(guān)、第三開關(guān)和第四開關(guān)在第一時鐘信號的上半周期期間閉合而在第一時鐘信 號的下半周期期間斷開。
8.如權(quán)利要求7所述的前端ADC級，其中在第一時鐘信號的上半周期期間，第一基準電 壓存儲在第三輸入電容器中，第二基準電壓存儲在第四輸入電容器中。
9.如權(quán)利要求8所述的前端ADC級，其中在第二時鐘信號的下半周期期間，模擬輸入信 號的第一分量的縮放版本被施加給第三差分輸入，模擬輸入信號的第二分量的縮放版本被 施加給第四差分輸入。
10.如權(quán)利要求9所述的前端ADC級，其中在第二時鐘信號的下半周期期間，在所述快 閃式比較器的再生節(jié)點處對模擬輸入信號的第一分量和第二分量的縮放版本進行采樣。
11.如權(quán)利要求10所述的前端ADC級，其中所述模擬輸入信號的第一分量和第二分量 的縮放版本中的每一個為連續(xù)時間信號。
12.一種在流水線式模數(shù)轉(zhuǎn)換器(ADC)中的前端ADC級內(nèi)對模擬輸入信號進行采樣的 方法，包括在第一階段期間激活被耦合在快閃式比較器的第一差分輸入和第二差分輸入之間的第一開關(guān)；激活被耦合在第一基準電壓和所述快閃式比較器的第一差分輸入之間的第二開關(guān)，以 將耦合在第二開關(guān)和所述快閃式比較器的第一差分輸入之間的第一輸入電容器充電至第 一基準電壓；以及激活被耦合在第二基準電壓和所述快閃式比較器的第二差分輸入之間的第三開關(guān)以 將耦合在第三開關(guān)和所述快閃式比較器的第二差分輸入之間的第二輸入電容器充電至第 二基準電壓；在第二階段期間去激活第一開關(guān)、第二開關(guān)和第三開關(guān)；激活被耦合在乘法數(shù)模轉(zhuǎn)換器(MDAC)的第一差分輸入和第二差分輸入之間的第四開 關(guān)；以及將差分模擬輸入信號作為連續(xù)時間信號提供給所述快閃式比較器的差分輸入。
13.如權(quán)利要求12所述的方法，進一步包括，在第二階段期間，鎖存快閃式比較器以在 快閃式比較器內(nèi)的再生節(jié)點處對所述差分模擬輸入信號進行采樣。
14.如權(quán)利要求12所述的方法，其中激活第四開關(guān)進一步包括在所述MDAC的第一輸入 電容器上對所述差分模擬輸入信號的第一分量進行采樣并且在所述MDAC的第二輸入電容 器上對所述差分模擬輸入信號的第二分量進行采樣。
15.如權(quán)利要求12所述的方法，進一步包括，在第二階段期間，產(chǎn)生快閃式比較器輸出 并且將所述快閃式比較器輸出提供給所述MDAC。
16.一種在流水線式模數(shù)轉(zhuǎn)換器(ADC)中的前端ADC級內(nèi)對模擬輸入信號進行采樣的 方法，包括在第一階段期間對快閃式比較器的基準電容器進行預(yù)充電；在第二階段期間使用耦合至乘法數(shù)模轉(zhuǎn)換器(MDAC)的差分輸入的采樣網(wǎng)絡(luò)對差分模 擬輸入信號進行采樣；以及在第二階段期間于快閃式比較器內(nèi)的再生節(jié)點處將所述差分模擬輸入信號采樣為連 續(xù)時間信號。
17.如權(quán)利要求16所述的方法，其中預(yù)充電包括將所述快閃式比較器的第一基準電容器耦合至第一基準電壓；將所述快閃式比較器的第二基準電容器耦合至第二基準電壓。
18.如權(quán)利要求17所述的方法，其中將所述差分模擬輸入信號采樣為連續(xù)時間信號包括將由第一基準電壓縮放的所述差分模擬輸入信號的第一分量提供給所述快閃式比較 器內(nèi)的再生節(jié)點；以及將由第二基準電壓縮放的所述差分模擬輸入信號的第二分量提供給所述快閃式比較 器內(nèi)的再生節(jié)點。
19.一種流水線式模數(shù)轉(zhuǎn)換器(ADC)中的前端ADC級，包括具有第一差分輸入和第二差分輸入的MDAC ；第一對采樣電容器，第一采樣電容器耦合至第一差分輸入，第二采樣電容器耦合至第 二差分輸入；具有第三差分輸入和第四差分輸入的快閃式比較器；第二對采樣電容器，第三采樣電容器耦合至第三差分輸入，第四采樣電容器耦合至第 四差分輸入；第一開關(guān)控制，交替地耦合第一基準電壓和差分模擬輸入信號的第一分量之間的第三 采樣電容器，以及交替地耦合第二基準電壓和所述差分模擬輸入信號的第二分量之間的第 四采樣電容器；以及第二開關(guān)控制，交替地將第一采樣電容器和第二采樣電容器與所述差分模擬輸入信號 進行耦合和去耦合，其中當(dāng)?shù)诙Σ蓸与娙萜黢詈现恋谝换鶞孰妷汉偷诙鶞孰妷簳r第一對采樣電容器從所 述差分模擬輸入信號去耦合；以及當(dāng)?shù)诙Σ蓸与娙萜黢詈现了霾罘帜M輸入信號時第一對采樣電容器耦合至所述 差分模擬輸入信號。
全文摘要
本發(fā)明的實施例提供了一種向快閃式比較器提供連續(xù)時間輸入信號以用于采樣的流水線式ADC前端采樣結(jié)構(gòu)。通過向快閃式比較器提供連續(xù)時間輸入信號，因而傳輸表示所采樣輸入的DC電荷至快閃式比較器的需求不會引入延遲。由于殘差產(chǎn)生器和快閃式比較器對高頻率輸入信號操作時的高帶寬響應(yīng)需求，避免了殘差產(chǎn)生器和快閃式比較器中采樣網(wǎng)絡(luò)的匹配。
文檔編號H03M1/12GK102067454SQ200980122894
公開日2011年5月18日 申請日期2009年5月11日 優(yōu)先權(quán)日2008年5月20日
發(fā)明者F·默登, M·伊利亞特 申請人:美國亞德諾半導(dǎo)體公司