專利名稱：混頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種混頻器，更特別地，有關(guān)于具有改善的線性度的混頻器。
背景技術(shù)：
用于高頻應(yīng)用的由金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor，M0S)晶體管 構(gòu)成的混頻器電路具有有限的供應(yīng)電壓(通常小于2V)和高閃爍噪聲，且混頻器電路的頻 率擴(kuò)展至數(shù)百KHz。相應(yīng)地，上述混頻器電路所需的增益和輸出信號(hào)電平超過均等的雙極晶 體管電路所需的增益和輸出信號(hào)電平。圖1為傳統(tǒng)的雙平衡混頻器電路的電路示意圖。如圖1所示，雙平衡混頻器電路 包括MOSFET差分對(duì)(Q131-Q132和Q133-Q134)。MOSFET差分對(duì)的漏極耦接輸出端(輸 出-I+and輸出-I-)，MOSFET差分對(duì)的柵極耦接第一輸入端(輸入-Il+and輸入-II-)。圖 1所示的雙平衡混頻器電路也包括有源元件Q135、Q136、Q137和Q138，在圖1中有源元件均 為MOSFET。MOSFET差分對(duì)Q131-Q132的源極耦接有源元件Q135和Q136的漏極，MOSFET差 分對(duì)Q133-Q134的源極耦接有源元件Q137和Q138的漏極。有源元件Q135、Q136、Q137和 Q138的柵極通過輸入旁偏壓電路和匹配電路(分別為偏壓網(wǎng)絡(luò)-I、偏壓網(wǎng)絡(luò)-II、偏壓網(wǎng) 絡(luò)-III和偏壓網(wǎng)絡(luò)-IV)耦接第二輸入端(輸入-I+and輸入-I-)。有源元件Q135、Q136、 Q137和Q138的源極通過阻抗單元(退化阻抗)和偏壓網(wǎng)絡(luò)-V耦接至接地電壓。分別提供兩個(gè)單獨(dú)的偏壓網(wǎng)絡(luò)(偏壓網(wǎng)絡(luò)-I和偏壓網(wǎng)絡(luò)-II)給有源元件Q135和 Q136，因此柵-源偏壓(Vgs)不同。因?yàn)椴煌臇?源偏壓(Vgs)，有源元件Q135和Q136 分別工作在飽和區(qū)和次臨界區(qū)。然而，復(fù)雜電路設(shè)計(jì)需要保持裝置模型工作在合適的工作 區(qū)，以實(shí)現(xiàn)非線性消除。因此將提供至雙平衡混頻器電路的柵-源偏壓(Vgs)限制在較小 范圍。

發(fā)明內(nèi)容
傳統(tǒng)混頻器中晶體管的柵-源偏壓根據(jù)工藝變化而變化，從而導(dǎo)致混頻器的非線 性，本發(fā)明提供一種混頻器以解決上述問題。本發(fā)明提供一種混頻器，包括四線切換器，耦接至輸出節(jié)點(diǎn)，四線切換器根據(jù)輸 出信號(hào)產(chǎn)生平移電流；以及轉(zhuǎn)移電導(dǎo)級(jí)，用以通過輸入節(jié)點(diǎn)接收輸入信號(hào)，以及通過輸出節(jié) 點(diǎn)輸出輸出信號(hào)，其特征在于，轉(zhuǎn)移電導(dǎo)級(jí)包括第一晶體管，耦接輸出節(jié)點(diǎn)和第一電源節(jié) 點(diǎn)之間，第一晶體管具有耦接至輸入節(jié)點(diǎn)的第一柵極，且第一晶體管工作在飽和區(qū)；第二晶 體管，耦接第一電源節(jié)點(diǎn)，第二晶體管具有耦接至輸入節(jié)點(diǎn)的第二柵極，且第二晶體管工作 在次臨界區(qū)；第一偏壓電路，用以提供第一偏壓；以及第三晶體管，耦接輸出節(jié)點(diǎn)和第二晶 體管之間，第三晶體管具有耦接至第一偏壓的第三柵極。本發(fā)明另提供一種混頻器，包括第一四線切換器，耦接第一輸出節(jié)點(diǎn)和第二輸出 節(jié)點(diǎn)，第一四線切換器根據(jù)第一輸出信號(hào)和第二輸出信號(hào)產(chǎn)生第一平移電流；第二四線切 換器，耦接第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)，第二四線切換器根據(jù)第一輸出信號(hào)和第二輸出
5信號(hào)產(chǎn)生第二平移電流；第一轉(zhuǎn)換阻抗式放大器，用以將第一平移電流轉(zhuǎn)換為第一相應(yīng)電 壓；第二轉(zhuǎn)換阻抗式放大器，用以將第二平移電流轉(zhuǎn)換為第二相應(yīng)電壓；以及轉(zhuǎn)移電導(dǎo)級(jí)， 包括第一子轉(zhuǎn)移電導(dǎo)級(jí)和第二子轉(zhuǎn)移電導(dǎo)級(jí)，其中第一子轉(zhuǎn)移電導(dǎo)級(jí)用以通過第一輸入節(jié) 點(diǎn)接收第一輸入信號(hào)，并通過第一輸出節(jié)點(diǎn)輸出第一輸出信號(hào)，第二子轉(zhuǎn)移電導(dǎo)級(jí)用以通 過第二輸入節(jié)點(diǎn)接收第二輸入信號(hào)，并通過第二輸出節(jié)點(diǎn)輸出第二輸出信號(hào)，其中，第一子 轉(zhuǎn)移電導(dǎo)級(jí)包括第一晶體管，耦接第一輸出節(jié)點(diǎn)和第一電源節(jié)點(diǎn)之間，第一晶體管具有耦 接至第一輸入節(jié)點(diǎn)的第一柵極，且第一晶體管工作在飽和區(qū)；第二晶體管，耦接第一電源節(jié) 點(diǎn)，第二晶體管具有耦接至第一輸入節(jié)點(diǎn)的第二柵極，且第二晶體管工作在次臨界區(qū)；第一 偏壓電路，用以提供第一偏壓；以及第三晶體管，耦接第一輸出節(jié)點(diǎn)和第二晶體管之間，第 三晶體管具有耦接至第一偏壓的第三柵極。本發(fā)明所提供的混頻器的能追蹤工藝轉(zhuǎn)角的改變，因而減少由工藝變化帶來的干 擾，從而改善混頻器電路的線性度。


圖1為傳統(tǒng)的雙平衡混頻器電路的電路示意圖；圖2為根據(jù)本發(fā)明一實(shí)施例的混頻器的概要示意圖；圖3A為根據(jù)本發(fā)明一實(shí)施例的轉(zhuǎn)移電導(dǎo)級(jí)202A的概要示意圖；圖3B為根據(jù)本發(fā)明另一實(shí)施例的轉(zhuǎn)移電導(dǎo)級(jí)202B的概要示意圖；圖4A為根據(jù)本發(fā)明一實(shí)施例的圖3A和圖3B所示的第一偏壓電路31的概要示意 圖；圖4B為根據(jù)本發(fā)明一實(shí)施例的圖3B所示的第二偏壓電路33的概要示意圖；圖5為根據(jù)本發(fā)明一實(shí)施例的的混頻器500的概要示意圖；圖6為根據(jù)本發(fā)明一實(shí)施例的的混頻器500的電路示意圖。
具體實(shí)施例方式在說明書及權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定組件。所屬技術(shù)領(lǐng)域的技術(shù) 人員應(yīng)可理解，制造商可能會(huì)用不同名詞來稱呼同一個(gè)組件。本說明書及權(quán)利要求并不以 名稱的差異作為區(qū)分組件的方式，而是以組件在功能上的差異作為區(qū)分準(zhǔn)則。在通篇說明 書及權(quán)利要求中所提及的“包含”為開放式用語，故應(yīng)解釋成“包含但不限定于”。此外，“耦 接” 一詞在此包含任何直接及間接的電氣連接手段。藉由以下的較佳實(shí)施例的敘述并配合 全文的圖至圖說明本發(fā)明，但以下敘述中的裝置、組件與方法、步驟乃用以解釋本發(fā)明，而 不應(yīng)當(dāng)用來限制本發(fā)明。圖2為根據(jù)本發(fā)明一實(shí)施例的混頻器的概要示意圖。如圖2所示，混頻器200包 括轉(zhuǎn)移電導(dǎo)級(jí)(gm) 202、四線切換器(switching quad) 204和轉(zhuǎn)換阻抗式放大器206。轉(zhuǎn)移 電導(dǎo)級(jí)202通過輸入節(jié)點(diǎn)IN接收輸入信號(hào)Si，并通過輸出節(jié)點(diǎn)OUT輸出一個(gè)輸出信號(hào)S2。 四線切換器204耦接輸出節(jié)點(diǎn)OUT，并根據(jù)輸出信號(hào)S2產(chǎn)生平移電流S3。轉(zhuǎn)換阻抗式放大 器206將平移電流S3轉(zhuǎn)換為相應(yīng)電壓S4。電容器C耦接在輸出節(jié)點(diǎn)OUT和四線切換器204 之間，用以耦接輸出信號(hào)S2的AC成分至四線切換器204。圖3A為根據(jù)本發(fā)明一實(shí)施例的轉(zhuǎn)移電導(dǎo)級(jí)202A的概要示意圖。如圖3A所示，第一晶體管Tl通過電容器C耦接在第一電源節(jié)點(diǎn)和輸出節(jié)點(diǎn)OUT之間，其中第一電源節(jié)點(diǎn)可 為接地節(jié)點(diǎn)。第一晶體管Tl可為NMOS晶體管，包括柵極、源極和漏極，其中，柵極耦接輸入 節(jié)點(diǎn)IN，源極耦接接地節(jié)點(diǎn)，且漏極耦接輸出節(jié)點(diǎn)OUT。需注意的是，第一晶體管Tl工作在 飽和區(qū)。第二晶體管T2耦接第一電源節(jié)點(diǎn)(在本實(shí)施例中為接地節(jié)點(diǎn))，第二晶體管T2可 為NMOS晶體管，包括柵極、源極和漏極，其中，柵極耦接輸入節(jié)點(diǎn)IN，源極耦接接地節(jié)點(diǎn)，且 漏極耦接第三晶體管T3。需注意的是，第二晶體管T2工作在次臨界區(qū)。第三晶體管T3可 為NMOS晶體管，包括柵極、源極和漏極，其中，柵極接收由第一偏壓電路31提供的偏壓，源 極耦接第二晶體管T2的漏極，且漏極通過電容器C耦接輸出節(jié)點(diǎn)OUT。需注意的是，在輸出 節(jié)點(diǎn)OUT和第一正電壓節(jié)點(diǎn)Va之間有一個(gè)負(fù)載阻抗裝置&，其中在實(shí)際應(yīng)用中，負(fù)載阻抗 裝置Zl可由電阻器或電容器(圖未示)實(shí)現(xiàn)。 圖3B為根據(jù)本發(fā)明另一實(shí)施例的轉(zhuǎn)移電導(dǎo)級(jí)202B的概要示意圖。如圖3B所示， 第一晶體管Ml通過電容器C耦接在第一電源節(jié)點(diǎn)和輸出節(jié)點(diǎn)OUT之間，其中第一電源節(jié)點(diǎn) 可為接地節(jié)點(diǎn)。第一晶體管Ml可為NMOS晶體管，包括柵極、源極和漏極，其中，柵極耦接輸 入節(jié)點(diǎn)IN，源極耦接接地節(jié)點(diǎn)，且漏極通過電容器C耦接輸出節(jié)點(diǎn)OUT。需注意的是，第一 晶體管Ml工作在飽和區(qū)。第二晶體管M2耦接第一電源節(jié)點(diǎn)(在本實(shí)施例中為接地節(jié)點(diǎn))， 第二晶體管M2可為NMOS晶體管，包括柵極、源極和漏極，其中，柵極耦接輸入節(jié)點(diǎn)IN，源極 耦接接地節(jié)點(diǎn)，且漏極耦接第三晶體管M3。需注意的是，第二晶體管M2工作在次臨界區(qū)。 第三晶體管M3可為NMOS晶體管，包括柵極、源極和漏極，其中，柵極接收由第一偏壓電路31 提供的第一偏壓biasl，源極耦接第二晶體管M2的漏極，且漏極通過電容器C耦接輸出節(jié)點(diǎn) OUT。 第四晶體管M4可為PMOS晶體管，包括柵極、源極和漏極，其中，柵極耦接輸入節(jié)點(diǎn) IN，源極耦接第二電源節(jié)點(diǎn)，且漏極通過電容器C耦接輸出節(jié)點(diǎn)OUT。其中第二電源節(jié)點(diǎn)可 為第一正電壓節(jié)點(diǎn)VA。需注意的是，第四晶體管M4工作在飽和區(qū)。第五晶體管M5可為PMOS 晶體管，包括柵極、源極和漏極，其中，柵極耦接輸入節(jié)點(diǎn)IN，源極耦接第一正電壓節(jié)點(diǎn) 且漏極耦接第六晶體管M6。需注意的是，第五晶體管M5工作在次臨界區(qū)。第六晶體管M6 可為PMOS晶體管，包括柵極、源極和漏極，其中，柵極接收由第二偏壓電路33提供的第二偏 壓bias2，源極耦接第五晶體管M5的漏極，且漏極通過電容器C耦接輸出節(jié)點(diǎn)OUT。反饋電 阻器Rf通過電容器C耦接在輸出節(jié)點(diǎn)OUT和輸入節(jié)點(diǎn)IN之間。在本實(shí)施例中，補(bǔ)償結(jié)構(gòu) 因?yàn)榉答侂娮杵鱎f具有高轉(zhuǎn)移電導(dǎo)和常數(shù)DC工作點(diǎn)。此外，在本發(fā)明的實(shí)施例中第一偏 壓電路31和第二偏壓電路33為獨(dú)立工作的。圖4A為根據(jù)本發(fā)明一實(shí)施例的圖3A和圖3B所示的第一偏壓電路31的概要示意 圖。如圖4A所示，第一偏壓電路31包括第一電流源41、第一電阻器43和第七晶體管M7。 其中，第一電流源41耦接第二正電壓節(jié)點(diǎn)VDD。圖4A的第二正電壓節(jié)點(diǎn)Vdd和圖3B的第一 正電壓節(jié)點(diǎn)Va可為相同或不同的電壓電平。第一電阻器43耦接在接地節(jié)點(diǎn)和第七晶體管 M7之間。第七晶體管M7可為NMOS晶體管，包括柵極、源極和漏極，其中，柵極耦接源極，源 極耦接第一電阻器43，且漏極耦接第一電流源41。此外，第一電流源41和第七晶體管M7 之間的第一連接點(diǎn)45輸出第一偏壓biasl。圖4B為根據(jù)本發(fā)明一實(shí)施例的圖3B所示的第二偏壓電路33的概要示意圖。如 圖4B所示，第二偏壓電路33包括第二電流源42、第二電阻器44和第八晶體管M8。第八晶體管M8可為PMOS晶體管，包括柵極、源極和漏極，其中，柵極耦接漏極，源極耦接第二正電 壓節(jié)點(diǎn)VDD，且漏極耦接第二電阻器44。第二電流源42耦接接地節(jié)點(diǎn)。第二電阻器44耦接 在第二電流源42和第八晶體管M8之間。此外，第二電流源42和第二電阻器44之間的第 二連接點(diǎn)46輸出第二偏壓bias2。請(qǐng)參考圖3B和圖4B，因?yàn)榫哂蟹答侂娮杵鱎f，電壓電平Vb和電壓電平Ve相同，因 此圖3B的第一正電壓節(jié)點(diǎn)Va的電壓電平、電壓電平Vb和電壓電平Ve在工藝變化(process variation)中為常數(shù)。此外，當(dāng)發(fā)生工藝變化時(shí)，第二偏壓bias2的電壓電平將跟隨工藝變 化而變化，例如當(dāng)電壓電平Vc保持常數(shù)時(shí)，相應(yīng)于不同的工藝轉(zhuǎn)角(corner) SS、SF、FS和FF 改變MOS的閾值電壓。因此，第五晶體管M5的DC偏壓可通過第六晶體管M6追蹤第四晶體 管M4的DC偏壓。相似地，第二晶體管M2的DC偏壓可通過第三晶體管M3追蹤第一晶體管 Ml 的 DC 偏壓。因此，三階互調(diào)消除(third-order intermodulation cancellation)追蹤 工藝變化，從而改善電路線性度。圖5為根據(jù)本發(fā)明一實(shí)施例的的混頻器500的概要示意圖。如圖5所示，混頻器 500包括轉(zhuǎn)移電導(dǎo)級(jí)(gm) 502、一對(duì)四線切換器(即第一四線切換器504和第二四線切換器 504’ )以及一對(duì)轉(zhuǎn)換阻抗式放大器(TZ)，即第一轉(zhuǎn)換阻抗式放大器506和第二轉(zhuǎn)換阻抗式 放大器506’。與圖2所示的混頻器200不同的是，轉(zhuǎn)移電導(dǎo)級(jí)502包括一對(duì)輸入節(jié)點(diǎn)(即 第一輸入節(jié)點(diǎn)IN和第二輸入節(jié)點(diǎn)IN’)以及一對(duì)輸出節(jié)點(diǎn)(即第一輸出節(jié)點(diǎn)OUT和第二輸 出節(jié)點(diǎn)OUT’)。轉(zhuǎn)移電導(dǎo)級(jí)502通過第一輸入節(jié)點(diǎn)IN和第二輸入節(jié)點(diǎn)IN’分別接收第一 輸入信號(hào)Sl和第二輸入信號(hào)Si，，并通過第一輸出節(jié)點(diǎn)OUT和第二輸出節(jié)點(diǎn)OUT’分別輸出 第一輸出信號(hào)S2和第二輸出信號(hào)S2’。第一四線切換器504耦接第一輸出節(jié)點(diǎn)OUT和第 二輸出節(jié)點(diǎn)0UT’，并根據(jù)第一輸出信號(hào)S2和第二輸出信號(hào)S2’產(chǎn)生第一平移電流S3。第 二四線切換器504’耦接第一輸出節(jié)點(diǎn)OUT和第二輸出節(jié)點(diǎn)OUT’，并根據(jù)第一輸出信號(hào)S2 和第二輸出信號(hào)S2’產(chǎn)生第二平移電流S3’。第一轉(zhuǎn)換阻抗式放大器506將第一平移電流 S3轉(zhuǎn)換為第一相應(yīng)電壓S4。第二轉(zhuǎn)換阻抗式放大器506’將第二平移電流S3’轉(zhuǎn)換為第二 相應(yīng)電壓S4’。第一電容器C耦接在第一輸出節(jié)點(diǎn)OUT和第一四線切換器504以及第一輸 出節(jié)點(diǎn)OUT和第二四線切換器504’之間，用以耦接第一輸出信號(hào)S2的AC成分至第一四線 切換器504和第二四線切換器504’，第二電容器C’耦接在第二輸出節(jié)點(diǎn)OUT’和第一四線 切換器504以及第二輸出節(jié)點(diǎn)OUT’和第二四線切換器504’之間，用以耦接第二輸出信號(hào) S2，的AC成分至第一四線切換器504和第二四線切換器504，。圖6為根據(jù)本發(fā)明一實(shí)施例的的混頻器500的電路示意圖。如圖6所示，使用相 同的數(shù)字指定圖5的相同或均等的元件。轉(zhuǎn)移電導(dǎo)級(jí)502包括第一子轉(zhuǎn)移電導(dǎo)級(jí)5021和 第二子轉(zhuǎn)移電導(dǎo)級(jí)5023，其中，第一子轉(zhuǎn)移電導(dǎo)級(jí)5021用以通過第一輸入節(jié)點(diǎn)IN接收第一 輸入信號(hào)Si，以及通過第一輸出節(jié)點(diǎn)OUT輸出第一輸出信號(hào)S2，第二子轉(zhuǎn)移電導(dǎo)級(jí)5023用 以通過第二輸入節(jié)點(diǎn)IN’接收第二輸入信號(hào)Si’，以及通過第二輸出節(jié)點(diǎn)OUT’輸出第二輸 出信號(hào)S2’。第一子轉(zhuǎn)移電導(dǎo)級(jí)5021和第二子轉(zhuǎn)移電導(dǎo)級(jí)5023可等同于圖3A或圖3B所 示的子轉(zhuǎn)移電導(dǎo)級(jí)，因此為簡潔不再贅述。然而，需注意的是，有多種實(shí)施子轉(zhuǎn)移電導(dǎo)級(jí)的 變形，本發(fā)明并不僅限于所揭露的實(shí)施例。例如，第一子轉(zhuǎn)移電導(dǎo)級(jí)5021和第二子轉(zhuǎn)移電 導(dǎo)級(jí)5023可具有不同的電路結(jié)構(gòu)。第一四線切換器504和第二四線切換器504’可耦接第 一輸出節(jié)點(diǎn)OUT和第二輸出節(jié)點(diǎn)OUT’。因?yàn)榈谝凰木€切換器504和第二四線切換器504’的功能與工作原理已被任何所屬技術(shù)領(lǐng)域的技術(shù)人員所熟知，因此不再贅述。此外，第一輸 入信號(hào)Si和第二輸入信號(hào)Si，可為差分信號(hào)。相應(yīng)地，由于具有圖3A和圖3B所示的電路結(jié)構(gòu)，由偏壓電路31提供的偏壓追蹤 工藝轉(zhuǎn)角的改變，第一晶體管Ml的DC偏壓也將追蹤第二晶體管M2的DC偏壓，且分別工作 在飽和區(qū)和次臨界區(qū)的第一晶體管Ml和第二晶體管M2將獲得具有互調(diào)消除的輸出電流， 因而減少由工藝變化帶來的干擾，從而改善電路線性度。上述的實(shí)施例僅用來列舉本發(fā)明的實(shí)施方式，以及闡釋本發(fā)明的技術(shù)特征，并非 用來限制本發(fā)明的范疇。任何所屬技術(shù)領(lǐng)域的技術(shù)人員依據(jù)本發(fā)明的精神而輕易完成的改 變或均等性安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利范圍應(yīng)以權(quán)利要求為準(zhǔn)。
權(quán)利要求
一種混頻器，該混頻器包括四線切換器，耦接至輸出節(jié)點(diǎn)，該四線切換器用以根據(jù)輸出信號(hào)產(chǎn)生平移電流；以及轉(zhuǎn)移電導(dǎo)級(jí)，用以通過輸入節(jié)點(diǎn)接收輸入信號(hào)，以及通過該輸出節(jié)點(diǎn)輸出該輸出信號(hào)，其中，該轉(zhuǎn)移電導(dǎo)級(jí)包括第一晶體管，耦接該輸出節(jié)點(diǎn)和第一電源節(jié)點(diǎn)之間，該第一晶體管具有耦接至該輸入節(jié)點(diǎn)的第一柵極，且該第一晶體管工作在飽和區(qū)；第二晶體管，耦接該第一電源節(jié)點(diǎn)，該第二晶體管具有耦接至該輸入節(jié)點(diǎn)的第二柵極，且該第二晶體管工作在次臨界區(qū)；第一偏壓電路，用以提供第一偏壓；以及第三晶體管，耦接該輸出節(jié)點(diǎn)和該第二晶體管之間，該第三晶體管具有耦接至該第一偏壓的第三柵極。
2.如權(quán)利要求1所述的混頻器，其特征在于，該轉(zhuǎn)移電導(dǎo)級(jí)進(jìn)一步包括第四晶體管，耦接該輸出節(jié)點(diǎn)和第二電源節(jié)點(diǎn)之間，該第四晶體管具有耦接至該輸入 節(jié)點(diǎn)的第四柵極，且該第四晶體管工作在該飽和區(qū)；第五晶體管，耦接該第二電源節(jié)點(diǎn)，該第五晶體管具有耦接至該輸入節(jié)點(diǎn)的第五柵極， 且該第五晶體管工作在該次臨界區(qū)；第二偏壓電路，用以提供第二偏壓；以及第六晶體管，耦接該輸出節(jié)點(diǎn)和該第五晶體管之間，該第六晶體管具有耦接至該第二 偏壓的第六柵極。
3.如權(quán)利要求2所述的混頻器，其特征在于，該第一晶體管、該第二晶體管、該第三晶 體管、該第四晶體管、該第五晶體管和該第六晶體管為MOS晶體管。
4.如權(quán)利要求1所述的混頻器，其特征在于，該第一晶體管、該第二晶體管和該第三晶 體管為NMOS晶體管，且該第一電源節(jié)點(diǎn)為接地節(jié)點(diǎn)。
5.如權(quán)利要求2所述的混頻器，其特征在于，該第四晶體管、該第五晶體管和該第六晶 體管為PMOS晶體管，且該第二電源節(jié)點(diǎn)為第一正電壓節(jié)點(diǎn)。
6.如權(quán)利要求1所述的混頻器，其特征在于，該混頻器進(jìn)一步包括電容器，該電容器耦 接在該輸出節(jié)點(diǎn)和該四線切換器之間。
7.如權(quán)利要求2所述的混頻器，其特征在于，該混頻器進(jìn)一步包括反饋電阻器，該反饋 電阻器耦接在該輸出節(jié)點(diǎn)和該輸入節(jié)點(diǎn)之間。
8.如權(quán)利要求1所述的混頻器，其特征在于，該第一偏壓電路包括 第一電流源，耦接第二正電壓節(jié)點(diǎn)；第一電阻器，耦接接地節(jié)點(diǎn)；以及第七晶體管，耦接在該第一電流源和該第一電阻器之間，且該第七晶體管具有第七柵 極，該第七柵極耦接該第七晶體管的第七源極，其中該第一電流源和該第七晶體管之間的第一連接點(diǎn)輸出該第一偏壓。
9.如權(quán)利要求2所述的混頻器，其特征在于，該第二偏壓電路包括第八晶體管，耦接該第二正電壓節(jié)點(diǎn)，且該第八晶體管具有第八柵極，該第八柵極耦接 該第八晶體管的第八漏極；第二電流源，耦接接地節(jié)點(diǎn)；第二電阻器，耦接在該第八晶體管和該第二電流源之間， 其中該第二電流源和該第二電阻器之間的第二連接點(diǎn)輸出該第二偏壓。
10.一種混頻器，該混頻器包括第一四線切換器，耦接第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)，該第一四線切換器用以根據(jù)第 一輸出信號(hào)和第二輸出信號(hào)產(chǎn)生第一平移電流；第二四線切換器，耦接該第一輸出節(jié)點(diǎn)和該第二輸出節(jié)點(diǎn)，該第二四線切換器用以根 據(jù)該第一輸出信號(hào)和該第二輸出信號(hào)產(chǎn)生第二平移電流；第一轉(zhuǎn)換阻抗式放大器，用以將該第一平移電流轉(zhuǎn)換為第一相應(yīng)電壓； 第二轉(zhuǎn)換阻抗式放大器，用以將該第二平移電流轉(zhuǎn)換為第二相應(yīng)電壓；以及 轉(zhuǎn)移電導(dǎo)級(jí)，包括第一子轉(zhuǎn)移電導(dǎo)級(jí)和第二子轉(zhuǎn)移電導(dǎo)級(jí)，其中該第一子轉(zhuǎn)移電導(dǎo)級(jí) 用以通過第一輸入節(jié)點(diǎn)接收第一輸入信號(hào)，并通過該第一輸出節(jié)點(diǎn)輸出該第一輸出信號(hào)， 該第二子轉(zhuǎn)移電導(dǎo)級(jí)用以通過第二輸入節(jié)點(diǎn)接收第二輸入信號(hào)，并通過該第二輸出節(jié)點(diǎn)輸 出該第二輸出信號(hào)，其中，該第一子轉(zhuǎn)移電導(dǎo)級(jí)與該第二子轉(zhuǎn)移電導(dǎo)級(jí)其中至少一者包括 第一晶體管，耦接該第一輸出節(jié)點(diǎn)和第一電源節(jié)點(diǎn)之間，該第一晶體管具有耦接至該 第一輸入節(jié)點(diǎn)的第一柵極，且該第一晶體管工作在飽和區(qū)；第二晶體管，耦接該第一電源節(jié)點(diǎn)，該第二晶體管具有耦接至該第一輸入節(jié)點(diǎn)的第二 柵極，且該第二晶體管工作在次臨界區(qū)； 第一偏壓電路，用以提供第一偏壓；以及第三晶體管，耦接該第一輸出節(jié)點(diǎn)和該第二晶體管之間，該第三晶體管具有耦接至該 第一偏壓的第三柵極。
11.如權(quán)利要求10所述的混頻器，其特征在于，該第一子轉(zhuǎn)移電導(dǎo)級(jí)與該第二子轉(zhuǎn)移 電導(dǎo)級(jí)其中至少一者進(jìn)一步包括第四晶體管，耦接該第一輸出節(jié)點(diǎn)和第二電源節(jié)點(diǎn)之間，該第四晶體管具有耦接至該 第一輸入節(jié)點(diǎn)的第四柵極，且該第四晶體管工作在該飽和區(qū)；第五晶體管，耦接該第二電源節(jié)點(diǎn)，該第五晶體管具有耦接至該第一輸入節(jié)點(diǎn)的第五 柵極，且該第五晶體管工作在該次臨界區(qū)； 第二偏壓電路，用以提供第二偏壓；以及第六晶體管，耦接該第一輸出節(jié)點(diǎn)和該第五晶體管之間，該第六晶體管具有耦接至該 第二偏壓的第六柵極。
12.如權(quán)利要求11所述的混頻器，其特征在于，該第一晶體管、該第二晶體管、該第三 晶體管、該第四晶體管、該第五晶體管和該第六晶體管為MOS晶體管。
13.如權(quán)利要求10所述的混頻器，其特征在于，該第一晶體管、該第二晶體管和該第三 晶體管為NMOS晶體管，且該第一電源節(jié)點(diǎn)為接地節(jié)點(diǎn)。
14.如權(quán)利要求11所述的混頻器，其特征在于，該第四晶體管、該第五晶體管和該第六 晶體管為PMOS晶體管，且該第二電源節(jié)點(diǎn)為第一正電壓節(jié)點(diǎn)。
15.如權(quán)利要求10所述的混頻器，其特征在于，該混頻器進(jìn)一步包括第一電容器，該第 一電容器耦接在該第一輸出節(jié)點(diǎn)和該第一四線切換器以及該第一輸出節(jié)點(diǎn)和該第二四線 切換器之間。
16.如權(quán)利要求10所述的混頻器，其特征在于，該混頻器進(jìn)一步包括第二電容器，該第 二電容器耦接在該第二輸出節(jié)點(diǎn)和該第一四線切換器以及該第二輸出節(jié)點(diǎn)和該第二四線 切換器之間。
17.如權(quán)利要求11所述的混頻器，其特征在于，該混頻器進(jìn)一步包括反饋電阻器，該反 饋電阻器耦接在該第一輸出節(jié)點(diǎn)和該第一輸入節(jié)點(diǎn)之間。
18.如權(quán)利要求10所述的混頻器，其特征在于，該第一偏壓電路包括第一電流源，耦接第二正電壓節(jié)點(diǎn)；第一電阻器，耦接接地節(jié)點(diǎn)；以及第七晶體管，耦接在該第一電流源和該第一電阻器之間，且該第七晶體管具有第七柵 極，該第七柵極耦接該第七晶體管的第七源極，其中該第一電流源和該第七晶體管之間的第一連接點(diǎn)輸出該第一偏壓。
19.如權(quán)利要求11所述的混頻器，其特征在于，該第二偏壓電路包括第八晶體管，耦接該第二正電壓節(jié)點(diǎn)，且該第八晶體管具有第八柵極，該第八柵極耦接 該第八晶體管的第八漏極；第二電流源，耦接接地節(jié)點(diǎn)；第二電阻器，耦接在該第八晶體管和該第二電流源之間，其中該第二電流源和該第二電阻器之間的第二連接點(diǎn)輸出該第二偏壓。
20.如權(quán)利要求10所述的混頻器，其特征在于，該第一輸入信號(hào)和該第二輸入信號(hào)為 差分信號(hào)。
全文摘要
本發(fā)明提供一種混頻器，包括四線切換器，耦接至輸出節(jié)點(diǎn)，根據(jù)輸出信號(hào)產(chǎn)生平移電流；以及轉(zhuǎn)移電導(dǎo)級(jí)，用以通過輸入節(jié)點(diǎn)接收輸入信號(hào)，以及通過輸出節(jié)點(diǎn)輸出輸出信號(hào)，其特征在于，轉(zhuǎn)移電導(dǎo)級(jí)包括第一晶體管，耦接輸出節(jié)點(diǎn)和第一電源節(jié)點(diǎn)之間，具有耦接至輸入節(jié)點(diǎn)的第一柵極，且工作在飽和區(qū)；第二晶體管，耦接第一電源節(jié)點(diǎn)，具有耦接至輸入節(jié)點(diǎn)的第二柵極，且工作在次臨界區(qū)；第一偏壓電路，用以提供第一偏壓；以及第三晶體管，耦接輸出節(jié)點(diǎn)和第二晶體管之間，具有耦接至第一偏壓的第三柵極。本發(fā)明所提供的混頻器的能追蹤工藝轉(zhuǎn)角的改變，因而減少由工藝變化帶來的干擾，從而改善混頻器電路的線性度。
文檔編號(hào)H03D7/14GK101902201SQ20091016319
公開日2010年12月1日 申請(qǐng)日期2009年8月19日 優(yōu)先權(quán)日2009年5月29日
發(fā)明者吳家欣 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司