專利名稱：直流隔離放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種直流隔離放大器，尤其涉及一種可應(yīng)用在各種模擬電路上，以提 供模擬信號放大與直流隔離的放大器。
背景技術(shù)：
一般信號放大器會放大任何包含交流成份(AC)與直流成份(DC)的輸入信號。 大多數(shù)的應(yīng)用上，信號放大器常被用來放大輸入信號中的交流成份，而不需要放大輸入 信號中的直流成份。因為，直流成份若一并放大，很容易使信號放大器的輸出達到飽合 (saturation)或離開信號放大器的線性區(qū)域。因此，信號放大器在設(shè)計上，先要將輸入信號 的直流成份加以濾除，而濾除直流成份最簡單的方式是在信號放大器的輸入級耦接一交連 電容，以隔離輸入信號的直流成份進入信號放大器。前述中，交連電容的選定與工作的頻率有關(guān)，當工作頻率較低時就必須有較大的 交連電容，其電容值常高至1毫微法拉(μ f)。在目前的集成電路技術(shù)中，要達成高至1毫 微法拉(Pf)電容值的交連電容，耗費面積與成本甚大，幾乎不可能。在此情況下，交連電 容不適合被設(shè)計于集成電路上。參考圖1，圖1為傳統(tǒng)直流隔離放大器的電路示意圖。如圖1所示，信號放大器12 的輸入端連接一交連電容10，用以消除輸入信號Sl的直流成份。輸入信號Sl的直流成份 其頻率(f)是零，因此，根據(jù)公式(1)，交連電容10的容抗Xc在直流響應(yīng)下，頻率為0，其值 會接近無限大⑴，此時，交連電容10可以視為開路狀態(tài)，進而隔離輸入信號Sl的直流成份。Xc = 1 ~ …⑴
2 π JC在公式⑴中，符號c代表交連電容10的電容值。另外，輸入信號Sl的交流成份將不被隔離，而從信號放大器12的輸入端進入信號 放大器12，信號放大器12再將交流成份放大成一輸出信號S2從輸出端輸出。目前，模擬信號放大器已經(jīng)廣泛被使用于各種電子產(chǎn)品上，因此，對于直流成份的 消除是個必需處理的課題。雖然，利用交連電容10來達成直流成份隔離的方法最為簡單， 然而，交連電容10的電容值大小與低頻響應(yīng)的優(yōu)劣成正比。當要求較佳的低頻響應(yīng)時就需 要較大的交連電容10，例如，音頻的響應(yīng)(頻率介于20ΗΖ-20ΚΗΖ)。但是，較大的交連電容 10會占據(jù)許多產(chǎn)品設(shè)計上的空間，而不符合輕、薄、短、小的應(yīng)用。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種直流隔離放大器，其可應(yīng)用在各種模擬電路上，并可以 維持良好的低頻響應(yīng)，同時，不需大容量的電容，線路簡單，且放大增益可由內(nèi)部電容比值 決定，非常適合實現(xiàn)于集成電路上。本發(fā)明實施例的直流隔離放大器包括有一第一電容、一第一電阻、一第二電容、一 參考電壓源、一第一運算放大電路及一第二運算放大電路，其中，第一電阻并聯(lián)連接于第一電容。第二電容的第四端連接于第一電容的第二端。第一運算放大電路的第一輸入端連接 于第二電容的第三端，第一運算放大電路的第二輸入端接收一輸入信號，第一運算放大電 路的第一輸出端連接于第一電容的第一端，并且輸出一輸出信號。第二運算放大電路的第 三輸入端連接于參考電壓源，第二運算放大電路的第四輸入端連接于第一電容的第二端， 第二運算放大電路的第二輸出端連接于第一運算放大電路的第一輸入端。綜上所述，本發(fā)明實施例的直流隔離放大器具有帶通濾波器(Band-PassFilter) 的效果，可以隔離輸入信號的直流成份，并且維持良好的低通響應(yīng)。同時，直流隔離放大器 的放大增益可由內(nèi)部第一電容與第二電容的比值決定，并且，第一電容與第二電容皆為皮 法拉(Pf)等級的電容，非常適合實現(xiàn)于集成電路上。以上的概述與接下來的詳細說明皆為示范性質(zhì)，是為了進一步說明本發(fā)明的權(quán)利 要求的保護范圍。而有關(guān)本發(fā)明的其他目的與優(yōu)點，將在后續(xù)的說明與附圖加以闡述。


圖1為傳統(tǒng)直流隔離放大器的電路示意圖2為本發(fā)明的電路示意圖3為本發(fā)明實施例的直流隔離放大器的頻率響應(yīng)波形示意圖
圖4為本發(fā)明第一實施例的高阻抗電阻示意圖5為本發(fā)明第二實施例的高阻抗電阻示意圖6為本發(fā)明第三實施例的高阻抗電阻示意圖；及
圖7為本發(fā)明第四實施例的高阻抗電阻示意圖。
上述附圖中的附圖標記說明如下
12信號放大器
10交連電容
Sl輸入信號
S2輸出信號
2直流隔離放大器
20第一電容
21、21a、21b、21c 第一電阻
22第二電容
24參考電壓源
25第一運算放大電路
26第二運算放大電路
VIN輸入端
VOUT輸出端
Si輸入信號
So輸出信號
VREF參考電壓
250第一輸出端
251第一輸入端
4
252第二輸入端260第二輸出端261第三輸入端262第四輸入端G放大增益3頻率響應(yīng)曲線Fl低頻極點F2高頻極點Ra 第一端Rb 第二端211 第一 PMOS 晶體管212 第二 PMOS 晶體管213第三PMOS晶體管214第四PMOS晶體管215第五PMOS晶體管VDD固定偏壓216電流源Dl 第一二極管D2 第二二極管Tl 第一端T2 第二端T3第三端T4第四端
具體實施例方式請參考圖2。圖2為本發(fā)明的電路示意圖。本發(fā)明實施例的直流隔離放大器2包 括有一第一電容20、一第一電阻21、一第二電容22、一參考電壓源24、一第一運算放大電路 25及一第二運算放大電路26。直流隔離放大器2具有一輸入端VIN與一輸出端V0UT，直流 隔離放大器2的輸入端VIN接收一輸入信號Si，并且放大輸入信號Si與隔離輸入信號Si 中的直流成份，進而從輸出端VOUT輸出一輸出信號So。再參考圖2。輸入信號Si與輸出信號So都為一音頻信號，其頻率范圍介于20hz至 20Khz。同時，輸出信號So的直流電平會鎖定在參考電壓源24所產(chǎn)生的一參考電壓VREF。再參考圖2。第一電阻21并聯(lián)連接于第一電容20。第一電容20的第一端Tl連 接于第一運算放大電路25的第一輸出端250，第一運算放大電路25的輸出端250作為直流 隔離放大器2的輸出端V0UT。另外，第一電容20的第二端T2同時連接于第二電容22的第 四端T4與第二運算放大電路26的第四輸入端262。而第二電容22的第三端T3則連接于 第一運算放大電路25的第一輸入端251與第二運算放大電路26的第二輸出端260。第一 運算放大電路25的第二輸入端252作為直流隔離放大器2的輸入端VIN，用以接收該輸入 信號Si。同時，第二運算放大電路26的第三輸入端261連接于參考電壓源24。
再參考圖2。本發(fā)明實施例的直流隔離放大器2通過第一運算放大電路25與第 二運算放大電路26之間回饋的交互作用而形成一帶通濾波器(Band-Pass Filter)，其頻 率響應(yīng)如圖3所示。第三圖為本發(fā)明實施例的直流隔離放大器的頻率響應(yīng)波形示意圖。其 中，縱軸為放大器的放大增益G，以dB作單位，橫軸為工作頻率F，以Hz作單位。配合圖2，再參考圖3。根據(jù)本發(fā)明實施例的直流隔離放大器2的頻率響應(yīng)曲線3， 其中，低頻極點Fl由第一電阻21與第一電容20的數(shù)值決定，根據(jù)公式(2)可以得知低頻 極點Fl與第一電阻21、第一電容20之間的關(guān)系。Fl =---…(2)
2zxR\xCl在公式(2)中，符號Rl代表第一電阻21的數(shù)值，Cl代表第一電容20的數(shù)值。配合圖2，再參考圖3。根據(jù)本發(fā)明實施例的直流隔離放大器2的頻率響應(yīng)曲線3， 其中高頻極點F2則由第一運算放大器25與第二運算放大器26的最小頻寬(BW)決定，也就 是說，具有最小頻寬(BW)的運算放大器，其頻寬(BW)決定高頻極點F2的值。另外，本發(fā)明 實施例的直流隔離放大器2的放大增益G約略決定于第一電容20與第二電容22的比值。配合圖2，再參考圖3。本發(fā)明實施例的直流隔離放大器2在應(yīng)用上需要有較佳的 低頻響應(yīng)，因此，本發(fā)明實施例的直流隔離放大器2在設(shè)計上，其低頻極點Fl越小越好。另 外，在集成電路的實現(xiàn)上第一電容20與第二電容22的數(shù)值都不能太大，需為皮法拉(pf) 等級的電容，因此，如果要有較佳的低頻響應(yīng)，則第一電阻21需要有比較大的數(shù)值。參照圖4、圖5及圖6所示。為了在集成電路上實現(xiàn)高阻抗的電阻，本發(fā)明的第一 電阻21可以由多個PMOS晶體管連接組成以形成高阻抗電阻，或是由多個PMOS晶體管與一 偏壓源連接組成以形成高阻抗電阻，或是由多個二極管連接組成以形成高阻抗電阻。參照圖4所示。本發(fā)明第一電阻21a具有第一端Ra與第二端Rb，其由第一 PMOS 晶體管211、第二 PMOS晶體管212、第三PMOS晶體管213及第四PMOS晶體管214等四個 PMOS晶體管連接組成。其中，第一 PMOS晶體管211的閘極與源極共同連接于第二 PMOS晶 體管212的漏極，并且，第一 PMOS晶體管211的漏極作為第一電阻21a的第一端Ra。同時， 第二 PMOS晶體管212的閘極與源極共同連接，以作為第一電阻21a的第二端Rb。另外，第 三PMOS晶體管213的閘極與源極共同連接于第一 PMOS晶體管211的漏極，作為第一電阻 21a的第一端Ra。同時，第四PMOS晶體管214的閘極與源極共同連接于第三PMOS晶體管 213的漏極。并且，第四PMOS晶體管214的漏極連接于第二 PMOS晶體管212的閘極與源 極，以作為第一電阻21a的第二端Rb。再參照圖4所示，第一 PMOS晶體管211、第二 PMOS晶體管212、第三PMOS晶體管 213及第四PMOS晶體管214所組成的結(jié)構(gòu)中，其第一端Ra與第二 Rb就是高阻抗電阻的兩 個端點。參照圖5所示。本發(fā)明第一電阻21b具有第一端Ra與第二端Rb，其由第一 PMOS 晶體管211、第二 PMOS晶體管212、第三PMOS晶體管213、第四PMOS晶體管214、第五PMOS 晶體管215、一固定偏壓VDD及一電流源216連接組成。其中，第一 PMOS晶體管211的漏極 連接于第三PMOS晶體管213的源極，以作為第一電阻21b的第一端Ra。第一 PMOS晶體管 211的源極連接于第二 PMOS晶體管212的漏極。第二 PMOS晶體管212的源極連接于第四 PMOS晶體管214的漏極，以作為第一電阻21b的第二端Rb。第三PMOS晶體管213的漏極
6連接于第四PMOS晶體管214的源極。同時，第一 PMOS晶體管211、第二 PMOS晶體管212、 第三PMOS晶體管213及第四PMOS晶體管214的閘極共同連接于第五PMOS晶體管215的 閘極與源極。另外，第五PMOS晶體管215的漏極連接于一固定偏壓VDD，并且，第五PMOS晶 體管215的閘極與源極連接一電流源216。再參照圖5所示。第一 PMOS晶體管211、第二 PMOS晶體管212及第三PMOS晶體 管213、第四PMOS晶體管214中，每一個PMOS晶體管的閘極同時連接至一組偏壓電路。偏 壓電路是由電流源216、第五PMOS晶體管215及固定偏壓VDD所構(gòu)成。電流源216通常會 設(shè)計在極小的電流，如此才能做到大阻抗的要求。如此，第一端Ra與第二端Rb就是高阻抗 電阻的兩個端點。參照圖6所示。本發(fā)明第一電阻21c具有第一端Ra與第二端Rb，其由一第一二極 管Dl與一第二二極管D2連接組成。其中，第一二極管Dl的陽極端連接于第二二極管的陰 極端，以作為第一電阻21c的第一端Ra。同時，第一二極管Dl的陰極端連接于第二二極管 的陽極端，以作為第一電阻21c的第二端Rb。如此，第一端Ra與第二端Rb就是高阻抗電阻 的兩個端點。另外，利用第一二極管Dl與第二二極管D2實現(xiàn)高阻抗電阻的實施例中，不限定使 用兩個二極管，也可以使用多個二極管串接在一起，而分別形成第一二極管Dl與第二二極 管D2，如圖7所示。綜上所述，本發(fā)明實施例的直流隔離放大器2中，輸入信號Si接至第一運算放大 器25的第二輸入端252(反向輸入端)，第一運算放大器25的輸出端205分別連接至第一 電阻21與第一電容20。第一電阻21與第一電容20并聯(lián)的另一端點接至第二運算放大器 26的第四輸入端262 (反向輸入端)。第二運算放大器26的第三輸入端261 (非反向輸入 端)連接至參考電壓源24，第二運算放大器26的輸出端260則連接至第一運算放大器25 的第一輸入端251 (非反向輸入端)。第二電容22同時跨接至第二運算放大器26的第三 輸出端260與第四輸入端262 (反向輸入端)。如此，整個直流隔離放大器2的輸出端VOUT 即為第一運算放大器25的第一輸出端250。如此，本發(fā)明實施例的直流隔離放大器2可以直接接收輸入信號Si進入第一運算 放大器25的第二輸入端252 (反向輸入端)而不需要經(jīng)過交連電容，因此，非常適合實現(xiàn)于 集成電路上。另外，本發(fā)明實施例的直流隔離放大器2同時提供輸入信號Si —個近似無限 大的輸入阻抗，因此，不會造成負載效應(yīng)。以上所述，僅為本發(fā)明具體實施例，本發(fā)明的特征并不局限于此，任何本領(lǐng)域的普 通技術(shù)人員在本發(fā)明的領(lǐng)域內(nèi)，可輕易思及之變化或修飾，皆可涵蓋在以下本發(fā)明的專利 要求的保護范圍。
權(quán)利要求
一種直流隔離放大器，其特征在于，包括一第一電容，具有一第一端與一第二端；一第一電阻，并聯(lián)連接于該第一電容；一第二電容，具有一第三端與一第四端，其中，該第二電容的該第四端連接于該第一電容的該第二端；一第一運算放大電路，具有一第一輸入端、一第二輸入端及一第一輸出端，其中，該第一輸入端連接于該第二電容的第三端，該第二輸入端接收一輸入信號，該第一輸出端連接于該第一電容的第一端，并且輸出一輸出信號；及一第二運算放大電路，具有一第三輸入端、一第四輸入端及一第二輸出端，其中，該第三輸入端連接一參考電壓源，該第四輸入端連接于該第一電容的該第二端，該第二輸出端連接于該第一運算放大電路的第一輸入端。
2.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該輸入信號為一音頻信號。
3.如權(quán)利要求2所述的直流隔離放大器，其特征在于，該音頻信號的頻率范圍介于 20hz 至 20Khz。
4.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該輸出信號為一音頻信號。
5.如權(quán)利要求4所述的直流隔離放大器，其特征在于，該音頻信號的頻率范圍介于 20hz 至 20Khz。
6.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該參考電壓源為該輸出信號的 直流電平。
7.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該第一電容與該第二電容的比 值為該直流隔離放大器的一放大增益。
8.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該第一電容與該第一電阻的數(shù) 值決定該直流隔離放大器的一低頻極點。
9.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該第一運算放大電路與該第二 運算放大電路決定該直流隔離放大器的一高頻極點。
10.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該第一電容與該第二電容為皮 法拉等級的電容。
11.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該第一電阻由多個PMOS晶體管 連接組成，以形成高阻抗電阻。
12.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該第一電阻由多個PMOS晶體管 與一偏壓源連接組成，以形成高阻抗電阻。
13.如權(quán)利要求1所述的直流隔離放大器，其特征在于，該第一電阻由多個二極管連接 組成，以形成高阻抗電阻。
全文摘要
一種直流隔離放大器，包括有一第一電容、一第一電阻、一第二電容、一參考電壓源、一第一運算放大電路及一第二運算放大電路，其中，第一電阻并聯(lián)連接第一電容。第二電容的一端連接第一電容的第二端。第一運算放大電路的第一輸入端連接第二電容的另一端，第二輸入端接收一輸入信號，第一輸出端連接第一電容的第一端并且輸出一輸出信號。第二運算放大電路的一輸入端連接參考電壓源，另一輸入端連接第一電容的第二端，第二輸出端連接于第一運算放大電路的第一輸入端。本發(fā)明的直流隔離放大器可應(yīng)用在各種模擬電路上，并可以維持良好的低頻響應(yīng)，同時，不需大容量的電容，線路簡單，且放大增益可由內(nèi)部電容比值決定，非常適合實現(xiàn)于集成電路上。
文檔編號H03H11/04GK101931376SQ20091015033
公開日2010年12月29日 申請日期2009年6月23日 優(yōu)先權(quán)日2009年6月23日
發(fā)明者蘇純賢, 謝文龍, 黃至瑛 申請人:驊訊電子企業(yè)股份有限公司