專利名稱：：一種負(fù)電壓電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路設(shè)計(jì)，特別是一種用于根據(jù)輸入信號(hào)的變換而使輸出電壓在正電壓和負(fù)電壓之間切換的負(fù)電壓電平轉(zhuǎn)換電路。
背景技術(shù)：
：集成電路在運(yùn)行過(guò)程中，為適應(yīng)各種操作，往往會(huì)需要不同的電壓。而電路的輸入電壓通常為單一的或有限的，因此，電路設(shè)計(jì)中需要能夠把輸入電壓轉(zhuǎn)換為不同操作所需要的正高壓或者負(fù)高壓的電路。以快閃存儲(chǔ)器(FlashMemory)為例，典型的NOR型Flash存儲(chǔ)芯片的存儲(chǔ)結(jié)構(gòu)中，每一存儲(chǔ)單元包括一個(gè)M0SFET，其柵極連接到相應(yīng)的字線WL，漏極連接相應(yīng)的位線BL，而所有存儲(chǔ)單元的源極均連接到相同的源線VS上。而對(duì)存儲(chǔ)單元進(jìn)行讀取、寫(xiě)入和擦除操作時(shí)，字線、位線和源線所需的相對(duì)電壓的典型值如表一所示表一NORFlash的典型操作電壓<table>tableseeoriginaldocumentpage3</column></row><table>根據(jù)現(xiàn)有技術(shù)，F(xiàn)lash或EEPROM等存儲(chǔ)芯片的集成電路一般是使用CMOS工藝制造，并且隨著工藝水平的提高，器件集成度不斷提高，為了降低功耗和縮小芯片尺寸，人們希望降低單個(gè)器件的尺寸和工作電壓，隨著尺寸的縮小，MOS器件的擊穿電壓也在逐漸降低。以0.18μm工藝為例，高壓管的擊穿電壓約為10.5V而低壓管僅為7.5V。而在Flash或EEPROM等存儲(chǔ)芯片的電路中，通常需要-6-IOV的負(fù)電壓，因此，在極低負(fù)電壓(如-10V)和正電壓Vdd之間進(jìn)行切換，以及在切換過(guò)程中防止器件被擊穿是集成電路設(shè)計(jì)中必須解決的問(wèn)題。而良好的設(shè)計(jì)除能實(shí)現(xiàn)電路基本功能外，還應(yīng)滿足面積小、工作穩(wěn)定、轉(zhuǎn)換速度快和功耗低等指標(biāo)。圖1是現(xiàn)有技術(shù)中的典型負(fù)電壓電平切換電路。Vin是在0和Vpp之間切換的輸入信號(hào)；Vpp是正電壓，它可以是Vdd，也可以是由電源系統(tǒng)產(chǎn)生的其他正壓電平；Vneg是負(fù)電壓；Vout是在Vneg和Vpp之間切換的輸出信號(hào)。該電路由兩個(gè)P溝道M0SFET(晶體管P10UP102)和兩個(gè)N溝道MOSFET(晶體管m03，N104)構(gòu)成，為了敘述方便，以下將P溝道MOSFET和N溝道MOSFET簡(jiǎn)稱為P管和N管。圖1中Vdd為正電壓，Vneg為負(fù)電壓，輸入信號(hào)Vin為在Ov到Vdd之間切換的電平信號(hào)，該電路通過(guò)輸入信號(hào)Vin以及Vin通過(guò)反相器Inv后得到的反向信號(hào)Vin_b分別控制P管PlOl和P102的導(dǎo)通和關(guān)斷，并作用于兩個(gè)構(gòu)成正反饋對(duì)的N管(N103、N104)，從而控制輸出電壓Vout。參照?qǐng)D1，當(dāng)輸入信號(hào)Vin電壓為Vdd時(shí)，反向信號(hào)Vin_b電壓為0v，此時(shí)，晶體管PlOl關(guān)斷，而晶體管P102導(dǎo)通，輸出電壓Vout被上拉到Vdd，由于輸出電壓Vout連接到晶體管mo3的柵極，因此，晶體管mo3被導(dǎo)通，繼而將晶體管mo4的柵極電壓下拉為負(fù)電壓Vneg,使晶體管m04關(guān)斷，從而使輸出電壓Vout維持在Vdd；而當(dāng)輸入信號(hào)Vin為Ov時(shí)，反向信號(hào)Vin_b電壓為Vdd，此時(shí)，晶體管P102關(guān)斷，而晶體管PlOl導(dǎo)通，繼而將晶體管W04的柵極電壓上拉到Vdd，使晶體管m04導(dǎo)通，從而將輸出電壓Vout下拉為負(fù)電壓Vneg，由于輸出電壓Vout連接到晶體管m03的柵極，因此，晶體管m03被關(guān)斷。這樣，圖ι的電路基本實(shí)現(xiàn)了電壓轉(zhuǎn)換和轉(zhuǎn)換后電路無(wú)電流通路。但是如圖1所示的電路卻存在如下缺點(diǎn)第一，電路元件(即各個(gè)晶體管)各極間需承受的最大壓差為Vdd-Vneg，導(dǎo)致器件易被擊穿，從而限制了電路的工作范圍。以輸入信號(hào)Vin為Ov時(shí)，反向信號(hào)Vin_b電壓為Vdd為例，此時(shí)，晶體管P102的Vds和Vgd均為Vdd-Vneg，晶體管附03的Vds也為Vdd-Vneg。即器件所需承受的最大極間電壓為Vdd-Vneg，它們都極易被擊穿。例如若器件的擊穿電壓為10.5v,Vdd=3v,則當(dāng)Vneg=-7.5v時(shí)，就會(huì)發(fā)生擊穿現(xiàn)象。而當(dāng)輸入信號(hào)Vin電壓為Vdd時(shí)，反向信號(hào)Vin_b電壓為Ov時(shí)，與此類似，晶體管PlOl的Vds和Vgd均為Vdd-Vneg，晶體管m04的Vds也為Vdd-Vneg。因此，整個(gè)電路的工作范圍中，最低反向電壓的絕對(duì)值為器件擊穿電壓Vbreak減去Vdd。從以上分析可見(jiàn)，一種增大電路工作范圍的途徑是通過(guò)降壓電路產(chǎn)生一個(gè)較低的電壓Vpp(例如1.8v)。但是，首先，這樣需要增加一個(gè)精準(zhǔn)的降壓電路；其次，隨著Vpp降低，PMOS管的導(dǎo)通能力變?nèi)?，需要更大尺寸的PMOS管以保證電路能正常切換；事實(shí)上，為保證電路正常工作，Vpp的可降低幅度十分有限。第二，電路工作不穩(wěn)定，電路的切換速度受到Vdd影響，在電路運(yùn)行中，如果Vneg降低，或者Vdd降低，均會(huì)導(dǎo)致切換速度下降，且若二者降低到超過(guò)一定程度以致于P管的飽和導(dǎo)通電流小于N管的飽和導(dǎo)通電流，即P管無(wú)法提供足夠的電流導(dǎo)通能力，電路將進(jìn)入亞穩(wěn)態(tài)，電壓無(wú)法進(jìn)行切換，并造成很大的直流功耗。
發(fā)明內(nèi)容本發(fā)明的目的即在于克服現(xiàn)有技術(shù)的負(fù)壓切換電路的上述缺陷，解決電路切換范圍窄，當(dāng)Vneg減小會(huì)容易產(chǎn)生擊穿以及切換受Vdd影響大的問(wèn)題。為此，本發(fā)明提供了一種負(fù)電壓電平轉(zhuǎn)換電路，其連接到正電壓Vdd和一負(fù)電壓Vneg,并根據(jù)輸入信號(hào)Vin切換輸出電壓Vout，其特征在于，所述負(fù)電壓電平轉(zhuǎn)換電路包括第一和第二反向晶體管對(duì)，每一反向晶體管對(duì)包括漏極相接、柵極互連的一PMOS和一NMOS晶體管，且該第一和第二反向晶體管對(duì)的PMOS的源極連接正電壓Vdd，NMOS的源極接地，第一反向晶體管對(duì)的柵極連接輸入信號(hào)Vin，漏極與第二反向晶體管對(duì)的柵極相連；第一和第二隔離晶體管對(duì)，每一隔離晶體管對(duì)包括漏極相接、柵極互連的一PMOS和一NMOS晶體管，其中各個(gè)晶體管的柵極接地，且第一隔離晶體管對(duì)的PMOS源極連接所述第一反向晶體管對(duì)的漏極端，第二隔離晶體管對(duì)的PMOS源極連接所述第二反向晶體管對(duì)的漏極端，其漏極作為輸出電壓Vout；第一和第二正反饋N管，其均為NMOS晶體管，第一正反饋N管的漏極和第二正反饋N管的柵極連接到所述第一隔離晶體管對(duì)的NMOS的源極，第二正反饋N管的漏極和第一正反饋N管的柵極連接到所述第二隔離晶體管對(duì)的NMOS的源極，該第一、第二正反饋N管的源極連接負(fù)電壓Vneg。較佳地，所述負(fù)壓切換電路還包括第一和第二泄放N管，其均為NMOS晶體管，且每一泄放N管的柵極和漏極對(duì)應(yīng)連接到一所述正反饋N管的漏極，所述第一和第二泄放N管的源極均接地。本發(fā)明的有益效果在于可以進(jìn)行電平轉(zhuǎn)換的負(fù)壓范圍非常廣，對(duì)不超過(guò)擊穿電壓的負(fù)壓都可以進(jìn)行電平轉(zhuǎn)換。例如，擊穿電壓是10.5V，則可以對(duì)不大于-10.5V的負(fù)壓進(jìn)行電平轉(zhuǎn)換。電路本身的結(jié)構(gòu)限制了每個(gè)器件的端口之間電壓，無(wú)需為了保護(hù)器件而用降壓電路另外產(chǎn)生一個(gè)低于Vdd的電壓。當(dāng)信號(hào)在負(fù)壓和VDD之間切換時(shí)，電路對(duì)Vdd的波動(dòng)不敏感，不會(huì)因?yàn)閂dd的波動(dòng)而產(chǎn)生器件擊穿。電路還可以直接在負(fù)壓和正高壓之間進(jìn)行電平轉(zhuǎn)換。例如，當(dāng)擊穿電壓為10.5V，N管閾值電壓Vtn為0.7V時(shí)，電路可以直接完成-10.5v到9.8V之間的電平轉(zhuǎn)換，而不會(huì)造成電路的可靠性問(wèn)題。圖1是現(xiàn)有技術(shù)負(fù)電壓電平轉(zhuǎn)換電路的電路圖；圖2是本發(fā)明的寬電壓范圍的負(fù)電壓電平轉(zhuǎn)換電路的電路圖。具體實(shí)施例方式本發(fā)明的寬電壓的負(fù)電壓切換電路的一優(yōu)選實(shí)施例如圖2所示。其包括四個(gè)P溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)P201、P202、P203和P204；八個(gè)N溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)N205到N212；為了敘述方便，以下將MOSFET簡(jiǎn)稱為晶體管，將P溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)簡(jiǎn)稱為P管，N溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)簡(jiǎn)稱為N管。請(qǐng)參閱圖2，其中Vdd為正電壓，Vneg為負(fù)電壓，Vin為輸入信號(hào)，負(fù)電壓電平切換電路的輸出信號(hào)為Vout。該電路實(shí)現(xiàn)的功能為當(dāng)輸入信號(hào)Vin在OV到Vdd之間切換時(shí)，輸出信號(hào)Vout在Vneg和Vdd之間切換。為了敘述方便，下面對(duì)“晶體管對(duì)”這一概念進(jìn)行定義，該定義將用于解釋本發(fā)明的說(shuō)明書(shū)和權(quán)利要求書(shū)中出現(xiàn)的“晶體管對(duì)”一詞。所謂“晶體管對(duì)”，包括一PMOS和一NMOS共兩個(gè)晶體管，且所述兩個(gè)晶體管的漏極相接，柵極互連，定義其中所述PMOS的源極S端為該晶體管對(duì)的第一端，所述匪OS的源極S端為該晶體管對(duì)的第二端，連接到所述兩個(gè)晶體管的柵極的端點(diǎn)稱為該晶體管對(duì)的第三端；連接到所述兩個(gè)晶體管的漏極的端點(diǎn)稱為該晶體管對(duì)的第四端。當(dāng)述及一晶體管對(duì)連接在某兩個(gè)節(jié)點(diǎn)之間時(shí)(例如節(jié)點(diǎn)X1、X2)，其含義為該晶體管對(duì)的第一端和第二端分別連接到所述節(jié)點(diǎn)Xl和X2。且，如無(wú)特別說(shuō)明，當(dāng)節(jié)點(diǎn)XI、X2的電位關(guān)系明確或本領(lǐng)域技術(shù)人員經(jīng)過(guò)簡(jiǎn)單的推斷可確知的情況下(例如，節(jié)點(diǎn)Xl的電壓Vl大于節(jié)點(diǎn)X2的電壓V2)，默認(rèn)的，晶體管對(duì)的第一端連接到其中電位較高的節(jié)點(diǎn)(如節(jié)點(diǎn)χι)，第二端連接到電位較低的節(jié)點(diǎn)(如節(jié)點(diǎn)X2)。在圖2所示的實(shí)施例中，本發(fā)明的負(fù)電壓電平轉(zhuǎn)換電路包括連接在正電壓輸入端Vdd和“地”之間的第一反向晶體管對(duì)(包括第一反向P管P201、第一反向N管N205)和第二反向晶體管對(duì)(包括第二反向P管P202、第二反向N管N206)，其中所述第一、第二反向晶體管對(duì)的第一端分別連接到正電壓輸入端Vdd，且該兩個(gè)反向晶體管對(duì)的第二端分別接地。且所述第一反向晶體管對(duì)的第三端連接輸入信號(hào)Vin，所述第一反向晶體管對(duì)的第四端與所述第二反向晶體管對(duì)的第三端連接，記之為節(jié)點(diǎn)A。第一支路，其連接在所述第一反向晶體管對(duì)的第四端和負(fù)電壓輸入端Vneg之間；第二支路，其連接在所述第二反向晶體管對(duì)的第四端和負(fù)電壓輸入端Vneg之間。該兩個(gè)支路對(duì)稱設(shè)置，其中每一支路分別包括一隔離晶體管對(duì)、一正反饋N管，較佳地，還包括一泄放N管。在所述第一支路中，第一隔離晶體管對(duì)(晶體管P203、N207)連接在所述第一反向晶體管對(duì)的第三端和第一正反饋N管N211的漏極之間，第一正反饋N管N211的源極接負(fù)電壓Vneg;第一泄放N管N209的漏極和柵極均連接到所述第一正反饋N管N211的漏極，源極接地。在所述第二支路中，第二隔離晶體管對(duì)(晶體管P204、N208)連接在所述第二反向晶體管對(duì)的第四端和第二正反饋N管N212的漏極之間，第二正反饋N管N212的源極接負(fù)電壓Vneg；第二泄放N管N210的漏極和柵極均連接到所述第二正反饋N管N212的漏極，源極接地。且所述第一和第二隔離晶體管對(duì)的第三端均接地，以所述第二隔離晶體管對(duì)的第四端作為輸出信號(hào)Vout。下面對(duì)圖2所示電路的工作過(guò)程進(jìn)行分析，以說(shuō)明其功能和效果。對(duì)每一晶體管，Vg表示其柵極電壓，Vb為基極電壓，Vs為源極電壓，Vd為漏極電壓，Vtn表示晶體管的閾值電壓。當(dāng)輸入信號(hào)Vin為Vdd時(shí)，第一支路為下拉支路，第二支路為上拉支路。對(duì)于第一反向晶體管對(duì)，晶體管P201截止，其Vg=Vs=Vb=Vdd,Vd=O5晶體管N205導(dǎo)通，其Vg=Vdd,Vs=Vb=Vd=O0故A點(diǎn)電壓為0V。對(duì)于第二反向晶體管對(duì)，晶體管P202導(dǎo)通，其Vd=Vs=Vb=Vdd,Vg=0；晶體管N206截止，Vd=Vdd,Vs=Vb=Vg=0。由于對(duì)于由晶體管P201、N205以及由晶體管P202、N206組成的晶體管對(duì)來(lái)說(shuō)，其第一端和第三端的電壓電平相反，因此，稱其為反向晶體管對(duì)。此時(shí)，第一隔離晶體管對(duì)中的晶體管P203的Vg=Vs=Vb=0，其截止；第二隔離晶體管對(duì)中的晶體管P204的Vgs=-Vdd，其導(dǎo)通，Vd=Vs=Vb=Vdd,Vg=0；從而將Vout上拉為Vdd，實(shí)現(xiàn)了正電壓輸出。晶體管N208的Vg=0，Vd=Vdd,Vs=Vb=-Vtn。繼而，使第一正反饋N管N211的Vg=-Vtn，其導(dǎo)通，Vd=Vb=Vs=Vneg；第一隔離晶體管對(duì)中的晶體管N207導(dǎo)通，Vb=Vs=Vd=Vneg5Vg=0；同時(shí)，由于第二正反饋N管N212的柵極與第一正反饋N管N211的漏極連接，第二正反饋N管N212的Vg=Vb=Vs=Vneg,其截止，Vd=-Vtn。對(duì)于由晶體管P203、N207以及由晶體管P204、N208組成的晶體管對(duì)，其第三端均接地，從而對(duì)正、負(fù)電壓進(jìn)行隔絕，使二者之間不能形成通路，因此，稱其為隔離晶體管對(duì)。對(duì)于第一泄放N管N209，其Vg=Vd=Vb=Vneg,Vs=0,截止；第二泄放N管N210的Vd=Vg=-Vtn,Vb=Vneg,Vs=0，亦截止。當(dāng)輸入信號(hào)Vin為Ov時(shí)，左右支路的情況與Vin為Vdd時(shí)相反，第一支路為上拉支路，第二支路為下拉支路。對(duì)于第一反向晶體管對(duì)，晶體管P201導(dǎo)通，其Vd=Vs=Vb=Vdd,Vg=0；晶體管N205截止，Vd=Vdd,Vs=Vb=Vg=0。對(duì)于第二反向晶體管對(duì)，晶體管P202截止，其Vg=Vs=Vb=Vdd,Vd=0；晶體管N206導(dǎo)通，其Vg=Vdd,Vs=Vb=Vd=0。故A點(diǎn)電壓為Vdd。此時(shí)，第一隔離晶體管對(duì)中的晶體管P203的Vgs=_Vdd，其導(dǎo)通，Vd=Vs=Vb=Vdd,Vg=0；晶體管N207的Vg=0，Vd=Vdd,Vs=Vb=-Vtn。第二隔離晶體管對(duì)中的晶體管P204的Vg=Vs=Vb=0，其截止。繼而，使第二正反饋N管N212的Vg=-Vtn，其導(dǎo)通，Vd=Vb=Vs=Vneg；第二隔離晶體管對(duì)中的晶體管N208導(dǎo)通，Vb=Vs=Vd=Vneg,Vg=0；從而將輸出信號(hào)Vout下拉為Vneg，實(shí)現(xiàn)負(fù)電壓的轉(zhuǎn)換輸出。同時(shí)，由于第一正反饋N管N211的柵極與第二正反饋N管N212的漏極連接，第一正反饋N管N211的Vg=Vb=Vs=Vneg，其截止，Vd=-Vtn。對(duì)于第二泄放N管N210，其Vg=Vd=Vb=Vneg,Vs=0，截止；第一泄放N管N209的Vd=Vg=-Vtn,Vb=Vneg,Vs=0，亦截止。事實(shí)上，第一、第二泄放N管并非實(shí)現(xiàn)本發(fā)明目的的必要特征，不含泄放N管的電路亦可工作。該兩個(gè)泄放N管的作用在于，當(dāng)由于某種原因負(fù)電壓Vneg上升時(shí)，為電路提供進(jìn)一步的保護(hù)。當(dāng)Vneg從負(fù)電壓升回至0時(shí)，由于電容耦合效應(yīng)，兩個(gè)正反饋N管的柵、漏電位也會(huì)上升，但是當(dāng)其升至大于Vtn時(shí)，兩邊的泄放管就會(huì)開(kāi)啟，對(duì)正反饋N管的柵、漏電位進(jìn)行鉗位，進(jìn)一步加強(qiáng)電路的可靠性。所述泄放N管的作用可用其它形式的泄放電路實(shí)現(xiàn)，所述泄放電路的功能在于分別并聯(lián)連接于兩個(gè)所述正反饋N管的漏極和地電位之間，當(dāng)正反饋N管的漏極電壓大于一定閾值時(shí)，所述泄放電路開(kāi)啟，以對(duì)所述正反饋N管的漏極電位進(jìn)行鉗位。而所述泄放電路的具體實(shí)施方式并不局限于本實(shí)施例，本領(lǐng)域技術(shù)人員當(dāng)可了解，其它本領(lǐng)域的慣用于實(shí)現(xiàn)所述功能的電路均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。例如，所述泄放電路也可用二極管實(shí)現(xiàn)，例如其包括第一和第二泄放二極管，所述第一和第二泄放二級(jí)管的正向輸入端分別連接所述第一和第二正反饋N管的漏極，二者的反向輸入端均連接地電位。并且，一般來(lái)說(shuō)N管閾值電壓Vtn為0.7V左右，而二極管的導(dǎo)通電壓亦為0.7V左右。從以上分析可見(jiàn)，正常工作狀態(tài)下，對(duì)于兩個(gè)反向晶體管對(duì)來(lái)說(shuō)，包含的4個(gè)晶體管需承受的最大極間電壓Vmax均為Vdd。各個(gè)隔離晶體管對(duì)中的晶體管和正反饋N管所需承受的最大極間電壓，對(duì)于P管為max{Vdd，IVnegI}，對(duì)于N管為max{Vdd+Vtn，|Vneg+Vtn|}。而泄放N管所需承受的最大極間電壓則為|Vneg|。因此，為滿足所有器件均不被擊穿，設(shè)器件擊穿電壓為Vbreak，則本發(fā)明的電路所能正常工作的電壓范圍為Vneg最小為-Vbreak；而Vdd最大為Vbreak-Vtn。所以，相同器件擊穿電壓情況下，本發(fā)明的電路可以進(jìn)行更寬范圍的電平轉(zhuǎn)換。并且由于通常情況下，Vdd遠(yuǎn)小于電路的擊穿電壓，因此當(dāng)輸入信號(hào)在負(fù)壓和Vdd之間切換時(shí)，電路對(duì)Vdd波動(dòng)并不敏感，不會(huì)因Vdd的波動(dòng)而導(dǎo)致?lián)舸?quán)利要求一種負(fù)電壓電平轉(zhuǎn)換電路，連接到正電壓Vdd和一負(fù)電壓Vneg，并根據(jù)輸入信號(hào)Vin切換輸出電壓Vout，其特征在于，所述負(fù)電壓電平轉(zhuǎn)換電路包括第一和第二反向晶體管對(duì)，每一反向晶體管對(duì)包括漏極相接、柵極互連的一PMOS和一NMOS晶體管，且該第一和第二反向晶體管對(duì)的PMOS的源極連接正電壓Vdd，NMOS的源極接地，第一反向晶體管對(duì)的柵極連接輸入信號(hào)Vin，漏極與第二反向晶體管對(duì)的柵極相連；第一和第二隔離晶體管對(duì)，每一隔離晶體管對(duì)包括漏極相接、柵極互連的一PMOS和一NMOS晶體管，其中各個(gè)晶體管的柵極接地，且第一隔離晶體管對(duì)的PMOS源極連接所述第一反向晶體管對(duì)的漏極端，第二隔離晶體管對(duì)的PMOS源極連接所述第二反向晶體管對(duì)的漏極端，其漏極作為輸出電壓Vout；第一和第二正反饋N管，其均為NMOS晶體管，第一正反饋N管的漏極和第二正反饋N管的柵極連接到所述第一隔離晶體管對(duì)的NMOS的源極，第二正反饋N管的漏極和第一正反饋N管的柵極連接到所述第二隔離晶體管對(duì)的NMOS的源極，該第一、第二正反饋N管的源極連接負(fù)電壓Vneg。2.根據(jù)權(quán)利要求1所述的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，所述電路還包括兩個(gè)泄放電路，所述泄放電路分別并聯(lián)連接于兩個(gè)所述正反饋N管的漏極和地電位之間，當(dāng)正反饋N管的漏極電壓大于一定閾值時(shí)，所述泄放電路開(kāi)啟，以對(duì)所述正反饋N管的漏極電位進(jìn)行鉗位。3.根據(jù)權(quán)利要求2所述的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，所述泄放電路包括第一和第二泄放N管，其均為NMOS晶體管，且每一泄放N管的柵極和漏極對(duì)應(yīng)連接到一所述正反饋N管的漏極，所述第一和第二泄放N管的源極均接地。4.根據(jù)權(quán)利要求2所述的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，所述泄放電路包括第一和第二泄放二極管，所述第一和第二泄放二級(jí)管的正向輸入端分別連接所述第一和第二正反饋N管的漏極，二者的反向輸入端均連接地電位。全文摘要負(fù)電壓電平轉(zhuǎn)換電路，包括第一和第二反向晶體管對(duì)，每一反向晶體管對(duì)包括漏極相接、柵極互連的一P管和一N管，P管的源極連接正電壓，N管的源極接地，第一反向晶體管對(duì)的柵極連接輸入信號(hào)，漏極與第二反向晶體管對(duì)的柵極相連；第一和第二隔離晶體管對(duì)，其柵極接地，且第一隔離晶體管對(duì)的P管源極連接第一反向晶體管對(duì)的漏極，第二隔離晶體管對(duì)的P管源極連接第二反向晶體管對(duì)的漏極，其漏極作為輸出電壓；第一和第二正反饋N管，第一正反饋N管的漏極和第二正反饋N管的柵極連接到第一隔離晶體管對(duì)的N管的源極，第二正反饋N管的漏極和第一正反饋N管的柵極連接到第二隔離晶體管對(duì)的N管的源極，該第一、第二正反饋N管的源極連接負(fù)電壓。文檔編號(hào)H03K19/0185GK101814912SQ20091007833公開(kāi)日2010年8月25日申請(qǐng)日期2009年2月25日優(yōu)先權(quán)日2009年2月25日發(fā)明者胡洪申請(qǐng)人:北京芯技佳易微電子科技有限公司