專利名稱：一種雙二進(jìn)制ctc譯碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動通信領(lǐng)域，具體涉及一種雙二進(jìn)制CTC (巻積Turbo 碼)的譯碼裝置。
背景技術(shù)：
法國的C.Berrou等人提出了 一種稱為Turbo碼的編碼方案，使人們朝著 編碼性能的極限邁進(jìn)了一大步。Turbo碼是一種級聯(lián)碼，由兩個巻積碼并行 級聯(lián)而成。每個子編碼器釆用了反饋型的巻積碼編碼器，子編碼器之間采用 了交織器來消除子碼間的相關(guān)性。同時，Turbo碼的譯碼部分采用了軟輸入 和軟輸出的譯碼算法和迭代譯碼的方法，使子譯碼器間可以相互傳遞信息， 保證編碼信息的充分利用。兩次編碼輸出序列越不相關(guān)，在譯碼端交換的信 息量就越大。
Turbo碼譯碼算法要求編碼器的終止?fàn)顟B(tài)已知，最簡單的方法是令所有 的分量碼的編碼器的終止?fàn)顟B(tài)為零。在以巻積碼為分量碼的情況下，同時使 得兩個分量碼編碼器歸零非常困難，通常采用額外的結(jié)尾比特使得第一個分 量碼歸零，而不考慮第二個分量碼的結(jié)束狀態(tài)，WCDMA采用了這種方式， cdma2000兩個分量都使用了結(jié)尾比特。序列較短時，這種處理方法降低了 編碼效率，對譯碼的性能也有一定的影響。為了解決這個問題，C.Berrou提 出了基于咬尾tailbiting巻積碼的Turbo碼，這種編碼方式解決了傳統(tǒng)Turbo 碼的兩個子編碼器的編碼狀態(tài)難以同時歸零問題，并在碼率較高、交織長度 較小時比傳統(tǒng)Turbo碼取得了更好的性能，而且很好的克服分量碼-巻積碼 的碼率損失問題。由于在實際通信系統(tǒng)中，數(shù)據(jù)幀長常常在100J00之間， 所以這種基于tailbiting巻積碼的Turbo碼將會有很好的應(yīng)用前景。
WiMAX系統(tǒng)的CTC碼是基于巻積碼面向分組的雙二進(jìn)制Turbo碼，適 合短分組數(shù)據(jù)的傳輸，具有優(yōu)于傳統(tǒng)二進(jìn)制turbo碼的性能，尤其在非常低
的比特誤碼率BER和高碼率的時候更加明顯。它的分量碼是雙二進(jìn)制循環(huán) 遞歸系統(tǒng)巻積碼double binary Circular Recursive Convolutional Code, 簡稱 DB-CRSC。 CTC碼與傳統(tǒng)的巻積碼turbo碼比較，相同之處在于它的分量碼 采用了遞歸系統(tǒng)碼；不同之處在于它的分量碼采用了雙二進(jìn)制碼而不是二進(jìn) 制碼，以及格柵終止策略采用了 tailbiting的方法。
中國發(fā)明專利申請"基于軟狀態(tài)估計的非二進(jìn)制循環(huán)Turbo碼譯碼裝 置，，，公開號CN1700605 ,該發(fā)明裝置為單一CTC譯碼器，其算法結(jié)構(gòu)如 圖1所示，包括軟狀態(tài)估計模塊、分量譯碼器和交織/解交織，其單一CTC 譯碼器結(jié)構(gòu)使得CTC譯碼速率比較低，不能滿足IEEE 802.16e標(biāo)準(zhǔn)對譯碼
速率的要求。
另 一方面，目前關(guān)于單二進(jìn)制Turbo碼的譯碼算法研究比較多，但對雙 二進(jìn)制的CTC (巻積Turbo碼)的譯碼算法研究得比較少，對于Enhanced Max-Log-APP定點譯碼算法公式，文獻(xiàn)(Y. O. C. Mouhamedou, P. Guinand, P. Kabal. "Enhanced Max-Log-APP and Enhanced Log隱APP Decoding for DVB隱RCS" . Proc， Int. Symp. Turbo Codes (Brest, France), S印t. 2003: pp. 259-262 )作者研究了用于DVB-RCS的Max-Log-APP譯碼算法，該針對雙 二進(jìn)制巻積Turbo碼的MAX-LOG-MAP譯碼算法使用了下面的表達(dá)式來實 現(xiàn)
分支度量
gz O '，力三In ;k, '， = In ; (y, |《=+ In = z) 前向遞推
《(力》 max (51') + (s', s)) 后向遞推
1(0 = 111^')= In Z10') * max (A 0) + ,; 0', 輸出比特似然比
a — —， - — —oo -
Z""(J,)a max (",—+ +AO)) — max(",—+(>'，^')+ / ,(>))
但這種算法仍不太適合直接用于硬件實現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明需要解決的技術(shù)問題是提供一種雙二進(jìn)制CTC譯碼裝置，可以 提高譯碼速率，滿足IEEE 802.16e標(biāo)準(zhǔn)對譯碼速率的要求。
本發(fā)明的上述第一個技術(shù)問題這樣解決，提供一種雙二進(jìn)制CTC譯碼 裝置，包括
總體輸入FIFO模塊，與輸入端連接，緩沖接收雙二進(jìn)制CTC碼；
總體輸出FIFO模塊，與輸出端連接，緩沖輸出譯碼結(jié)果；
并行級聯(lián)的譯碼核心模塊，通過各自輸入端上的雙口 RAM模塊與所述 總體輸入FIFO模塊連接并通過各自輸出端上的譯碼核心模塊輸出FIFO與 所述總體輸出FIFO模塊連接，進(jìn)行CTC譯碼；
輸入調(diào)度模塊，控制連接所述雙口 RAM模塊與所述總體輸入FIFO模 塊之間的連接，對所述二進(jìn)制CTC碼進(jìn)行調(diào)度；
輸出調(diào)度模塊，控制連接所述譯碼核心模塊輸出FIFO與所述總體輸出 FIFO模塊之間的連接，對所述譯碼結(jié)果進(jìn)行調(diào)度。
按照本發(fā)明提供的譯碼裝置，所述譯碼核心模塊是二個或二個以上；這 種多個級聯(lián)的譯碼核心模塊，能夠提高譯碼速率。
按照本發(fā)明提供的譯碼裝置，所述譯碼核心模塊可以進(jìn)一步采用發(fā)明人 改進(jìn)并提出的更適合于硬件直接實現(xiàn)的Enhanced MAX-LOG-MAP算法結(jié)構(gòu) 和流程
(-)譯碼算法結(jié)構(gòu)，如圖1所示，其中符號約定是
":發(fā)送數(shù)據(jù)序列；
^譯碼器輸出硬判決數(shù)據(jù)序列； 4 l,，『l,，y2,,2,: 編碼器輸出碼字； y風(fēng),，X",'.' >V。。,,' ， >V。i,,.，，力i。,' ， hi : 4言道專命出石馬字； Z^")，z^01，10，lU :第一個分量碼譯碼器輸出比特似然比； f ^,)，z^01，10，ll):第二個分量碼譯碼器輸出比特似然比； ，(《)，Ze{OUO，ll}:發(fā)送數(shù)據(jù)序列的先驗的對數(shù)似然比；
>"), z e {01， 10， 11}:接收系統(tǒng)符號的后驗對數(shù)似然比； Z^")，z"01，lG，11^第一個分量碼譯碼器輸出的外信息； 《'"")，z e {01，10，11}:第二個分量碼譯碼器輸出的外信息；
外信息修正因子常數(shù)； V""、'。,""m，"復(fù)4:編碼器輸入比特對為"'s'"，"則(BPSK調(diào)制)，編碼狀 態(tài)？跳變到、編碼器輸出校驗位^"，"w (BPSK調(diào)制)。 (二)Enhanced MAX-LOG-MAP算法簡略流程
在譯碼過程中，第一個分量碼譯碼器輸出的外信息《'")經(jīng)過交織以后 得到C")作為第二個分量碼譯碼器的先驗信息，第二個分量碼譯碼器輸出
的外信息^")經(jīng)過解交織以后得到《二")作為第二個分量碼譯碼器的先 驗信息。在第一次迭代的時候，第一個分量碼譯碼器的輸入先驗信息被初始 化為0。第二個分量碼譯碼器輸出的比特似然比^")"')經(jīng)過解交織后硬判決 輸出A作為譯碼結(jié)果。
曰Enhanced MAX-LOG-MAP算法
① 算法輸入
先驗信息，W)'ze (01，10,1仏(1 ^" 狀態(tài)度量初值O)，""7，瓦"")，0"S7
② 算法輸出
后驗信息丄")")，z"01,10,1A0
狀態(tài)度量終值一),""7,駒，0^"7 Enhanced MAX-LOG-MAP算法詳細(xì)流程
1. 用狀態(tài)度量初值初始化&(力，
end
2. 計算分支度量fW，s)，其中e (十1,-1)
fori^l,…,iV
for ze {00,01,10,11}
+ZP)(《)-max(Z")(《))
end
end
3. 前向遞推計算&0)
for / = 1,…,(TV +『W — S孤) fors = 0"."7
A: = / mod iV
A —1 = (/ —l)modW
& 0) m，x(d 0') + 7/ '，")
end
end
4. 反向遞推計算瓦V"
for / = W _ 1,…,-附iV 一 S/Z￡
fo"' = 0"..，7
& —1 = ,'modiV
A = (/ + l)modiV
瓦—! 0') max( A 0) + K 0 '，")
end
end
5. 計算輸出比特似然比
forA;:l,…，iV
for ze {01,10,11}
(《)* 3g(A—, O') + 0',力+ A o))
陽max(dO') +《V,s) +
end
end
6.輸出比特似然比丄")")和A(小瓦(s)終值。
卿外信息計算算法
按照下式計算4")"),其中Si^(X75:
for 1S " jV
for ze {01,10， 11}
丄"(= w.(丄 ')-丄")W) - C)
(,)(J,) - O A) - c)
end
end
按照下式計算d《)，其中>^ = 0.75: for 1 S " iV
for {01,10,11}
= . ，W)-《(Z)W》
end
end
等于ZlU,) , 等于經(jīng)過交織以后的。
接收系統(tǒng)符號的后驗對數(shù)似然比《)"),ze {01,10,11}的計算
for 1 2 /
-2.0
4>"") = —2.0-(Xsi,,+a。,,)
end
ffi)譯碼輸出硬判決算法 按照下面公式完成輸出比特的硬判決<formula>formula see original document page 10</formula>end
采用這一套算法的本發(fā)明譯碼核心模塊更容易實現(xiàn)。
按照本發(fā)明提供的譯碼裝置，所述譯碼核心模塊包括
主控制器，控制連接譯碼核心模塊各部件并協(xié)調(diào)各部件共同完成CTC 譯碼；
CTC分量碼譯碼器，經(jīng)主控制器與所述雙口 RAM模塊連接，采用 max-log-map算法進(jìn)行迭代譯碼；
譯碼迭代結(jié)束判斷及硬判決打包器，輸入連接所述CTC分量碼譯碼器、 輸出連接所述譯碼核心模塊輸出FIFO,用于根據(jù)設(shè)定硬判決準(zhǔn)則和最大允 許迭代次數(shù)結(jié)束迭代并完成打包；
交織/解交織地址生成器，經(jīng)主控制器與所述CTC分量碼譯碼器連接， 用于對分量碼的輸入輸出信息進(jìn)行交織/解交織；
存儲器，用于存儲CTC譯碼的過程信息。
按照本發(fā)明提供的譯碼裝置，所述CTC分量碼譯碼器包括從輸出到輸 入的硬判決單元、完成對數(shù)似然比和外信息計算的L和Le計算單元和與L 和Le計算單元連接的完成前向狀態(tài)度量計算的Alpha計算單元以及完成后 向狀態(tài)度量計算的Beta計算單元。
按照本發(fā)明提供的譯碼裝置，所述Alpha計算單元和Beta計算單元都 內(nèi)置完成分支度量計算的Gamma計算子單元。
按照本發(fā)明提供的譯碼裝置，所述Beta計算單元是二個。
按照本發(fā)明提供的譯碼裝置，所述CTC分量碼譯碼器還包括連接輸入 端與所述Alpha計算單元和Beta計算單元之間依次連接的復(fù)用器、4塊循環(huán)
緩沖結(jié)構(gòu)的RAM和選擇器。
按照本發(fā)明提供的譯碼裝置，所述交織/解交織地址生成器包括依次電 連接的交織參數(shù)存儲器單元、交織地址生成電路單元和交織地址存儲器單元 以及控制連接所述交織地址生成電路單元的交織地址生成控制單元。
按照本發(fā)明提供的譯碼裝置，所述交織地址存儲器單元是交織/解交織 地址存儲RAM，交織和解交織地址存儲RAM各2塊，共4塊。
按照本發(fā)明提供的譯碼裝置，所述過程信息包括外信息、交織地址和解 交織地址；所述存儲器對應(yīng)分為外信息、交織地址和解交織地址存儲器單元。
本發(fā)明提供的雙二進(jìn)制CTC譯碼裝置，采用并行級聯(lián)CTC譯碼器以提 高譯碼呑吐量，譯碼器裝置的結(jié)構(gòu)是可擴(kuò)展的，可根據(jù)譯碼吞吐量的要求增 加CTC譯碼器的數(shù)量，從而能夠?qū)崿F(xiàn)雙二進(jìn)制巻積Turbo碼的高速譯碼， 滿足IEEE 802.16e標(biāo)準(zhǔn)對譯碼速率的要求。


下面結(jié)合附圖和具體實施例進(jìn)一步對本發(fā)明進(jìn)行詳細(xì)說明。 圖1是現(xiàn)有技術(shù)CTC譯碼裝置示意圖。
圖2是本發(fā)明CTC譯碼裝置譯碼核心模塊采用譯碼算法結(jié)構(gòu)框圖。
圖3是本發(fā)明CTC譯碼裝置電路結(jié)構(gòu)框圖。
圖4是圖3所示裝置中譯碼核心模塊結(jié)構(gòu)框圖。
圖5是圖3所示裝置中交織/解交織地址生成模塊結(jié)構(gòu)框圖
圖6與圖5對應(yīng)的交織/解交織地址生成數(shù)據(jù)通路。
圖7是圖4所示譯碼核心模塊中分量碼譯碼器結(jié)構(gòu)框圖。
圖8是圖7所示分量碼譯碼器中Gamma計算子單元結(jié)構(gòu)框圖。
圖9是圖7所示分量碼譯碼器中Alpha計算單元結(jié)構(gòu)框圖。
圖IO是圖7所示分量碼譯碼器中Belta計算單元結(jié)構(gòu)框圖。
圖11是圖7所示分量碼譯碼器中L和Le計算單元結(jié)構(gòu)框圖。
具體實施例方式
如圖3所示，本發(fā)明CTC譯碼裝置實施例包括總體輸入FIFO模塊31 、 總體輸出FIFO模塊32、輸入調(diào)度模塊33、輸出調(diào)度模塊34、譯碼數(shù)據(jù)存 儲器35、譯碼核心模塊輸出FIFO 36和兩個并行級聯(lián)的譯碼核心模塊1,即 譯碼核心模塊—1和譯碼核心模塊一2，其中總體輸入FIFO模塊31，其主要 功能是完成接收發(fā)送過來得CTC譯碼數(shù)據(jù)包；譯碼數(shù)據(jù)存儲器35，其主要 功能用于存儲譯碼數(shù)據(jù)，每個譯碼核心模塊都有一個雙口 RAM;輸入調(diào)度 器模塊33,其主要功能采用公平輪循調(diào)度方法對譯碼數(shù)據(jù)進(jìn)行調(diào)度；輸出 調(diào)度器模塊34,其主要功能采用公平輪循調(diào)度方法對譯碼數(shù)據(jù)進(jìn)行調(diào)度； 譯碼輸出FIFO—1 36,其主要功能是存放譯碼核心模塊一l譯碼結(jié)果，譯碼輸 出FIFO_2 36，其主要功能是存放譯碼核心模塊—2譯碼結(jié)果；總體輸出FIFO 模塊32,其主要功能是存儲CTC譯碼數(shù)據(jù)包；譯碼核心模塊l,其主要功 能是完成CTC譯碼。
如圖4所示，譯碼核心模塊一l、譯碼核心模塊—2結(jié)構(gòu)完全相同，為了 實現(xiàn)吞吐量13Mbps,所以譯碼器中使用兩個譯碼核心模塊。該譯碼核心模 塊1包括主控制器41、 CTC分量碼譯碼器42、譯碼迭代結(jié)束判斷及硬判決 打包器43、交織/解交織地址生成器44以及外信息451、交織地址452和解 交織地址存儲器單元453，其中
(-)主控制器41,是譯碼核心模塊的控制部件，其主要功能如下
生成模塊各部件接口時序和使能控制信號，計算CTC分量譯碼器42的 迭代次數(shù)等，并在多次迭代后自動停止。
(二)交織/解交織地址生成器44，其主要功能如下
在CTC譯碼的過程中，需要對分量碼的輸入輸出信息進(jìn)行交織/解交 織，在本發(fā)明CTC分量譯碼器中將生成交織/解交織地址存儲在RAM中， 在交織/解交織的時候讀取相應(yīng)的地址。交織地址生成器41,如圖5所示， 包括交織參數(shù)存儲器單元51、交織地址生成電路單元52、交織地址存儲器 單元53和交織地址生成控制單元54。
交織/解交織操作是通過控制數(shù)據(jù)RAM的讀出地址來完成的，就是數(shù) 據(jù)順序?qū)懭隦AM,按照交織/解交織地址讀出數(shù)據(jù)即完成對應(yīng)的交織/解 交織纟乘作。
在一個FEC塊開始譯碼的時候，第一個半次迭代在譯碼的時候不需要 使用交織/解交織模塊，在這個時間內(nèi)交織地址生成模塊按照包頭中的包類 型參數(shù)讀取相應(yīng)的交織參數(shù)生成交織地址存儲到RAM中。
在本發(fā)明CTC分量譯碼器中用了四塊交織/解交織地址存儲RAM,分 別有兩塊交織地址RAM和兩塊解交織地址RAM。其中輸入系統(tǒng)軟信息和 外信息需要一對交織/解交織地址RAM,輸出硬判決和迭代終止檢測模塊 需要另外一對交織/解交織地址RAM。
交織算法如下
交織器需要P。，化^，g四個參數(shù)，這些參數(shù)和調(diào)制方式、碼率和碼長都有 關(guān)系，在16e標(biāo)準(zhǔn)中提供了相應(yīng)的表格。交織過程分兩步
第一步比特對交替置換
<formula>formula see original document page 13</formula>
第二步下面函數(shù)《(力提供了比特對乂的交織地址/
<formula>formula see original document page 13</formula>
解交織算法為交織算法的逆過程。
生成交織地址的算法比較復(fù)雜，涉及到乘法器和除法器，流水線比較長。 在本交織器中將采用四路并行計算來同時生成四個交織地址，數(shù)據(jù)通^各如圖 6所示。
對于信息長度為480-b的FEC塊(QPSK, RATE 1/2, 10-SLOT),生成交
織;也址需要的cycles凄史
480 / ( 2*4 )十Pipeline—overhead= 60+Pipeline—overhead
480-b的FEC塊的格柵數(shù)為240，使用普通的串行結(jié)構(gòu)完成一次分量碼 譯碼最少需要240個cycles,所以有足夠時間生成交織地址。 曰譯碼迭代結(jié)束判斷及硬判決打包器43,其主要功能如下
采用硬判決相等準(zhǔn)則作為迭代結(jié)束判斷準(zhǔn)則。在完成每個分量碼譯碼的 時候，分別對Z('K)和《")進(jìn)行硬判決，如果兩個硬判決結(jié)果相等，則結(jié) 束當(dāng)前碼字譯碼；如果兩個硬判決結(jié)果不相等，則看是否達(dá)到最大允許迭代 次數(shù)，如果達(dá)到則結(jié)束當(dāng)前碼字譯碼，否則繼續(xù)迭代。在當(dāng)前迭代輸出數(shù)據(jù) 的時候，將上半次迭代的輸出從RAM中讀出完成比較，在讀出數(shù)據(jù)的時候 需要完成相應(yīng)的交織或解交織操作。采用硬判決相等準(zhǔn)則可以有效減少譯碼 迭代次數(shù)。
輸出硬判決數(shù)據(jù)打包包括將2-b硬判決數(shù)據(jù)打包成32-b并且添加包頭
4&息。
按照下面公式完成輸出比特的硬判決
switch(max(丄")"》)
case 0:^= 00;
case丄(o""):^ =01;
cas""o)(^):^ =10;
case丄""")^ =11; end switch
end
卿CTC分量碼譯碼器42,其主要功能如下
采用單滑動窗結(jié)構(gòu)。在硬件實現(xiàn)中，我們使用的滑動窗為32個格柵。 在每個窗長度時間分別計算三個滑動窗長的數(shù)據(jù)，分別是無效Beta計算、 有效Alpha計算和有效Beta計算。 一個分量碼譯碼器42包括一個Alpha計 算單元73、兩個Beta計算單元74、 一個L/Le計算單元72和一個輸出硬判 決單元71,每個Alpha計算單元73和Beta計算單元74內(nèi)部都有單獨的
Gamma計算子單元。在計算的時候每個窗長的數(shù)據(jù)要相繼用到三次，分別 是無效Beta計算、有效Alpha計算和有效Beta計算。為了和該計算結(jié)構(gòu)相 匹配，在分量碼譯碼器42數(shù)據(jù)輸入端使用4塊RAM組成循環(huán)緩沖結(jié)構(gòu)75, 循環(huán)的單位是一個窗長的數(shù)據(jù)。在每個窗計算時間，三塊RAM用于給一個 Alpha計算單元和兩個Beta計算單元提供輸入數(shù)據(jù)，另 一塊RAM用于寫入 新的數(shù)據(jù)。
由于16e中的CTC采用循環(huán)遞歸系統(tǒng)巻積碼作為分量碼，在每次迭代 Alpha/Beta開始計算以前必須確定Alpha/Beta計算的初值。該初值通過在 Alpha/Beta開始計算以前提前計算一個窗的Alpha/Beta來獲得，前一個 Alpha/Beta無效計算窗的終值作為下一個Alpha/Beta有效計算窗的初值。 Alpha的計算比Beta的計算提前 一 個窗長，當(dāng)前Alpha窗Alpha被算出來以 后存儲在Alpha緩存中，在下一個窗時間計算Beta的時候?qū)⒃揂lpha逆序 從Alpha緩存中讀出和Beta —起用于計算L和Le。
如圖7所示，CTC分量碼譯碼器42包括復(fù)用器75、 4塊循環(huán)緩沖結(jié)構(gòu) 的RAM 76、選擇器77、 Alpha計算單元73、 Belta計算單元74、 L和Le計 算單元72; Alpha計算單元73和Belta計算單元74都包含Gamma計算子單 元，其中
(一)Gamma計算子單元，其計算結(jié)構(gòu)如圖8所示，其主要功能如下 根據(jù)計算公式完成分支度量計算。
分支度量f/(S',力的計算公式如下，其中"S1,4,"S。,""W,""P(U e{+1，-"
forA = l,...，iV
for {00,01,10,11}
+丄""(《)-max(力:)(《))
end
end
上式中最后一個歸一化項通過仿真發(fā)現(xiàn)對性能影響很小，可以考慮省略。
(::)Alpha計算單元，其主要功能如下
根據(jù)計算公式完成前向狀態(tài)度量計算。前向狀態(tài)度量&")的計算結(jié)構(gòu)如
圖9所示，每個cycle可以計算一個才各^fr。
前向狀態(tài)度量的計算公式如下 for / = 1，…，+ WW—5/Z￡) fors = 0,.."7
<formula>formula see original document page 16</formula>
QBeta計算模塊，其主要功能如下
根據(jù)計算公式完成后向狀態(tài)度量計算。反向狀態(tài)度量瓦-^')的計算結(jié)構(gòu) 如圖10所示，每個cycle可以計算一個才各柵。
反向狀態(tài)度量l'"')的計算公式如下 for / = W — 1，…,H 一 S/Z￡ fors、0，…,7
<formula>formula see original document page 16</formula>
卿L和Le計算模塊，其主要功能如下
根據(jù)計算公式完成對數(shù)似然比和外信息的計算。L和Le計算的計算結(jié) 構(gòu)如圖11所示。L和Le計算路徑比較長，但是其計算只有前饋結(jié)構(gòu)，可以 使用流水線技術(shù)提高吞吐量。
輸出比特似然比L (丄"""))計算公式如下 for {01,10,11}<formula>formula see original document page 16</formula>
Le (，")及f)"))的計算公式如下 按照下式計算C)"),其中^ = 0.75:
<formula>formula see original document page 17</formula>按照下式計算丄f)")，其中^ = 0.75:
<formula>formula see original document page 17</formula>co等于z:u》，，④等于經(jīng)過交織以后的^)力。
接收系統(tǒng)符號的后驗對數(shù)似然比4Z)")，Ze (01，10，11)的計算
<formula>formula see original document page 17</formula>進(jìn)一步，補(bǔ)充說明本發(fā)明實施例譯碼核心模塊1中部件基本要求 譯碼數(shù)據(jù)存儲器35用于存儲譯碼前的數(shù)據(jù)，容量要求為4KX36雙口 RAM存儲器；
交織地址存儲器單元452,用于存儲動態(tài)產(chǎn)生好的譯碼數(shù)據(jù)的交織地址， 容量為4KX13;
解交織地址存儲器單元453，用于存儲動態(tài)產(chǎn)生好的LLR數(shù)據(jù)的交織地 址，容量為4KX13;
譯碼輸出FIFO 36,容量需求為1KX32;
外信息存儲器單元451的容量需求為4KX24，用于緩存上次迭代的外信 息，作為本次迭代的外信息。
最后，總結(jié)說明本發(fā)明實施例CTC譯碼裝置的工作流程
總體輸入FIFO模塊31接收到譯碼數(shù)據(jù)包存儲下來，輸入調(diào)度器模塊 33根據(jù)兩個譯碼核心模塊的空閑狀態(tài)決定采用哪個譯碼核心模塊1進(jìn)行譯 碼。若譯碼核心模塊J空閑，則譯碼數(shù)據(jù)包ram—dat_l送給譯碼核心模塊—1 進(jìn)行處理，譯碼核心模塊—1譯出數(shù)據(jù)后，將譯碼結(jié)果cfifo一dat一l送到譯碼 輸出FIFOJ中存儲；若譯碼核心模塊—2空閑，則譯碼數(shù)據(jù)包ram—da^2送 給譯碼核心模塊_2進(jìn)行處理，譯碼核心模塊—2譯出數(shù)據(jù)后，將譯碼結(jié)果 cfifo一dat—2送到譯碼輸出FIFO—2中存儲。譯碼核心模塊1中，主控器41 從譯碼數(shù)據(jù)存儲器35中將數(shù)據(jù)ram—dat讀出，將數(shù)據(jù)ys,yp,la送給分量碼譯 碼器42。在分量碼譯碼器42中，進(jìn)行Max-log-map算法計算，Alpha計算 單元73進(jìn)行前向狀態(tài)度量計算，Beta計算單元74進(jìn)行后向狀態(tài)度量。Alpha 計算單元73前向狀態(tài)度量計算比Bet計算單元74的后向狀態(tài)度量計算提前 一個窗長。當(dāng)前滑動窗的前向狀態(tài)度量被算出來以后存儲在前向狀態(tài)度量緩 存中，在下一個窗時間計算后向狀態(tài)度量的時候?qū)⒃撉跋驙顟B(tài)度量逆序從前 向狀態(tài)度量緩存中讀出和后向狀態(tài)度量一起送入L和Le計算單元72用于計 算L和Le。分量碼譯碼器42完成Max-log-map算法計算后，將結(jié)果llr送 給譯碼迭代結(jié)束判斷及硬判決打包器43。譯碼迭代結(jié)束判斷及硬判決打包 器43進(jìn)行譯碼迭代結(jié)束判斷，若滿足迭代結(jié)束判斷準(zhǔn)則，則譯碼迭代結(jié)束， 然后進(jìn)行硬判決，再將2比特硬判決數(shù)據(jù)打包成32比特后送給譯碼輸出 FIFO 36。輸出調(diào)度器模塊34根據(jù)譯碼輸出FIFO—1和譯碼輸出FIFO—2的 空滿狀態(tài)采用公平調(diào)度的方法，將譯碼結(jié)果送給總體輸出FIFO模塊32存儲 下來。
權(quán)利要求
1、一種雙二進(jìn)制CTC譯碼裝置，其特征在于，包括總體輸入FIFO模塊(31)，與輸入端連接，緩沖接收雙二進(jìn)制CTC碼；總體輸出FIFO模塊(32)，與輸出端連接，緩沖輸出譯碼結(jié)果；并行級聯(lián)的譯碼核心模塊(1)，通過各自輸入端上的譯碼數(shù)據(jù)存儲器(35)與所述總體輸入FIFO模塊(31)連接并通過各自輸出端上的譯碼核心模塊輸出FIFO(36)與所述總體輸出FIFO模塊(32)連接，進(jìn)行CTC譯碼；輸入調(diào)度模塊(33)，控制連接所述譯碼數(shù)據(jù)存儲器(35)與所述總體輸入FIFO模塊(31)之間的連接，對所述二進(jìn)制CTC碼進(jìn)行調(diào)度；輸出調(diào)度模塊(34)，控制連接所述譯碼核心模塊輸出FIFO(36)與所述總體輸出FIFO模塊(32)之間的連接，對所述譯碼結(jié)果進(jìn)行調(diào)度。
2、 根據(jù)權(quán)利要求1所迷譯碼裝置，其特征在于，所述譯碼核心模塊 (l)是二個或二個以上。
3、 根據(jù)權(quán)利要求1所述譯碼裝置，其特征在于，所述譯碼核心模塊 (l)包括主控制器(41)，控制連接譯碼核心模塊各部件并協(xié)調(diào)各部件共同完成 CTC譯碼；CTC分量碼譯碼器(42),經(jīng)主控制器(41)與所述譯碼數(shù)據(jù)存儲器(35)連 接，采用max-log-map算法進(jìn)行迭代譯碼；譯碼迭代結(jié)束判斷及硬判決打包器(43)，輸入連接所述CTC分量碼譯 碼器(42)、輸出連接所述譯碼核心模塊輸出FIFO(36),用于根據(jù)設(shè)定硬判決 準(zhǔn)則和最大允許迭代次數(shù)結(jié)束迭代并完成打包；交織/解交織地址生成器(44),經(jīng)主控制器(41)與所述CTC分量碼譯碼器 (42)連接，用于對分量碼的輸入輸出信息進(jìn)行交織/解交織；存儲器，用于存儲CTC譯碼的過程信息。
4、 根據(jù)權(quán)利要求3所述譯碼裝置，其特征在于，所述CTC分量碼譯 碼器(41)包括從輸出到輸入的硬判決單元(71)、完成對數(shù)似然比和外信息計 算的L和Le計算單元(72)和與L和Le計算單元(72)連接的完成前向狀態(tài)度 量計算的Alpha計算單元(73)以及完成后向狀態(tài)度量計算的Beta計算單元 (74)。
5、 根據(jù)權(quán)利要求4所述譯碼裝置，其特征在于，所述Alpha計算單 元(73)和Beta計算單元(74)都內(nèi)置完成分支度量計算的Gamma計算子單元。
6、 根據(jù)權(quán)利要求4所述譯碼裝置，其特征在于，所述Beta計算單元 (74)是二個。
7、 根據(jù)權(quán)利要求4所述譯碼裝置，其特征在于，所述CTC分量碼譯 碼器(41)還包括連接輸入端與所述Alpha計算單元和Beta計算單元之間依次 連接的復(fù)用器(75)、 4塊循環(huán)緩沖結(jié)構(gòu)的RAM(76)和選擇器(77)。
8、 根據(jù)權(quán)利要求3所述譯碼裝置，其特征在于，所述交織/解交織地 址生成器(44)包括依次電連接的交織參數(shù)存儲器單元(51)、交織地址生成電 路單元(52)和交織地址存儲器單元(53)以及控制連接所述交織地址生成電路 單元(52)的交織地址生成控制單元(54)。
9、 根據(jù)權(quán)利要求8所述譯碼裝置，其特征在于，所述交織地址存儲 器單元(53)是交織/解交織地址存儲RAM,交織和解交織地址存儲RAM各2塊。
10、 根據(jù)權(quán)利要求3所述譯碼裝置，其特征在于，所述過程信息包括 外信息、交織地址和解交織地址；所述存儲器對應(yīng)分為外信息(451)、交織 地址(452)和解交織地址存儲器單元(453)。
全文摘要
本發(fā)明涉及一種雙二進(jìn)制CTC譯碼裝置，包括連接輸入端的總體輸入FIFO模塊(31)、連接輸出端的總體輸出FIFO模塊(32)，并行級聯(lián)的譯碼核心模塊(1)，通過輸入端上的譯碼數(shù)據(jù)存儲器(35)與所述總體輸入FIFO模塊連接并通過輸出端上的譯碼核心模塊輸出FIFO(36)與所述總體輸出FIFO模塊連接；輸入調(diào)度模塊(33)，控制連接所述譯碼數(shù)據(jù)存儲器與所述總體輸入FIFO模塊之間的連接；輸出調(diào)度模塊(34)，控制連接所述譯碼核心模塊輸出FIFO與所述總體輸出FIFO模塊之間的連接。這種裝置結(jié)構(gòu)可擴(kuò)展，可根據(jù)譯碼吞吐量的要求增加譯碼核心模塊數(shù)量，實現(xiàn)高速譯碼，滿足IEEE標(biāo)準(zhǔn)要求。
文檔編號H03M13/23GK101098149SQ20071013026
公開日2008年1月2日 申請日期2007年7月17日 優(yōu)先權(quán)日2007年3月12日
發(fā)明者王錦山 申請人:中興通訊股份有限公司