專利名稱：初始電路、全橋切換電路以及半橋切換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于 一 種初始電路，特別是有關(guān)于橋
式(bridge)切換電路的初始電路。
背景技術(shù)：
請參閱圖1所示，為 一 傳統(tǒng)全橋(full bridge) 切換電路l 0 0與一負載1 5 O的示意圖。全橋切換 電路100包括開關(guān)110、 120、130、 14 0。負載l 5 O可包括風(fēng)扇、電源轉(zhuǎn)換器等。開關(guān)l 1 o與開關(guān)l 3 0為 P型金氧半導(dǎo)體(metal oxide semiconductor, MOS ) 晶體管，而開關(guān)l 2 O與幵關(guān) 1 4 O為N型金氧半導(dǎo)體晶體管，其中信號SA-SD分別 控制開關(guān)l 1 0、開關(guān)l 2 0、開關(guān)l 3 O以及開關(guān) 1 4 0是否導(dǎo)通。此外，開關(guān)l 1 0與開關(guān)1 2 O為 一互補式(complementary)開關(guān)組，而開關(guān)l 3 O與 開關(guān)l 4 0為另一互補式開關(guān)組。因此，開關(guān)l 1 0 與開關(guān)l 2 0不會同時導(dǎo)通，而開關(guān)l 3 O與開關(guān)l4 O亦不會同時導(dǎo)通。
當(dāng)全橋切換電路1 0 0在操作狀態(tài)(operation status )時，信號SA-SD可控制開關(guān)1 1 0與開關(guān)1 4 O同時導(dǎo)通或是開關(guān)l 3 0與開關(guān)1 2 O同時導(dǎo)通， 以對負載1 5 0提供不同的電源路徑。此外，當(dāng)全橋 切換電路l 0 O在初始狀態(tài)(initial status)曰寸， 一電源供應(yīng)端提供電壓VDD至全橋切換電路1 0 0 ， 而信號SA-S。尚未開始動作，信號SA-S。皆為低邏輯位 準。因此，開關(guān)l 1 0以及開關(guān)1 3 0導(dǎo)通，而開關(guān) 1 2 0以及開關(guān)1 4 0不導(dǎo)通。然而，在PMOS晶體管 (開關(guān)1 1 0 、1 3 0 )導(dǎo)通的情況下，雖然NMOS晶 體管(開關(guān)l 2 0、1 4 0)不導(dǎo)通，其仍有漏電 (leakage)路徑存在而造成系統(tǒng)耗電。
因此，需要 一 種初始電路，能在初始狀態(tài)下控制 橋式切換電路內(nèi)的全部開關(guān)皆不導(dǎo)通，并且在正常操 作狀態(tài)下不會影響各開關(guān)的操作。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供 一 種初始電路，其能在 初始狀態(tài)下控制橋式切換電路內(nèi)的全部開關(guān)皆不導(dǎo) 通，并且在正常操作狀態(tài)下不會影響各開關(guān)的操作。
本發(fā)明提供 一 種初始電路，接收多數(shù)個輸入信號，
且控制員有多數(shù)個開關(guān)的切換電路的初始狀態(tài)。該
初始電路包括判斷電路，根據(jù)該些輸入f言號之一 ，
而產(chǎn)生致能信號;以及 一 控制電路，根據(jù)該致能信號與該些輸入信號，產(chǎn)生多數(shù)個控制信號。其中，當(dāng)
該切換電路在初始狀態(tài)時，該控制電路依據(jù)該些控制信號使該些開關(guān)不導(dǎo)通，當(dāng)該切換電路在操作狀態(tài)時，該控制電路依據(jù)該些輸入信號而決定該些開關(guān)是否導(dǎo)通
此外，本發(fā)明提供 一 種全橋切換電路，包括一
第一互補式開關(guān)組，具有 一 第 一 開關(guān)以及 一 第二開關(guān)；
第互補式開關(guān)組，具有 一 第三開關(guān)以及一第四開
關(guān)以及初始電路，用以根據(jù) 一 第一 、第
以及第四輸入信號而產(chǎn)生 一 第 一 、第二 、第三以及第
四控制信號以分別控制該第 一 、第二、第三以及第四
開關(guān)。該初始電路包括一 判斷電路，用以根據(jù)該第
、第、第二以及第四輸入信號的至少一者而產(chǎn)生
致能信號以及一控制電路，用以根據(jù)該致能信號
以及該第、第、第三以及第四輸入信號而產(chǎn)生該
第一、第、第二以及第四控制信號。其中，當(dāng)該致
能信號為第邏輯位準時，該第一、第二、第三以
及第四開關(guān)不導(dǎo)通，以及當(dāng)該致能信號為一第二邏輯
位準時，該第、第二 、第三以及第四控制信號根據(jù)
該匙輸入信號分別控制該第一、第二、第三以及第四
幵關(guān)
再者，本發(fā)明提供一種半橋切換電路，包括:一
第開關(guān)第開關(guān)以及 一 初始電路，用以根據(jù)
第輸入信號以及第一輸入信號而產(chǎn)生一第控
制信號以及第控制信號，以分別控制該第開關(guān)
以及該第—開關(guān)該初始電路包括一判斷電路，用
以根據(jù)該第—輸入信號以及該第二輸入信號的至少
者而產(chǎn)生致能信號以及一控制電路，用以根據(jù)該
致能信號、該第輸入信號以及該第二輸入信號而產(chǎn)
生該第控制信號以及該第二控制信號。其中，當(dāng)該
致能信號為一第邏輯位準時，該第一開關(guān)以及該第
開關(guān)不導(dǎo)通，以及當(dāng)該致能信號為邏輯位準
時該第—控制信號以及該第二控制信號根據(jù)該些輸
入信號分別控制該第一開關(guān)以及該第-二開關(guān)t


為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點、能
更明顯易懂下文特舉出較佳實施例，并配合附圖，
作詳細說明如下，其中:
圖1是顯示傳統(tǒng)全橋切換電路；
圖2是顯示根據(jù)本發(fā)明 一 實施例所述的初始電路；
圖3是顯示圖2中初始電路的信號波形圖； 圖4是顯示根據(jù)本發(fā)明另 一 實施例所述的半橋切 換電路；
圖5是顯示圖4中半橋切換電路的信號波形以及
圖6是顯示根據(jù)本發(fā)明又 一 實施例所述的全橋切 換電路的初始電路。
具體實施例方式
請參閱圖2 ，為本發(fā)明較佳實施例的初始電路2
0 0 c初始電路2 0 0根據(jù)全橋切換電路1 0 0 (如
圖1所不原來的控制信號SA-SD，而產(chǎn)生新的控制信
號SA1-1 ，分別用以控制開關(guān)1 1 0 、12 0、 13
0與140。其中，初始電路2 0 0包括 一 判斷電路
2 1 0以及一控制電路2 2 0 。判斷電路2 1 0包括
一邏輯單元2 1 1、 二開關(guān)2 1 2與2 1 3、 一電阻
2 1 4以及一電容2 1 5，其中開關(guān)2 1 2為NM0S曰 曰曰
體管，而開關(guān)2 1 3為PM0S晶體管。控制電路2 20
包括四個編碼單元2 2 1-2 2 4，其中編碼單元22
1與編碼單元2 2 3具有相同的邏輯電路，而編碼單
元2 22與編碼單元2 2 4具有相同的邏輯電路。此
外，舉例來說，輸入信號SA-SD可以是脈寬調(diào)變(pulse width modulation)控制器所提供的脈沖信號。如圖 2所顯示，邏輯單元2 1 1為 一 或門(OR gate),可 根據(jù)輸入信號SA-S。而產(chǎn)生信號S。接著，信號S,可 控制開關(guān)2 1 2以及開關(guān)2 1 3對電容2 1 5進行充 放電而產(chǎn)生致能信號SEA 。最后，控制電路2 2 0可根 據(jù)致能信號S^以及輸入信號S「S。而產(chǎn)生新的控制信
號 S a 1 - S d 1 。
圖3為圖2中信號的波形圖。在此實施例中，信 號Sa與信號Sb具有相同的波形，而信號Se與信號SD 具有相同的波形。在初始狀態(tài)時(T 1期間)，信號S「SD 皆為低邏輯位準，則信號S,亦為低邏輯位準。因此， 開關(guān)2 1 3導(dǎo)通而開關(guān)2 1 2不導(dǎo)通。接著，電壓VDD 經(jīng)由開關(guān)2 1 3以及電阻2 1 4對電容2 1 5進行充 電，使得致能信號SeA會慢慢增加電壓至高邏輯位準。 對編碼單元2 2 2以及編碼單元2 2 4而言，當(dāng)致能 信號SeA為高邏輯位準時，無論信號Sb以及信號S。為 高或低邏輯位準，信號Sb,以及信號S。，皆為低邏輯位 準，因此圖l中的開關(guān)l 2 0以及開關(guān)1 4 0皆不會 導(dǎo)通。相似地，對編碼單元2 2 1以及編碼單元2 2 3而言，當(dāng)致能信號SEA為高邏輯位準時，無論信號SA 以及信號Se為高或低邏輯位準，信號S^以及信號SC1
皆為高邏輯位準，因此圖1中的開關(guān)110以及開關(guān)
1 30皆不會導(dǎo)通。由此可知，當(dāng)全橋切換電路1 0
0在初始狀態(tài)時，開關(guān)1 1 0 、12 0、130、 1 4 0皆不導(dǎo)通，所以整個系統(tǒng)沒有漏電路徑存在。
此外，在時間t 1時全橋切換電路1 0 0進入操作 狀態(tài)(T 2期間)，首先信號SA與信號SB為高邏輯位準 而信號Se與信號S。為低邏輯位準，則信號Si為高邏輯 位準。因此，開關(guān)2 1 2導(dǎo)通而開關(guān)2 1 3不導(dǎo)通。 接著，電容2 1 5經(jīng)由開關(guān)2 1 2放電至接地端VSS ， 使得致能信號S"的電壓會降低至低邏輯位準。對編碼 單元2 2 1 - 2 2 4而言，當(dāng)致能信號SEA為低邏輯位 準時，信號SA1-S^是根據(jù)信號SA- S。所決定。所以， 信號SA,、信號SBI、信號S"以及信號S^分別與信號 SA、信號SB、信號Sc以及信號S。相同。接著，在時間 t 2時，信號SA- S。皆為低邏輯位準，使得信號S ,變?yōu)?低邏輯位準。在時間t 3時，信號SA與信號SB為低邏 輯位準而信號SC與信號SD為高邏輯位準，則信號S , 又變?yōu)楦哌壿嬑粶?。值得注意的是，在操作狀態(tài)下， 信號S ,會出現(xiàn)低邏輯位準的情況(例如T 3期間)， 而電壓VDD會經(jīng)由開關(guān)2 1 3以及電阻2 1 4對電容
2 1 5進行充電。因此，為了致能信號S"在短時間的 充電下不會變成高邏輯位準，可適當(dāng)?shù)卣{(diào)整電阻2 1
4以及電容2 1 5 ，使得電容2 1 5的充電時間遠大 于放電時間，即在操作狀態(tài)下致能信號SEA不會為高邏 輯位準。最后，當(dāng)信號SA_ SD長時間無信號輸入時(T 4期間)，電容2 1 5會持續(xù)進行充電，因此致能信號
會再變?yōu)楦哌壿嬑粶室钥刂崎_關(guān)1 1 0 、 1 2 0 、 1 3 0 、 1 4 0不導(dǎo)通。須注意者，雖然在本實施例 中，信號SA與信號SB具有相同的波形，而信號Se與信 號S。具有相同的波形，但并不限定于此，在其它較佳 實施例中，信號SA與信號SB可為不相同的波形，信號 Sc與信號S。亦可為不相同的波形。
請參閱圖4 ，為本發(fā)明另 一 較佳實施例所述的半 橋(half bridge)切換電路4 0 0 。其中，半橋切換 電路4 0 0包括一初始電路4 3 0、 二開關(guān)4 4 0與 4 5 0以及一負載4 6 0。其中，初始電路4 3 0包 括 一 判斷電路4 1 0以及 一 控制電路4 2 0 。判斷電 路4 1 0包括一邏輯單元4 1 1、 二開關(guān)4 1 2與4 1 3、 一電阻4 1 4以及一電容4 1 5。在此實施例 中，邏輯單元4 1 1為緩沖器(buffer),用以根據(jù)信 號SA而產(chǎn)生信號S,。此外，致能信號SEA是由儲存在電 容4 1 5的信號S2經(jīng)過反向器4 1 6所產(chǎn)生。因此， 在初始狀態(tài)時，致能信號S"為低邏輯位準，信號S" 為高邏輯位準信號而信號SB2為低邏輯位準信號，使二開關(guān)4 4 0與4 5 O皆為不導(dǎo)通。在操作狀態(tài)時，致
能信號S"為高邏輯位準，使信號SA2、 Sb2是根據(jù)信號
Sa、Sb所決定。圖5顯示圖4中信號的波形圖。在此實施例中， 信號S ,是根據(jù)其中 一 輸入控制信號(信號SA)所產(chǎn)生。 由此可知，信號S,可根據(jù)任 一 輸入控制信號或其組合 而產(chǎn)生。此外，可省略邏輯單元4 1 1而將信號SA直 接耦接于開關(guān)4 1 2 、 4 1 3 。再者，編碼單元可根 據(jù)致能信號S"在初始狀態(tài)以及操作狀態(tài)的邏輯位準， 而使用相對應(yīng)的邏輯電路。在另 一 實施例中，反向器
4 1 6可包括史密特角蟲發(fā)(Schmitt trigger)電路， 以避免電容在充放電時對致能信號SEA造成阻尼(damping) 現(xiàn)象。另外，圖6是顯示根據(jù)本發(fā)明又一較佳實施例所 述的初始電路6 0 0 ，可用來驅(qū)動圖1中的開關(guān)1 1 0-1 4 0 。本實施例的初始電路6 0 0包括 一 判斷電 路6 1 0 、 一控制電路6 2 0以及 一 邏輯電路6 3 0 。 其中，判斷電路6 1 0具有 一 或門6 1 6 、 一電阻6 1 4以及一電容6 1 5。邏輯電路6 3 0為互斥或門 (XOR gate),可根據(jù)信號Sa以及信號SC而產(chǎn)生信號
5 ,。在本實施例中，當(dāng)初始狀態(tài)時，信號SA與S。皆為 低邏輯位準，則信號S ,與SEA亦為低邏輯位準。因此，
信號Su及信號Su為高邏輯位準，而信號Sb3以及信號 SD3皆為低邏輯位準，因此圖1中的開關(guān)110 、 1 2
0、130及140皆不會導(dǎo)通。此外，本實施伊J的
判斷電路610是使用或門 (OR gate) 6 1 6來控制
電容615的充放電在另 一 實施例中，邏輯電路6
30為或門，而電容61 5為或門6 1 6內(nèi)部的寄生
電容再者，判斷電路6 1 0亦可包含邏輯電路63
0在內(nèi)
綜上所述，本發(fā)明所提供的初始電路可適用于任
何種類的橋式切換電路，例如全橋以及半橋切換電路。
中，判斷電路以及控制電路可根據(jù)應(yīng)用上的需求以
及橋式切換電路的種類而具有不同的設(shè)計電路-
本發(fā)明雖以較佳實施例揭露如上，然其并非用以
限定本發(fā)明的范圍，任何熟習(xí)此項技術(shù)者，在不脫離
本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動與潤飾，
因此本發(fā)明的保護范圍當(dāng)視后附的申請專利范圍所界
定的為準
權(quán)利要求
1.一種初始電路，接收多數(shù)個輸入信號，且控制一具有多數(shù)個開關(guān)的切換電路的初始狀態(tài)，其特征在于，該初始電路包括一判斷電路，根據(jù)該些輸入信號之一，而產(chǎn)生一致能信號；以及一控制電路，根據(jù)該致能信號與該些輸入信號，產(chǎn)生多數(shù)個控制信號，其中，當(dāng)該切換電路在初始狀態(tài)時，該控制電路依據(jù)該些控制信號使該些開關(guān)不導(dǎo)通，當(dāng)該切換電路在操作狀態(tài)時，該控制電路依據(jù)該些輸入信號而決定該些開關(guān)是否導(dǎo)通。
2 .如權(quán)利要求1所述的初始電路，其特征在于， 其中該判斷電路包括一第一邏輯單元，用以根據(jù)該些輸入信號而產(chǎn)生 一第 一 信號；一第一開關(guān)，耦接于一電源供應(yīng)端以及一第一電阻之間，具有 一 第 一 控制端以接收該第 一 信號；一第一電容，耦接于該第一電阻以及一接地電壓 之間，用以產(chǎn)生該致能信號；以及一第二開關(guān)，耦接于該第 一 電阻以及該接地電壓 之間，具有 一 第二控制端以接收該第 一 信號。
3 .如權(quán)利要求2所述的初始電路，其特征在于，其中該第 一 邏輯單元為或門。
4 .如權(quán)利要求1所述的初始電路，其特征在于，其中該判斷電路包括一第二邏輯單元，用以根據(jù)該些輸入信號而產(chǎn)生一第二信號；一或邏輯門，具有一第一輸入端、 一第二輸入端 以及 一 輸出端，該第 一 輸入端用以接收該第二信號， 以及該輸出端耦接至該第二輸入端以產(chǎn)生該致能信號；一第二電容，耦接于該第二輸入端以及一接地電 壓之間；以及一第二電阻，耦接于該第二輸入端以及該接地電 壓之間。
5 .如權(quán)利要求4所述的初始電路，其特征在于， 其中該第二邏輯單元具有一或門以及一互斥或門的一 種。
6 .如權(quán)利要求1所述的初始電路，其特征在于，其中該些輸入信號包括 一 第 一 脈沖信號與 一 第二脈沖 信號，以及該些開關(guān)包括一第一開關(guān)與一第二開關(guān)， 其中該第一開關(guān)與該第二開關(guān)不會同時導(dǎo)通。
7 .如權(quán)利要求6所述的初始電路，其特征在于， 其中該控制電路包括 一 第 一 編碼單元以及 一 第二編碼 單元，分別耦接至該第 一 開關(guān)以及該第二開關(guān)。
8 .如權(quán)利要求7所述的初始電路，其特征在于， 其中當(dāng)該切換電路在初始狀態(tài)時，該第 一 編碼單元以 及該第二編碼單元根據(jù)該致能信號分別控制該第 一 開 關(guān)以及該第二開關(guān)不導(dǎo)通。
9 .如權(quán)利要求7所述的初始電路，其特征在于， 其中當(dāng)該切換電路在操作狀態(tài)時，該第 一 編碼單元根 據(jù)該第 一 輸入信號控制該第 一 開關(guān)，以及該第二編碼 單元根據(jù)該第二輸入信號控制該第二開關(guān)。
10 .如權(quán)利要求6所述的初始電路，其特征在 于，其中該第一開關(guān)為P型金氧半導(dǎo)體晶體管，以及 該第二開關(guān)為N型金氧半導(dǎo)體晶體管。
11 .如權(quán)利要求1所述的初始電路，其特征在 于，其中當(dāng)該切換電路在初始狀態(tài)時，該致能信號為 一高邏輯位準的信號。
12 . —種全橋切換電路，其特征在于，包括一第一互補式開關(guān)組，具有一第一開關(guān)以及一第 二開關(guān)； 一第二互補式開關(guān)組，具有一第三開關(guān)以及一第四開關(guān)以及初始電路，用以根據(jù) 一 第 一 、第二 、第三以及第四輸入信號而產(chǎn)生一第一、第二、第三以及第四控制信號以分別控制該第 一 、第二 、第三以及第四開關(guān)，包括一判斷電路，用以根據(jù)該第一、第二、第三以及第四輸入信號的至少 一 種而產(chǎn)生 一 致能信號；以及控制電路，用以根據(jù)該致能信號以及該第一 、第、第三以及第四輸入信號而產(chǎn)生該第一、第二、第二以及第四控制信號，其中，當(dāng)該致能信號為 一 第 一 邏輯位準時，該第三以及第四開關(guān)不導(dǎo)通，以及當(dāng)該致能信號為第二邏輯位準時，該第一、第二、第三以及第四控制信號根據(jù)該些輸入信號分別控制該第 一 、第、第二以及第四開關(guān)。
13.如權(quán)利要求1 2所述的全橋切換電路，其特征在于，其中該第一開關(guān)以及該第二開關(guān)不會同時導(dǎo)通，而該第三開關(guān)以及該第四開關(guān)不會同時導(dǎo)通。
全文摘要
一種初始電路，接收多數(shù)個輸入信號，且控制一具有多數(shù)個開關(guān)的切換電路的初始狀態(tài)。該初始電路包括一判斷電路，根據(jù)該些輸入信號之一，而產(chǎn)生一致能信號；以及一控制電路，根據(jù)該致能信號與該些輸入信號，產(chǎn)生多數(shù)個控制信號。其中，當(dāng)該切換電路在初始狀態(tài)時，該控制電路依據(jù)該些控制信號使該些開關(guān)不導(dǎo)通，當(dāng)該切換電路在操作狀態(tài)時，該控制電路依據(jù)該些輸入信號而決定該些開關(guān)是否導(dǎo)通。
文檔編號H03K19/00GK101340188SQ200710122719
公開日2009年1月7日 申請日期2007年7月2日 優(yōu)先權(quán)日2007年7月2日
發(fā)明者李智順, 陳力輔, 陳嘉興 申請人:碩頡科技股份有限公司