專利名稱：模擬/數(shù)字轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬/數(shù)字(以下稱為“A/D”)轉(zhuǎn)換電路，特別是涉及多輸入的A/D轉(zhuǎn)換電路。
背景技術(shù)：
圖2是現(xiàn)有的A/D轉(zhuǎn)換電路的概略結(jié)構(gòu)圖。
該A/D轉(zhuǎn)換電路是處理多輸入的部件，具有分別輸入有模擬輸入信號INi(其中，i＝1～256)的輸入端子11i。電容器13i和緩沖器14i經(jīng)由開關(guān)12i與各輸入端子11i連接。電容器13i是保持開關(guān)12i所取樣的輸入信號INi的部件，另一端與接地電位GND連接。緩沖器14i是使保持在電容器13i內(nèi)的電壓(輸入信號INi)不變化而以低阻抗進(jìn)行輸出的部件，由連接有電壓跟隨器的運(yùn)算放大器等構(gòu)成。緩沖器14i的輸出側(cè)經(jīng)由開關(guān)15i與節(jié)點(diǎn)NA連接。而且，A/D轉(zhuǎn)換器(以下稱為“ACD”)16與節(jié)點(diǎn)NA連接，從該ADC 16輸出數(shù)字輸出信號OUT。
在該A/D轉(zhuǎn)換電路中，在取樣期間所有開關(guān)121～12256接通，輸入信號IN1～I(xiàn)N256被分別提供給電容器131～13256。此時，開關(guān)151～15256全部是斷開的。當(dāng)取樣期間結(jié)束時，所有開關(guān)121～12256斷開，輸入信號IN1～I(xiàn)N256被分別保持在電容器131～13256內(nèi)，變?yōu)楸３制陂g。
當(dāng)變?yōu)楸３制陂g時，首先，開關(guān)151接通，與保持在電容器131內(nèi)的輸入信號IN1相同的電壓從緩沖器141經(jīng)由開關(guān)151被輸出到節(jié)點(diǎn)NA。然后，節(jié)點(diǎn)NA的模擬電壓由ADC 16轉(zhuǎn)換成數(shù)字信號，并作為輸出信號OUT被輸出。
然后，開關(guān)151斷開，開關(guān)152接通。然后，與保持在電容器132內(nèi)的輸入信號IN2相同的電壓從緩沖器142經(jīng)由開關(guān)152被輸出到節(jié)點(diǎn)NA，由ADC 16轉(zhuǎn)換成數(shù)字信號而作為輸出信號OUT被輸出。這樣，緩沖器141～14256的輸出電壓由開關(guān)151～15256依次切換，并由ADC 16依次轉(zhuǎn)換成數(shù)字信號。
專利文獻(xiàn)1日本特開平7-38439號公報(bào)然而，在上述A/D轉(zhuǎn)換電路中，存在以下課題。
即，為了進(jìn)行阻抗變換和電路分離而配備緩沖器141～14256，使設(shè)置在緩沖器141～14256的輸出側(cè)的切換用的開關(guān)151～15256依次接通/斷開，把這些緩沖器141～14256的輸出電壓依次提供給ADC 16，轉(zhuǎn)換成數(shù)字值。由于緩沖器14需要準(zhǔn)備與輸入信號IN相同的數(shù)量，因而當(dāng)輸入信號數(shù)增多時，這些緩沖器14所占的布局面積和消耗電流增大。因此，設(shè)置許多大容量的緩沖器變得困難，只能設(shè)置小容量的緩沖器，驅(qū)動能力受到限制。因此，當(dāng)開關(guān)15接通而緩沖器14的輸出電壓被輸出到節(jié)點(diǎn)NA時，存在到該節(jié)點(diǎn)NA的電壓穩(wěn)定為止的響應(yīng)時間延長的問題。
例如，當(dāng)把與節(jié)點(diǎn)NA連接的負(fù)荷電容C設(shè)定為5pF，把緩沖器14的輸出電流I設(shè)定為5μA，把緩沖器14的響應(yīng)電壓V設(shè)定為5V時，充電給負(fù)荷電容的電荷Q具有Q＝CV＝IT(其中，T是輸出電流I流動的時間)的關(guān)系，因而T＝5pF×5V/5μA＝5μs。當(dāng)把到節(jié)點(diǎn)NA的電壓穩(wěn)定為止的響應(yīng)時間設(shè)定為4T時，該響應(yīng)時間為20μs。
在ADC 16是通常的逐次比較型的情況下，當(dāng)把取樣速度設(shè)定為10MHz左右時，數(shù)據(jù)轉(zhuǎn)換時間為1μs左右，因而輸入信號IN1～I(xiàn)N256的A/D轉(zhuǎn)換時間的合計(jì)是約5.4ms(256×21μs)。即使使用取樣速度是40MHz的高速的ADC 16，由于A/D轉(zhuǎn)換時間中緩沖器14的響應(yīng)時間占支配地位，因而該A/D轉(zhuǎn)換時間的合計(jì)也幾乎不變。
作為縮短A/D轉(zhuǎn)換時間的方法，有準(zhǔn)備多個ADC來并行進(jìn)行AD轉(zhuǎn)換的方法，然而有可能布局面積和消耗電流增大。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可縮短轉(zhuǎn)換時間而不增加布局面積和消耗電流的多輸入的A/D轉(zhuǎn)換電路。
本發(fā)明的A/D轉(zhuǎn)換電路的特征在于，該A/D轉(zhuǎn)換電路具有取樣/保持部，其在取樣期間，把m(其中，m是多數(shù))個模擬輸入信號經(jīng)由開關(guān)分別提供給對應(yīng)的電壓保持用的電容器，并在保持期間，切斷該開關(guān)而把保持在該電容器內(nèi)的電壓作為模擬電壓來輸出；DAC，其在保持期間，根據(jù)數(shù)字值生成呈n(其中，n是多數(shù))級的階梯狀增加或減少的基準(zhǔn)電壓；m個比較器，其與上述輸入信號對應(yīng)地設(shè)置，在保持期間把上述基準(zhǔn)電壓與從上述緩沖放大器所輸出的模擬電壓進(jìn)行比較來輸出判定信號；m個數(shù)據(jù)保持部，其與上述比較器對應(yīng)地設(shè)置，在保持期間把從該比較器所輸出的判定信號發(fā)生變化時的上述數(shù)字值作為數(shù)字信號來保持；選擇器，其在取樣期間，根據(jù)上述數(shù)字值依次選擇保持在上述m個數(shù)據(jù)保持部內(nèi)的數(shù)字信號來輸出；以及計(jì)數(shù)器，其在取樣期間，與時鐘信號同步地從0至少計(jì)數(shù)到m-1，把該計(jì)數(shù)值作為上述數(shù)字值來輸出，并在保持期間，與該時鐘信號同步地從0至少計(jì)數(shù)到n-1，把該計(jì)數(shù)值作為該數(shù)字值來輸出。
在本發(fā)明中，具有針對多個輸入信號的各方把保持在電容器內(nèi)的電壓與從DAC所提供的呈階梯狀變化的基準(zhǔn)電壓進(jìn)行比較的比較器。因此，由于多個輸入信號并行地與基準(zhǔn)電壓進(jìn)行比較，因而沒有必要為了轉(zhuǎn)換而切換輸入信號，不需要到輸入信號穩(wěn)定為止的等待時間，可縮短轉(zhuǎn)換時間。并且，由于針對各輸入信號保持與基準(zhǔn)電壓比較的判定信號發(fā)生變化時對應(yīng)于基準(zhǔn)電壓的數(shù)字值，因而電路結(jié)構(gòu)簡化，具有可抑制布局面積和消耗電流的效果。
本發(fā)明的上述和其他目的以及新特征通過對照附圖閱讀以下優(yōu)選實(shí)施例的說明將會更加明白。然而，附圖專用于解說，而不限定本發(fā)明的范圍。


圖1是示出本發(fā)明的實(shí)施例1的A/D轉(zhuǎn)換電路的結(jié)構(gòu)圖。
圖2是現(xiàn)有的A/D轉(zhuǎn)換電路的結(jié)構(gòu)圖。
圖3是示出圖1的動作的信號波形圖。
圖4是示出本發(fā)明的實(shí)施例2的比較器和數(shù)據(jù)保持部的結(jié)構(gòu)圖。
圖5是示出本發(fā)明的實(shí)施例3的定時控制部的結(jié)構(gòu)圖。
具體實(shí)施例方式
實(shí)施例1圖1(a)和(b)是示出本發(fā)明的實(shí)施例1的A/D轉(zhuǎn)換電路的結(jié)構(gòu)圖。
該A/D轉(zhuǎn)換電路是處理多輸入(例如，256個輸入)的部件，如圖1(a)所示，具有取樣/保持部(S&H)10、數(shù)字/模擬轉(zhuǎn)換器(以下稱為“DAC”)20以及二進(jìn)制計(jì)數(shù)器30。
取樣/保持部10具有分別輸入有模擬輸入信號INi(其中，i＝1～256)的輸入端子11i，電容器13i和緩沖器14i經(jīng)由開關(guān)12i與各輸入端子11i連接。電容器13i是保持開關(guān)12i所取樣的輸入信號INi的部件，另一端與接地電位GND連接。緩沖器14i是使保持在電容器13i內(nèi)的電壓(輸入信號INi)不變化而以低阻抗輸出模擬電壓Ai的部件，由連接電壓跟隨器的運(yùn)算放大器等構(gòu)成。
DAC 20是輸出與數(shù)字信號DIG對應(yīng)的模擬基準(zhǔn)電壓REF的部件，由以下部分構(gòu)成，即電阻分壓器21，其將電源電位VDD與接地電位GND之間的電壓分壓成例如256級的電壓；開關(guān)22i，其用于切換由該電阻分壓器21所分壓的256級的電壓而作為基準(zhǔn)電壓REF來輸出；以及解碼器(DEC)23，其將數(shù)字值DIG進(jìn)行解碼來輸出對開關(guān)22i進(jìn)行接通/斷開控制的信號。另外，解碼器23由控制信號DE控制動作，當(dāng)動作被禁止時，使輸出接地電位GND的開關(guān)221接通。并且，DAC 20構(gòu)成為當(dāng)因控制信號DE而處于動作狀態(tài)時，隨著數(shù)字值DIG的增加，基準(zhǔn)電壓REF上升。
二進(jìn)制計(jì)數(shù)器30是例如9位的計(jì)數(shù)器，是對時鐘信號CLK進(jìn)行計(jì)數(shù)并輸出其計(jì)數(shù)值CNT的部件。計(jì)數(shù)值CNT的下8位(位b0～b7)作為數(shù)字值DIG被提供給解碼器23。
該A/D轉(zhuǎn)換電路還具有與從取樣/保持部10所輸出的模擬電壓Ai對應(yīng)的256個比較器(CMP)40i，以及256個數(shù)據(jù)保持部50i。各比較器40i分別把模擬電壓Ai與基準(zhǔn)電壓REF進(jìn)行比較，在Ai≥REF時輸出電平為“L(低)”的判定信號Ri，在Ai＜REF時輸出電平為“H(高)”的判定信號Ri。并且，各數(shù)據(jù)保持部50i是分別保持當(dāng)從比較器40i所輸出的判定信號Ri從“L”變化到“H”時的數(shù)字值DIG并作為數(shù)字信號Di來輸出的部件。從各數(shù)據(jù)保持部50i所輸出的數(shù)字信號Di被提供給選擇器60。
選擇器60是當(dāng)根據(jù)控制信號OE處于可輸出狀態(tài)時，根據(jù)計(jì)數(shù)值CNT的下8位(位b0～b7)的數(shù)字值DIG來選擇數(shù)字信號Di，并作為輸出信號OUT來輸出的部件。
另外，二進(jìn)制計(jì)數(shù)器30的最上位b8作為控制信號DE被提供給DAC20，并由反相器31、32反轉(zhuǎn)，作為對取樣/保持部10的開關(guān)121～12256進(jìn)行接通/斷開控制的控制信號S/H以及對選擇器60進(jìn)行控制的控制信號OE被提供。并且，最上位b8和時鐘信號CLK被提供給“與”門(以下稱為“AND”)33，由該最上位b8進(jìn)行了門控制的時鐘信號CLK作為時鐘信號CK被提供給各數(shù)據(jù)保持部50i。
各數(shù)據(jù)保持部50i具有相同結(jié)構(gòu)，例如如圖1(b)所示，由以下部分構(gòu)成，即變化檢測部，其由用于檢測判定信號Ri從“L”變化到“H”來輸出鎖存信號LAT的觸發(fā)器(以下稱為“FF”)51、52和AND 53構(gòu)成；以及數(shù)據(jù)鎖存器54，其根據(jù)該鎖存信號LAT對數(shù)字值DIG進(jìn)行鎖存，并作為數(shù)字信號Di來輸出。即，F(xiàn)F 51、52進(jìn)行級聯(lián)連接，與公共的時鐘信號CK同步動作，該FF 51的輸出端子Q和FF 52的反轉(zhuǎn)輸出端子/Q連接在AND 53的輸入側(cè)，從該AND 53的輸出側(cè)輸出鎖存信號LAT。
圖3是示出圖1的動作的信號波形圖。該A/D轉(zhuǎn)換電路的動作被分為計(jì)數(shù)值CNT是0～255的取樣和輸出期間以及計(jì)數(shù)值CNT是256～511的轉(zhuǎn)換期間。以下，參照該圖3，把圖1的動作分為取樣和輸出動作(1)以及轉(zhuǎn)換動作(2)來進(jìn)行說明。
(1)取樣和輸出動作在計(jì)數(shù)值CNT是0～255期間，最上位b8是“L”，控制信號DE和時鐘信號CK為“L”，控制信號S/H、OE為“H”。由于控制信號DE是“L”，因而DAC 20的動作停止，基準(zhǔn)電壓REF變?yōu)榻拥仉娢籊ND。并且，由于時鐘信號CK固定在“L”，因而各數(shù)據(jù)保持部50i的變化檢測部也停止動作。因此，鎖存在各數(shù)據(jù)保持部50i內(nèi)的數(shù)字信號Di不變化。
另一方面，控制信號S/H為“H”，取樣/保持部10的開關(guān)121～12256全部接通。由此，提供給各輸入端子11i的輸入信號INi經(jīng)由對應(yīng)的開關(guān)12i被提供給電容器13i，該電容器13i被充電成與輸入信號INi相同的電壓。然后，與輸入信號INi相同的電壓作為模擬電壓Ai從緩沖器14i被輸出。在該期間，當(dāng)輸入信號INi發(fā)生變化時，模擬電壓Ai也追隨該變化而變化。
并且，由于控制信號OE為“H”，因而選擇器60的動作開始。最初，由于數(shù)字值DIG是0，因而選擇數(shù)據(jù)保持部501的數(shù)字信號D1，并作為輸出信號OUT來輸出。如果在下一時鐘信號CLK的上升時數(shù)字值DIG為1，則選擇數(shù)據(jù)保持部502的數(shù)字信號D2，并作為輸出信號OUT來輸出。以下同樣，時鐘信號CLK每次上升時，數(shù)字值DIG增加，根據(jù)該數(shù)字值DIG把數(shù)字信號Di作為輸出信號OUT依次輸出。
這里，當(dāng)把時鐘信號CLK的頻率設(shè)定為1MHz時，取樣/保持部10的各開關(guān)12i處于接通狀態(tài)的期間是256μs。因此，即使緩沖器14i的驅(qū)動能力小，也可以說該時間足以使所輸出的模擬電壓Ai穩(wěn)定。
(2)轉(zhuǎn)換動作在計(jì)數(shù)值CNT是256～511期間，最上位b8為“H”，控制信號DE為“H”，時鐘信號S/H、OE為“L”。并且，從AND 33開始輸出時鐘信號CK，各數(shù)據(jù)保持部50i的變化檢測部的動作開始。
由于控制信號S/H為“L”，因而取樣/保持部10的開關(guān)121～12256全部斷開。由此，各輸入端子11i與電容器13i之間的連接被遮斷，開關(guān)12i剛斷開前的電壓作為輸入信號INi被保持在該電容器13i內(nèi)。然后，與保持在電容器13i內(nèi)的輸入信號INi相同的電壓作為模擬電壓Ai從緩沖器14i被輸出，并被提供給對應(yīng)的比較器40i。并且，當(dāng)控制信號OE為“L”時，選擇器60的動作停止。
并且，由于控制信號DE為“H”，因而DAC 20的解碼器23的動作開始。根據(jù)計(jì)數(shù)值CNT的作為下8位的數(shù)字值DIG，依次切換被電阻分壓器21所分壓的256級的電壓，并作為基準(zhǔn)電壓REF來輸出。即，基準(zhǔn)電壓REF隨著數(shù)字值DIG的增加，呈階梯狀從接地電位GND上升到電源電位VDD。
基準(zhǔn)電壓REF被公共地提供給各比較器401。另一方面，與輸入信號INi對應(yīng)的模擬電壓Ai被分別提供給各比較器40i，在這些比較器40i中，分別進(jìn)行模擬信號Ai與基準(zhǔn)電壓REF的比較，并輸出該比較結(jié)果的判定信號Ri。由于基準(zhǔn)電壓REF呈階梯狀從接地電位GND上升到電源電位VDD，因而最初Ai≥REF，判定信號Ri是“L”。
當(dāng)基準(zhǔn)電壓REF上升而變?yōu)锳i＜REF時，判定信號Ri從“L”變化到“H”。當(dāng)判定信號Ri從“L”變化到“H”時，從數(shù)據(jù)保持部50i的變化檢測部輸出鎖存信號LAT，此時的數(shù)字值DIG作為數(shù)字信號Di被保持在數(shù)據(jù)鎖存器54內(nèi)。因此，保持在數(shù)據(jù)鎖存器54內(nèi)的數(shù)字信號Di是基準(zhǔn)電壓REF超過模擬信號Ai的瞬間的數(shù)字值DIG，即與大致等于模擬信號Ai的基準(zhǔn)電壓REF對應(yīng)的值。然而，把該數(shù)字值Di作為輸出信號OUT來輸出是在計(jì)數(shù)值CNT增加到511后回到0、并且根據(jù)該計(jì)數(shù)值CNT選擇了數(shù)據(jù)保持部50i時進(jìn)行的。
如上所述，該實(shí)施例1的A/D轉(zhuǎn)換電路由于針對多個模擬信號Ai的各方設(shè)置了對應(yīng)的比較器40i，因而沒有必要在取樣/保持部10的緩沖器14i的輸出側(cè)設(shè)置切換用的開關(guān)，總是能把這些緩沖器14i的輸出信號(模擬電壓Ai)作為比較器40i的輸入信號來提供。因此，作為緩沖器14i沒有必要準(zhǔn)備驅(qū)動能力大的緩沖器，具有可縮短轉(zhuǎn)換時間而不增加布局面積和消耗電流的優(yōu)點(diǎn)。
順便提一下，在該實(shí)施例1中，當(dāng)把時鐘信號CLK的頻率設(shè)定為1MHz時，對所有256個輸入進(jìn)行A/D轉(zhuǎn)換所需的時間是1μs×512計(jì)數(shù)＝512μs，為現(xiàn)有電路的9.5％，可大幅縮短轉(zhuǎn)換時間。
實(shí)施例2圖4是示出本發(fā)明的實(shí)施例2的比較器和數(shù)據(jù)保持部的結(jié)構(gòu)圖。
該比較器40A和數(shù)據(jù)保持部50A是取代圖1中的各比較器40i和數(shù)據(jù)保持部50i而設(shè)置的。
比較器40A是當(dāng)被提供了功率控制信號PD時(在本例中，當(dāng)PD為“H”時)轉(zhuǎn)移到低消耗功率模式的部件。例如，在圖1中的比較器40的電源供給路徑上設(shè)置開關(guān)，該開關(guān)可通過根據(jù)功率控制信號PD進(jìn)行接通/斷開控制來構(gòu)成。
數(shù)據(jù)保持部50A除了當(dāng)判定信號Ri從“L”變化到“H”時，對數(shù)字值DIG進(jìn)行鎖存而作為數(shù)字信號Di來輸出的功能以外，還追加了對比較器40A輸出功率控制信號PD的功能。即，該數(shù)據(jù)保持部50A除了與圖1(b)一樣的由FF 51、52和AND 53構(gòu)成的變化檢測部、以及根據(jù)從該變化檢測部所輸出的鎖存信號LAT對數(shù)字值DIG進(jìn)行鎖存的數(shù)據(jù)鎖存器54以外，還具有設(shè)置/復(fù)位型的FF 55。鎖存信號LAT被提供給FF 55的設(shè)置端子S，公共的復(fù)位信號RST被提供給復(fù)位端子R，從輸出端子Q輸出功率控制信號PD。另外，復(fù)位信號RST由把控制信號OE和8位的數(shù)字值DIG作為輸入、由9位的AND 34所生成，以便當(dāng)例如計(jì)數(shù)值CNT是255時被提供。
在該比較器40A和數(shù)據(jù)保持部50A中，當(dāng)計(jì)數(shù)值CNT為255時，根據(jù)從AND 34所輸出的復(fù)位信號RST使數(shù)據(jù)保持部50A的FF 55復(fù)位，功率控制信號PD為“L”。由此，比較器40A的動作開始。
然后，當(dāng)數(shù)據(jù)保持部50A的變化檢測部檢測出判定信號Ri從“L”變化到“H”時，根據(jù)鎖存信號LAT把數(shù)字值DIG鎖存在數(shù)據(jù)鎖存器54內(nèi)，并根據(jù)該鎖存信號LAT設(shè)置FF 55。由此，功率控制信號PD為“H”，比較器40A的動作停止。
如上所述，該實(shí)施例2的數(shù)據(jù)保持部50A具有僅在檢測出判定信號Ri從“L”變化到“H”的期間停止功率控制信號PD(使PD為“L”)的功能，比較器40A構(gòu)成為僅在該功率控制信號PD停止的期間進(jìn)行動作。由此，具有可抑制不需要的功率消耗的優(yōu)點(diǎn)。
實(shí)施例3圖5是示出本發(fā)明的實(shí)施例3的定時控制部的結(jié)構(gòu)圖。
該定時控制部是為了使任意的輸入信號數(shù)m與基準(zhǔn)電壓數(shù)n對應(yīng)，而取代圖1中的二進(jìn)制計(jì)數(shù)器30及其周邊的反相器31、32和AND 33而設(shè)置的。
該定時控制部具有用于在取樣期間和保持期間切換時鐘信號CLK來輸出的選擇器71。在保持期間中從0至少計(jì)數(shù)到m-1的計(jì)數(shù)器72連接在選擇器71的第1輸出側(cè)，在取樣期間中從0至少計(jì)數(shù)到n-1的計(jì)數(shù)器73連接在該選擇器71的第2輸出側(cè)。
計(jì)數(shù)器72、73的計(jì)數(shù)值分別連接在選擇器74的第1和第2輸入側(cè)。選擇器74在保持期間中選擇計(jì)數(shù)器72的計(jì)數(shù)值，在取樣期間中選擇計(jì)數(shù)器73的計(jì)數(shù)值，并作為數(shù)字值DIG來輸出。
計(jì)數(shù)器72、73分別具有輸出溢出信號OF1、OF2的功能和根據(jù)復(fù)位信號進(jìn)行清零的復(fù)位功能。并且，計(jì)數(shù)器72的溢出信號OF1被提供給設(shè)置/復(fù)位型的FF 75的復(fù)位端子R和計(jì)數(shù)器73的復(fù)位端子R，計(jì)數(shù)器73的溢出信號OF2被提供給FF 75的設(shè)置端子S和計(jì)數(shù)器72的復(fù)位端子R。
FF 75的輸出信號S75作為選擇信號被提供給選擇器71、74，并作為控制信號DE被輸出到DAC 20中。并且，F(xiàn)F 75的輸出信號被反相器31、32反轉(zhuǎn)，并作為控制信號S/H、OE分別被提供給取樣/保持部10和選擇器60。并且，選擇器71的第1輸出側(cè)的信號作為時鐘信號CK被提供給各數(shù)據(jù)保持部50i。
在該定時控制部中，在保持期間，F(xiàn)F 75的輸出信號S75例如為“H”，由選擇器71選擇第1輸出側(cè)，由選擇器74選擇第1輸入側(cè)。由此，計(jì)數(shù)器72動作，其計(jì)數(shù)值作為數(shù)字值DIG從選擇器74被輸出。并且，從選擇器71的第1輸出側(cè)所輸出的時鐘信號CK被提供給各數(shù)據(jù)保持部50i。當(dāng)計(jì)數(shù)器72的計(jì)數(shù)值為m時，溢出信號OF1被輸出，F(xiàn)F 75和計(jì)數(shù)器73被復(fù)位。由此，F(xiàn)F 75的輸出信號S75為“L”，轉(zhuǎn)移到取樣期間。
在取樣期間，由選擇器71選擇第2輸出側(cè)，由選擇器74選擇第2輸入側(cè)。由此，計(jì)數(shù)器73動作，其計(jì)數(shù)值作為數(shù)字值DIG從計(jì)數(shù)器74被輸出。當(dāng)計(jì)數(shù)器72的計(jì)數(shù)值從0依次增加而變?yōu)閚時，溢出信號OF2被輸出，F(xiàn)F 75被設(shè)置，計(jì)數(shù)器72被復(fù)位。由此，F(xiàn)F 75的輸出信號S75為“H”，轉(zhuǎn)移到保持期間。
如上所述，該實(shí)施例3的定時控制部具有分別對輸入信號數(shù)m和基準(zhǔn)電壓數(shù)n進(jìn)行計(jì)數(shù)的2個計(jì)數(shù)器72、73，使用保持期間和取樣期間進(jìn)行切換來輸出數(shù)字值DIG。由此，具有可與任意的輸入信號數(shù)m和基準(zhǔn)電壓數(shù)n對應(yīng)來進(jìn)行最佳的定時控制的優(yōu)點(diǎn)。
另外，本發(fā)明不限于上述實(shí)施例，可進(jìn)行各種變形。作為該變形例，例如有以下變形例。
(a)使輸入信號IN的數(shù)量與從DAC 20所輸出的基準(zhǔn)電壓REF的數(shù)量相同(256)作了說明，然而可以是不同數(shù)量。在輸入信號數(shù)m和基準(zhǔn)電壓數(shù)n不同的情況下，可以構(gòu)成為使二進(jìn)制計(jì)數(shù)器30的最大計(jì)數(shù)值可計(jì)數(shù)到m和n中的較大一方的2倍。
例如，在輸入信號數(shù)m是128、以及A/D轉(zhuǎn)換分辨率即基準(zhǔn)電壓數(shù)n是256(8位)的情況下，二進(jìn)制計(jì)數(shù)器30采用9位。在該情況下，在取樣和輸出動作期間中的數(shù)字值DIG的128～255的期間，由于不存在對應(yīng)的數(shù)據(jù)保持部50，因而不會輸出有效的輸出信號OUT。
并且，在輸入信號數(shù)m是256、以及基準(zhǔn)電壓數(shù)n是128的情況下，二進(jìn)制計(jì)數(shù)器30也采用9位。在該情況下，DAC 20構(gòu)成為當(dāng)數(shù)字值DIG是128～255時，總是輸出電源電位VDD作為基準(zhǔn)電壓REF。
(b)DAC 20的結(jié)構(gòu)不限于例示的結(jié)構(gòu)。例如，只要使用加權(quán)電阻型和梯形電阻型等，就可不使用解碼器23而根據(jù)二進(jìn)制數(shù)字值DIG直接控制開關(guān)，因而可使電路簡化。
(c)DAC 20構(gòu)成為隨著數(shù)字值DIG的增加而使基準(zhǔn)電壓REF階梯式上升，而與此相反，也可以構(gòu)成為使基準(zhǔn)電壓REF階梯式下降。在該情況下，使從各比較器40i所輸出的判定信號Ri的電平反轉(zhuǎn)，或者把各數(shù)據(jù)保持部50i的結(jié)構(gòu)變更成當(dāng)判定信號Ri從“H”變化到“L”時保持?jǐn)?shù)字值DIG即可。
(d)在圖4的數(shù)據(jù)保持部50A中，當(dāng)判定信號Ri從“L”變化到“H”時，把功率控制信號PD輸出到對應(yīng)的比較器40A中來使該比較器40A的動作停止，然而可以把圖1中的各比較器40i變更為圖4所示的可進(jìn)行功率控制的比較器40A，并提供控制信號OE作為功率控制信號。在該情況下，各比較器40A在計(jì)數(shù)值CNT是256～511的轉(zhuǎn)換動作期間中處于動作狀態(tài)。
(e)在計(jì)數(shù)值CNT的前半進(jìn)行取樣和輸出動作，在后半進(jìn)行轉(zhuǎn)換動作，然而可以與之相反。
權(quán)利要求
1.一種模擬/數(shù)字轉(zhuǎn)換電路，其特征在于，該模擬/數(shù)字轉(zhuǎn)換電路具有取樣/保持部，其在取樣期間，把m個模擬輸入信號經(jīng)由開關(guān)分別提供給對應(yīng)的電壓保持用的電容器，并在保持期間，切斷該開關(guān)而把保持在該電容器內(nèi)的電壓作為模擬電壓來輸出；數(shù)字/模擬轉(zhuǎn)換器，其在保持期間，根據(jù)數(shù)字值生成呈n級的階梯狀增加或減少的基準(zhǔn)電壓；m個比較器，其與上述輸入信號對應(yīng)地設(shè)置，在保持期間把上述基準(zhǔn)電壓與從上述緩沖放大器所輸出的模擬電壓進(jìn)行比較來輸出判定信號；m個數(shù)據(jù)保持部，其與上述比較器對應(yīng)地設(shè)置，在保持期間把從該比較器所輸出的判定信號發(fā)生變化時的上述數(shù)字值作為數(shù)字信號來保持；選擇器，其在取樣期間，根據(jù)上述數(shù)字值依次選擇保持在上述m個數(shù)據(jù)保持部內(nèi)的數(shù)字信號來進(jìn)行輸出；以及計(jì)數(shù)器，其在取樣期間，與時鐘信號同步地從0至少計(jì)數(shù)到m-1，把該計(jì)數(shù)值作為上述數(shù)字值來輸出，并在保持期間，與該時鐘信號同步地從0至少計(jì)數(shù)到n-1，把該計(jì)數(shù)值作為該數(shù)字值來輸出；其中，m、n是復(fù)數(shù)。
2.根據(jù)權(quán)利要求1所述的模擬/數(shù)字轉(zhuǎn)換電路，其特征在于，上述數(shù)據(jù)保持部在檢測出從上述比較器所輸出的判定信號的變化之后，輸出用于在下一保持期間開始前的期間使對應(yīng)的上述比較器處于等待狀態(tài)的功率控制信號。
3.根據(jù)權(quán)利要求1所述的模擬/數(shù)字轉(zhuǎn)換電路，其特征在于，上述比較器在取樣期間中處于等待狀態(tài)。
全文摘要
本發(fā)明提供一種A/D轉(zhuǎn)換電路，該電路是可縮短轉(zhuǎn)換時間而不增加布局面積和消耗電流的多輸入的A/D轉(zhuǎn)換電路。當(dāng)二進(jìn)制計(jì)數(shù)器(30)的最上位(b8)為“L”時，各輸入信號(INi)被取樣/保持部(10)取樣，保持在各數(shù)據(jù)保持部(50
文檔編號H03M1/12GK101018058SQ20071000697
公開日2007年8月15日 申請日期2007年1月31日 優(yōu)先權(quán)日2006年2月10日
發(fā)明者山田敏己 申請人:沖電氣工業(yè)株式會社