專利名稱：具有自修正功能的cmos對稱輸出sr鎖存器的制作方法
技術(shù)領(lǐng)域：
“具有自修正功能的CMOS對稱輸出SR鎖存器”直接應(yīng)用的技術(shù)領(lǐng)域是高性能的集成電路設(shè)計。所提出電路是一類具有對因噪聲，宇宙射線等造成的錯誤具有自我修正功能的CMOS對稱輸出鎖存器單元。
背景技術(shù)：
隨著CMOS集成電路制造工藝逐漸進(jìn)入納米尺寸領(lǐng)域，集成電路的規(guī)模和復(fù)雜性日益增大，由于宇宙射線粒子轟擊等造成軟錯誤對于集成電路的可靠性造成一定的威脅。由于工藝的進(jìn)步，CMOS電路中節(jié)點電容隨之減小，從而要使一個節(jié)點發(fā)生翻轉(zhuǎn)所需要的總電荷減小，也即意味著在過去不會帶來影響的低能量宇宙射線粒子現(xiàn)在會對電路造成足夠的威脅。另外由于集成電路電源電壓的下降，電路的噪聲容限隨之降低，因而也使得電路的內(nèi)部節(jié)點更容易發(fā)生錯誤翻轉(zhuǎn)。
為了減弱軟錯誤的影響，研究者們提出了各種不同的電路增強方法。其中一種便是電路制造工藝流程的改進(jìn)。研究發(fā)現(xiàn)，造成軟錯誤的原因除了宇宙射線粒子的轟擊外還包括封裝中放射性雜質(zhì)，硼10雜質(zhì)等。因此，通過工藝改進(jìn)如消除硼10，芯片的軟錯誤就能大量減小。一個例子便是IBM從2002年起便開始在其工藝流程中消除硼10。但是這種方法的缺點是有時難以實現(xiàn)。因為要改變一個工藝流程是相當(dāng)困難的一件事。另一種方法便是通過在電路中引入電容，電阻等元件來增強電路抗軟錯誤的能力。但是引入電容，電阻一方面會降低電路的運行速度，另一方面便是其所能達(dá)到的抗軟錯誤能力依舊有限。第三種方法便是從電路設(shè)計方法入手，設(shè)計出魯棒性很強的電路。
圖1和圖2顯示的是基本的4管NAND或者4管NOR組成CMOS SR鎖存器電路。這兩個電路的共同點是抗軟錯誤能力較差且電路輸出上升和下降轉(zhuǎn)換不對稱。圖3顯示的是一個具有抗軟錯誤能力的SRAM電路單元。通過把圖3電路的思想用到4管NAND和4管NOR組成的CMOS SR鎖存器，James R.Hoff等人提出了一種具有抗軟錯誤能力的SR鎖存器圖4，圖5(見美國專利Redundant single event upset suppression system，Patent No.US 7,023,235 B2)。然而該電路依舊沒有解決電路輸出上升和下降轉(zhuǎn)換不對稱的問題。比如對于圖4的NAND組成的SR鎖存器，當(dāng)S為低時R為高時，p1管導(dǎo)通，對節(jié)點Q充電使其變高。同樣，QB經(jīng)過p5晶體管的充電作用也逐漸升高。雖然此時R為高，n3管導(dǎo)通。但是在QB上升為高之前，n4管依舊關(guān)閉，因而QN不能立刻將為低電平。只有當(dāng)QB或者Q上升到高之后，QN才能下降為低電平。同樣當(dāng)R為低時S為高，QN由于p3晶體管導(dǎo)通而充電變高，然而在QN變高之前，n2始終關(guān)閉，因此Q不能立刻變?yōu)榈碗娖健Ｖ挥性赒N變?yōu)楦唠娖街?，Q才能下降為低電平。因此Q和QN的延時是不對稱的。同樣的分析也可以用于傳統(tǒng)的由NOR組成的SR鎖存器電路。在高性能集成電路中，對稱的延時對于信號的充分利用具有重要的地位。因此我們應(yīng)當(dāng)保證Q和QN具有相同的延時特性。
Borivoje Nikolie等人針對基于靈敏放大器的觸發(fā)器曾提出過對于NAND構(gòu)成的SR鎖存器進(jìn)行變換使的延時對稱的電路結(jié)構(gòu)(見文獻(xiàn)Borivoje Nikolie et al.“Improvedsense-amplifier-based flip-flopdesign and measurements，”in JSSC，vol.35，no.6，June 2000，pp.876-884)。然而該結(jié)構(gòu)只針對NAND構(gòu)成的SR鎖存器，沒有提供NOR構(gòu)成的SR鎖存器的電路結(jié)構(gòu)。并且更為重要的是，它并不具備自我修正的抗軟錯誤的能力。綜合以上各種因素的考慮，本發(fā)明將提出一種新的既有自我修正能力，又有對稱輸出能力的鎖存器。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種具有自修正能力的，具有對稱延時輸出性能的SEUT_SR鎖存器，結(jié)構(gòu)如圖6，圖8所示。
本發(fā)明的有益效果是與傳統(tǒng)的SR鎖存器電路相比，本發(fā)明提出的SEUT_SR鎖存器能夠具有對稱的輸出延時性能，具有強的抗軟錯誤的能力，具有自我修正的功能，所提出的電路技術(shù)非常適合作為數(shù)字電路標(biāo)準(zhǔn)單元并應(yīng)用在高性能集成電路設(shè)計中。


圖1.傳統(tǒng)的由4管NAND組成的SR鎖存器a，原理圖，b，電路圖。
圖2.傳統(tǒng)的由4管NOR組成的SR鎖存器a，原理圖，b，電路圖。
圖3.傳統(tǒng)的具有自修正能力的SRAM單元電路。
圖4.傳統(tǒng)的具有自修正能力的非對稱輸出的由NAND組成的SR鎖存器單元電路a，原理圖，b，電路圖。
圖5.傳統(tǒng)的具有自修正能力的非對稱輸出的由NOR組成的SR鎖存器單元電路a，原理圖，b，電路圖。
圖6.本發(fā)明所述的由NOR組成的具有自我修正能力的CMOS對稱輸出SEUT_SR鎖存器電路結(jié)構(gòu)圖。
圖7.NOR組成的CMOS對稱輸出SEUT_SR鎖存器的真值表。
圖8.本發(fā)明所述的由NAND組成的具有自我修正能力的CMOS對稱輸出SEUT_SR鎖存器電路結(jié)構(gòu)圖。
圖9.NAND組成的CMOS對稱輸出SEUT_SR鎖存器的真值表。
圖10.NOR組成的CMOS對稱輸出SEUT_SR鎖存器的波形仿真圖。
圖11.NAND組成的CMOS對稱輸出SEUT_SR鎖存器的波形仿真圖。
圖12.傳統(tǒng)電路面對宇宙粒子等的轟擊時，當(dāng)粒子強度逐漸增強時，Q，QN發(fā)生翻轉(zhuǎn)錯誤。
圖13.新的電路面對宇宙粒子等的轟擊時，當(dāng)粒子強度逐漸增強時，Q，QN實現(xiàn)自我修正，仍然保持正確狀態(tài)。
具體實施例方式
本發(fā)明解決其技術(shù)問題的技術(shù)方案是由NOR組成具有自修正功能的CMOS對稱輸出SR鎖存器，如圖6所示；由NAND組成的具有自修正功能的CMOS對稱輸出SR鎖存器，如圖8所示。首先，我們描述一下由NOR組成的SEUT_SR的工作原理。
對于圖6所示的NOR組成的SR鎖存器， 表示R經(jīng)過反相器反相后的信號， 表示S經(jīng)過反相器反相后的信號。由于R，S， ，和 僅僅驅(qū)動MOS管的柵極，忽略柵極漏電流，不會有額外電流通過柵流入R，S， ，和 ，從而避免反相驅(qū)動的問題。對于NOR組成SR鎖存器，R為高，S為高是禁止出現(xiàn)的輸入組合。因此，我們只考慮其他三種R，S組合狀態(tài)。
當(dāng)S為低，R為高時，Q通過n1放電至低電平，QB通過n7放電至低電平，QN通過p4充電至高電平，QBN通過p10充電至高電平。
當(dāng)S為高，R為低時，Q通過p1充電至高電平，QB通過p7充電至高電平，QN通過n4放電至低電平，QBN通過n10放電至低電平。
當(dāng)S為低，R為低時，電路進(jìn)入保持狀態(tài)，Q，QN，QB，QBN保持原始狀態(tài)。
該電路的自我修正功能是這樣的。假如初始Q，QN，QB，QBN狀態(tài)為低，高，低，高，而S為低，R為低，電路進(jìn)入保持狀態(tài)。由于宇宙射線，粒子轟擊等原因，Q發(fā)生錯誤翻轉(zhuǎn)變?yōu)楦?。于是狀態(tài)變?yōu)?，高，高，低，高。然而首先由于S和R均為低，因此p1截止，n1截止，p3導(dǎo)通，n3導(dǎo)通。但由于QBN為高，因此p2截止，從而Q不能始終維持為高。由于QN為高，n2導(dǎo)通，因此Q的高電平將經(jīng)過n2，n3支路放電。最終Q依舊為低電平，Q，QN，QB，QBN狀態(tài)依舊為低，高，低，高。同樣，當(dāng)一個錯誤發(fā)生在其他節(jié)點，如QN，QB，QBN時，該電路依舊能否自我修正回到初始狀態(tài)。
在圖8所示的由NAND組成的SR電路中， 表示R經(jīng)過反相器反相后的信號， 表示S經(jīng)過反相器反相后的信號。由于R，S， ，和 僅僅驅(qū)動MOS管的柵極，忽略柵極漏電流，不會有額外電流通過柵流入R，S， ，和 ，從而避免反相驅(qū)動的問題。對于NAND組成SR鎖存器，R為低，S為低是禁止出現(xiàn)的輸入組合。因此，我們只考慮其他三種R，S組合狀態(tài)。
當(dāng)S為低，R為高時，Q通過p1充電至高電平，QB通過p7充電至高電平，QN通過n4放電至低電平，QBN通過n10放電至低電平。
當(dāng)S為高，R為低時，Q通過n1放電至低電平，QB通過n7放電至低電平，QN通過p4充電至高電平，QBN通過p10充電至高電平。
當(dāng)S為高，R為高時，電路進(jìn)入保持狀態(tài)，Q，QN，QB，QBN保持原始狀態(tài)。
可以看到，在Q，QN發(fā)生轉(zhuǎn)換時的充電或者放電支路上，均只有一個晶體管控制放電和充電，能夠保持輸出延時的對稱性。同時，也由于充電或者放電支路上只有一個晶體管，該SR鎖存器的速度得到了提升。
該電路的自我修正功能是這樣的。假如初始Q，QN，QB，QBN狀態(tài)為低，高，低，高，而S為高，R為高，電路進(jìn)入保持狀態(tài)。由于宇宙射線，粒子轟擊等原因，Q發(fā)生錯誤翻轉(zhuǎn)變?yōu)楦?。于是狀態(tài)變?yōu)椋?，高，低，高。然而首先由于S和R均為高，因此p1截止，n1截止，p3導(dǎo)通，n3導(dǎo)通。但由于QBN為高，因此p2截止，從而Q不能始終維持為高。由于QN為高，n2導(dǎo)通，因此Q的高電平將經(jīng)過n2，n3支路放電。最終Q依舊為低電平，Q，QN，QB，QBN狀態(tài)依舊為低，高，低，高。同樣，當(dāng)一個錯誤發(fā)生在其他節(jié)點，如QN，QB，QBN時，該電路依舊能否自我修正回到初始狀態(tài)。
為了顯示本電路結(jié)構(gòu)的優(yōu)越性，我們以NOR和NAND組成的SR鎖存器為例，比較它們的延時性能。首先我們對這些電路晶體管的尺寸進(jìn)行優(yōu)化。其中對于傳統(tǒng)的SR鎖存器如圖1，圖2所示的電路的所有晶體管尺寸都允許優(yōu)化。而對于新的電路如圖6，圖8，僅對其中的n1，n4，n7，n10，p1，p4，p7，p10允許尺寸優(yōu)化，其他晶體管尺寸取最小值。優(yōu)化的目標(biāo)是使的所有延時盡量一樣且最小。所得到的結(jié)果如圖10，圖11所示。其延時性能總結(jié)如下傳統(tǒng)由NOR組成的鎖存器狀態(tài)S＝0，R＝0-＞1，Q下降延時為70.94ps QN上升延時為114.3ps新的由NOR組成的鎖存器SEUT_SR狀態(tài)S＝0，R＝0-＞1，Q下降延時為41.17ps QN上升延時為41.17ps傳統(tǒng)由NAND組成的鎖存器狀態(tài)R＝1，S＝1-＞0，Q下降延時為286.3ps QN上升延時為304.5ps新的由NAND組成的鎖存器SEUT_SR狀態(tài)R＝1，S＝1-＞0，Q下降延時為53.68ps QN上升延時為53.68ps可以看到，新的電路延時得到大大減小。另外，為了仿真新電路的自我修正功能，我們假設(shè)Q，QN的初始狀態(tài)分別為1和0，Q點的軟錯誤用一個電流源來仿真。圖12，圖13顯示了仿真的結(jié)果?？梢钥吹?，對于傳統(tǒng)的沒有自我修復(fù)功能的電路，隨著粒子轟擊能量的增強，最終Q和QN狀態(tài)發(fā)生翻轉(zhuǎn)，出現(xiàn)錯誤。而對于新的電路，Q和QN則能夠?qū)@種錯誤進(jìn)行自我修復(fù)，最終仍保持Q為1，QN為0的狀態(tài)。
本發(fā)明的必要技術(shù)特征是1，具有自修正能力，只要Q，QN，QB，QBN中有一個節(jié)點因軟錯誤發(fā)生錯誤翻轉(zhuǎn)，該電路都能夠自動恢復(fù)到初始的正確狀態(tài)。
2，具有對稱的晶體管結(jié)構(gòu)特征，無論上升或者下降轉(zhuǎn)換，每個支路上均含有相同數(shù)目的處于開關(guān)狀態(tài)的晶體管。
3，對于Q，QN節(jié)點對應(yīng)的電路p1-p6，n1-n6的尺寸大小可以與QB，QBN節(jié)點對應(yīng)的電路p7-p12，n7-n12的尺寸大小不一致。
權(quán)利要求
1，具有自修正功能的CMOS對稱輸出由NOR電路變化而得的SR鎖存器，其特征在于，包含第一鎖存器包含狀態(tài)Q和狀態(tài)QN的鎖存電路，其中狀態(tài)Q鎖存電路含有互相串聯(lián)的PMOS管p2和p3，該p2管的柵極接QBN信號，該p3管的柵極接輸入信號R，PMOS管p1的源極和p2管的源極相連后接電源，該p1管的漏極和p3管的漏極相連后形成信號Q的輸出端，p1的柵極接輸入信號S的反相信號，互相串聯(lián)的NMOS管n2和n3，該n2管的柵極接QN信號，該n3管的柵極接輸入信號S的反相信號，NMOS管n1的漏極和n3管的漏極相連后形成信號Q的輸出端，該n1管的源極和n2的源極相連后接地，n1管的柵極接輸入信號R，其中狀態(tài)QN鎖存電路含有互相串聯(lián)的PMOS管p5和p6，該p5管的柵極接Q信號，該p6管的柵極接輸入信號S，PMOS管p4的源極和p5管的源極相連后接電源，該p4管的漏極和p6管的漏極相連后形成信號QN的輸出端，p4的柵極接輸入信號R的反相信號，互相串聯(lián)的NMOS管n6和n5，該n5管的柵極接QB信號，該n6管的柵極接輸入信號R的反相信號，NMOS管n4的漏極和n6管的漏極相連后形成信號QN的輸出端，該n4管的源極和n5的源極相連后接地，n4管的柵極接輸入信號S，第二鎖存器包含狀態(tài)QB和狀態(tài)QBN的鎖存電路，其中狀態(tài)QB鎖存電路含有互相串聯(lián)的PMOS管p8和p9，該p8管的柵極接QN信號，該p9管的柵極接輸入信號R，PMOS管p7的源極和p8管的源極相連后接電源，該p7管的漏極和p9管的漏極相連后形成信號QB的輸出端，p7的柵極接輸入信號S的反相信號，互相串聯(lián)的NMOS管n9和n8，該n8管的柵極接QBN信號，該n9管的柵極接輸入信號S的反相信號，NMOS管n7的漏極和n9管的漏極相連后形成信號QB的輸出端，該n7管的源極和n8的源極相連后接地，n7管的柵極接輸入信號R，其中狀態(tài)QBN鎖存電路含有互相串聯(lián)的PMOS管p11和p12，該p11管的柵極接QB信號，該p12管的柵極接輸入信號S，PMOS管p10的源極和p11管的源極相連后接電源，該p10管的漏極和p12管的漏極相連后形成信號QBN的輸出端，p10的柵極接輸入信號R的反相信號，互相串聯(lián)的NMOS管n12和n11，該n11管的柵極接Q信號，該n12管的柵極接輸入信號R的反相信號，NMOS管n10的漏極和n12管的漏極相連后形成信號QBN的輸出端，該n10管的源極和n11的源極相連后接地，n10管的柵極接輸入信號S。
2，具有自修正功能的CMOS對稱輸出由NAND電路變化而得的SR鎖存器，其特征在于，包含第一鎖存器包含狀態(tài)Q和狀態(tài)QN的鎖存電路，其中狀態(tài)Q鎖存電路含有互相串聯(lián)的PMOS管p2和p3，該p2管的柵極接QBN信號，該p3管的柵極接輸入信號R的反相信號，PMOS管p1的源極和p2管的源極相連后接電源，該p1管的漏極和p3管的漏極相連后形成信號Q的輸出端，p1的柵極接輸入信號S，互相串聯(lián)的NMOS管n2和n3，該n2管的柵極接QN信號，該n3管的柵極接輸入信號S，NMOS管n1的漏極和n3管的漏極相連后形成信號Q的輸出端，該n1管的源極和n2的源極相連后接地，n1的柵極接輸入信號R的反相信號，其中狀態(tài)QN鎖存電路含有互相串聯(lián)的PMOS管p5和p6，該p5管的柵極接Q信號，該p6管的柵極接輸入信號S的反相信號，PMOS管p4的源極和p5管的源極相連后接電源，該p4管的漏極和p6管的漏極相連后形成信號QN的輸出端，p4的柵極接輸入信號R，互相串聯(lián)的NMOS管n6和n5，該n5管的柵極接QB信號，該n6管的柵極接輸入信號R，NMOS管n4的漏極和n6管的漏極相連后形成信號QN的輸出端，該n4管的源極和n5的源極相連后接地，n4的柵極接輸入信號S的反相信號，第二鎖存器包含狀態(tài)QB和狀態(tài)QBN的鎖存電路，其中狀態(tài)QB鎖存電路含有互相串聯(lián)的PMOS管p8和p9，該p8管的柵極接QN信號，該p9管的柵極接輸入信號R的反相信號，PMOS管p7的源極和p8管的源極相連后接電源，該p7管的漏極和p9管的漏極相連后形成信號QB的輸出端，p7的柵極接輸入信號S，互相串聯(lián)的NMOS管n9和n8，該n8管的柵極接QBN信號，該n9管的柵極接輸入信號S，NMOS管n7的漏極和n9管的漏極相連后形成信號QB的輸出端，該n7管的源極和n8的源極相連后接地，n7管的柵極接輸入信號R的反相信號，其中狀態(tài)QBN鎖存電路含有互相串聯(lián)的PMOS管p11和p12，該p11管的柵極接QB信號，該p12管的柵極接輸入信號S的反相信號，PMOS管p10的源極和p11管的源極相連后接電源，該p10管的漏極和p12管的漏極相連后形成信號QBN的輸出端，p10的柵極接輸入信號R，互相串聯(lián)的NMOS管n12和n11，該n11管的柵極接Q信號，該n12管的柵極接輸入信號R，NMOS管n10的漏極和n12管的漏極相連后形成信號QBN的輸出端，該n10管的源極和n11的源極相連后接地，n10的柵極接輸入信號S的反相信號。
全文摘要
本發(fā)明屬于對稱輸出寄存器技術(shù)領(lǐng)域，其特征在于，在狀態(tài)發(fā)生轉(zhuǎn)變的充電或者放電支路狀態(tài)發(fā)生翻轉(zhuǎn)時均只有一個晶體管在起控制狀態(tài)轉(zhuǎn)換作用，因此也加快了翻轉(zhuǎn)速度和提高了對稱性。由于引入了冗余電路，因而兩種電路在保持狀態(tài)時，能夠?qū)τ钪嫔渚€等造成的軟錯誤進(jìn)行自動恢復(fù)，具有自我修復(fù)能力。
文檔編號H03K3/356GK1953328SQ20061011428
公開日2007年4月25日 申請日期2006年11月3日 優(yōu)先權(quán)日2006年11月3日
發(fā)明者林賽華, 楊華中, 汪蕙 申請人:清華大學(xué)