專利名稱：用于全數(shù)字正交調(diào)制器的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)通信的領(lǐng)域，且更明確地說，涉及一種用于并入有全數(shù)字正交調(diào)制器的RF發(fā)射器的方法和設(shè)備。
背景技術(shù)：
蜂窩式電話產(chǎn)業(yè)通過為藍(lán)牙個(gè)人區(qū)域連網(wǎng)、基于GPS的定位技術(shù)以及用于高速局域數(shù)據(jù)存取的無線LAN提供支持而持續(xù)繁榮。例如MP3音頻重放、相機(jī)功能、MPEG視頻和數(shù)字TV的尖端應(yīng)用進(jìn)一步引發(fā)新一波的手機(jī)更換熱潮。此類應(yīng)用支持規(guī)定高水平的存儲(chǔ)器連同較大數(shù)字信號(hào)處理馬力和信息流管理的集成，所有這些均需要尖端DSP和微處理器核心。為了保持成本和功率消耗較低，以及為了抑制印刷電路板(PCB)可用面積(real estate)的增長，包括存儲(chǔ)器、應(yīng)用處理器(AP)、數(shù)字基帶(DBB)處理器、模擬基帶和RF電路在內(nèi)的整個(gè)無線電將在外部組件數(shù)目最小的情況下理想地全部集成到單個(gè)硅晶粒上。
目前，DBB和AP設(shè)計(jì)總是移植到可用的最先進(jìn)深亞微型數(shù)字CMOS工藝，這通常不會(huì)提供任何模擬擴(kuò)展且具有非常有限的電壓余量(voltage headroom)。用于多GHz蜂窩式應(yīng)用的當(dāng)前收發(fā)器的設(shè)計(jì)流量和電路技術(shù)通常是模擬密集型的，且利用與DBB和AP處理器不兼容的處理技術(shù)。低電壓深亞微型CMOS工藝的使用允許數(shù)字電路中的空前程度的縮放和集成，但使傳統(tǒng)RF電路的實(shí)施變得復(fù)雜。此外，從制造成本的觀點(diǎn)來看，針對(duì)RF/模擬電路的任何掩碼加法器(mask adder)均是不可接受的。因此，已產(chǎn)生了強(qiáng)烈的動(dòng)機(jī)來尋找對(duì)RF功能的數(shù)字架構(gòu)解決方案。一種降低完整移動(dòng)手持機(jī)解決方案的成本、面積和功率消耗的途徑是通過將常規(guī)RF功能與DBB和AP集成。
如今，正交調(diào)制器得到廣泛使用。圖1中展示說明具有I與Q基帶信號(hào)的現(xiàn)有技術(shù)笛卡兒架構(gòu)的方框圖。調(diào)制器(通常參考10)包含編碼器12；I與Q TX脈沖整形濾波器14、16；本機(jī)振蕩器時(shí)鐘的cos和sin乘法器18、20；以及加法器22。在操作中，編碼器將輸入位流bk轉(zhuǎn)換成I(實(shí))和Q(虛)符號(hào)。這些符號(hào)經(jīng)脈沖整形，且所得基帶信號(hào)乘以本機(jī)振蕩器的cos和sin信號(hào)，以分別產(chǎn)生同相和正交相分量。這些分量經(jīng)組合以產(chǎn)生輸出RF信號(hào)x(t)。注意，可以數(shù)字方式來實(shí)施此笛卡兒調(diào)制方案，考慮到對(duì)通常以模擬方式實(shí)施的電路進(jìn)行數(shù)字實(shí)施的益處，這是合乎需要的。
也可使用極性調(diào)制方案代替圖1的正交調(diào)制來產(chǎn)生復(fù)合調(diào)制。圖2中展示說明基于直接相位和振幅調(diào)制的現(xiàn)有技術(shù)極性復(fù)合調(diào)制的電路圖。所述電路(通常參考30)包含編碼器32；I與Q TX濾波器34、36；極坐標(biāo)轉(zhuǎn)換器38；本機(jī)振蕩器40；和乘法器42。
在操作中，將待傳輸?shù)奈籦k輸入到編碼器，編碼器用于根據(jù)目標(biāo)通信標(biāo)準(zhǔn)而從位bk中產(chǎn)生I(實(shí)部)和Q(虛部)符號(hào)。I和Q符號(hào)經(jīng)脈沖整形，且極坐標(biāo)轉(zhuǎn)換器38將所得基帶信號(hào)轉(zhuǎn)換成相位(Ang{s(t)})和量值(Mag{s(t)})基帶信號(hào)，這通常通過使用已知為坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)(Coordinate Rotation Digital Computer，CORDIC)的計(jì)算機(jī)來執(zhí)行。此方框執(zhí)行振幅A=I2+Q2]]>和相位 的從笛卡兒坐標(biāo)到極坐標(biāo)的轉(zhuǎn)換。相位數(shù)據(jù)用于對(duì)本機(jī)振蕩器40進(jìn)行相位調(diào)制，以產(chǎn)生經(jīng)適當(dāng)?shù)暮惆j(luò)頻率調(diào)制的信號(hào)cos(ωct+ω(t))，其在乘法器/混頻器42中有效地乘以量值數(shù)據(jù)，得到輸出的經(jīng)調(diào)制RF信號(hào)，由x(t)＝A(t)cos(ωct+(t))表示。
注意，此極性調(diào)制方案非常適用于數(shù)字實(shí)施。然而，出現(xiàn)的問題是，振幅和相位調(diào)制路徑具有完全不同的調(diào)制器，且這兩個(gè)路徑在其計(jì)時(shí)方面必須很好地對(duì)準(zhǔn)。即使微小的未對(duì)準(zhǔn)也可能導(dǎo)致輸出的經(jīng)調(diào)制RF信號(hào)發(fā)生過度的失真。
考慮到全數(shù)字實(shí)施，可將本機(jī)振蕩器40制作得極其準(zhǔn)確。本來，極性架構(gòu)自然地在頻率是相位關(guān)于時(shí)間的導(dǎo)數(shù)的頻率域中操作。視所實(shí)施的調(diào)制的類型而定，頻率從一個(gè)命令循環(huán)到另一個(gè)命令循環(huán)的變化Δf對(duì)于發(fā)生在表示復(fù)合包絡(luò)的I/Q域中的原點(diǎn)附近的突然的相位反轉(zhuǎn)來說可能非常大。
另一方面，常規(guī)笛卡兒調(diào)制器自然地在相位域中來操作，且避免處理頻率的較大擺動(dòng)。然而，此方案的缺點(diǎn)在于此方案與極性方案相比難以實(shí)現(xiàn)高分辨率。另外，I和Q路徑的振幅和相位失配導(dǎo)致調(diào)制失真。
現(xiàn)有技術(shù)模擬正交笛卡兒調(diào)制器結(jié)構(gòu)具有若干缺點(diǎn)。模擬笛卡兒調(diào)制器(1)需要模擬密集型補(bǔ)償機(jī)構(gòu)來使調(diào)制器損害(例如，I/Q增益不平衡和相位正交性誤差)的影響最小化，(2)可能在傳輸路徑中需要表面聲波(SAW)濾波器(這增加了相當(dāng)大的成本和硅面積)來降低傳統(tǒng)模擬電路的噪聲電平，(3)由于調(diào)制器的模擬性質(zhì)的緣故而難以適應(yīng)不同的無線電標(biāo)準(zhǔn)。
現(xiàn)有技術(shù)極性結(jié)構(gòu)也具有若干缺點(diǎn)，包括(1)需要全數(shù)字鎖相回路(ADPLL)的寬帶頻率調(diào)制，從而使此類架構(gòu)所需要的變?nèi)荻O管組和相關(guān)控制電路變得復(fù)雜，(2)需要校準(zhǔn)程序來確定并規(guī)格化數(shù)控振蕩器(DCO)的增益，所述校準(zhǔn)程序的準(zhǔn)確性在寬帶調(diào)制中較為關(guān)鍵但有些疑問，(3)尤其在振幅調(diào)制為模擬時(shí)，振幅與相位調(diào)制信號(hào)之間需要準(zhǔn)確的但尚有疑問的時(shí)間對(duì)準(zhǔn)調(diào)諧，(4)需要用于從笛卡兒轉(zhuǎn)換為極性的高速坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)(CORDIC)機(jī)構(gòu)，(5)具有較寬頻譜拷貝，其中頻譜拷貝的帶寬等于包絡(luò)信號(hào)的帶寬，而不等于正交分量I和Q的較窄帶寬，和(6)進(jìn)行載波泄漏消除的能力有限。
因此，需要一種調(diào)制方案，其(1)是全數(shù)字的，(2)能夠在RF頻率下產(chǎn)生復(fù)合I與Q調(diào)制，(3)避免現(xiàn)有技術(shù)模擬笛卡兒和極性調(diào)制方案的缺點(diǎn)，(4)非常適合于在深亞微型CMOS工藝中實(shí)施，且(5)能夠處理任何所需調(diào)制方案，包括WCDMA和其它先進(jìn)的調(diào)制方案。

發(fā)明內(nèi)容
本發(fā)明通過提供用于并入有用于復(fù)合RF調(diào)制的全數(shù)字機(jī)構(gòu)的RF發(fā)射器的方法和設(shè)備，來提供一種對(duì)于現(xiàn)有技術(shù)的問題的解決方案。本發(fā)明的數(shù)字正交調(diào)制器的關(guān)鍵益處是能夠?qū)嵸|(zhì)上處理所有可能的調(diào)制方案。本發(fā)明尤其可應(yīng)用于且非常適合于基于單芯片CMOS的軟件定義的無線電(software defined radio，SDR)?；诒景l(fā)明的復(fù)合調(diào)制器的SDR能夠在基于軟件控制的配置的多個(gè)無線電標(biāo)準(zhǔn)之間切換，具有最大程度再利用硬件的額外益處。
本發(fā)明提供一種用于復(fù)合調(diào)制器的全數(shù)字笛卡兒(I，Q)架構(gòu)。此復(fù)合調(diào)制器可代替圖1所示類型的現(xiàn)存的現(xiàn)有技術(shù)模擬正交調(diào)制器結(jié)構(gòu)。另外，復(fù)合調(diào)制器也可代替圖2所示類型的基于數(shù)字極性架構(gòu)(r，θ)的現(xiàn)存的現(xiàn)有技術(shù)調(diào)制器。
可使用大量的數(shù)字技術(shù)來實(shí)施本發(fā)明的復(fù)合調(diào)制器。所述復(fù)合調(diào)制器尤其非常適合于與深亞微型CMOS制造工藝一起使用，其中基于復(fù)合調(diào)制器的整個(gè)收發(fā)器可連同數(shù)字處理器一起集成在芯片上。一個(gè)示范性應(yīng)用是單芯片多模式智能電話(single-chipmulti-mode smart-phone)和其它無線手持式裝置(例如，手機(jī))等。
本發(fā)明可被認(rèn)為是復(fù)合數(shù)字-模擬轉(zhuǎn)換器，其中以笛卡兒形式給出數(shù)字輸入(即，I和Q表示復(fù)合數(shù)字I+jQ)，且輸出是具有相應(yīng)振幅和相移的RF信號(hào)。相移相對(duì)于由本機(jī)振蕩器規(guī)定的參考相位，其也輸入到轉(zhuǎn)換器/調(diào)制器。
描述各種實(shí)施例，包括那些具有雙I與Q晶體管陣列、單端且差分輸出以及單和雙極性的實(shí)施例。支持I和Q的正值和負(fù)值兩者。對(duì)于單極性(即，單端結(jié)構(gòu))來說，通過使I或Q值相移180度來有效地產(chǎn)生I和Q的負(fù)值。這通過使晶體管的切換信號(hào)的相位反向以使得晶體管將在RF循環(huán)的負(fù)部分而不是正部分期間接通來實(shí)現(xiàn)。
在例如上文所述的傳統(tǒng)模擬正交架構(gòu)的情境中，本發(fā)明的數(shù)字笛卡兒結(jié)構(gòu)提供優(yōu)于基于傳統(tǒng)模擬正交架構(gòu)的現(xiàn)有技術(shù)調(diào)制器的若干優(yōu)點(diǎn)。首先，數(shù)字復(fù)合調(diào)制器不需要用于使調(diào)制器損害(例如，I/Q增益不平衡和相位正交性誤差)的影響最小化的模擬密集型補(bǔ)償機(jī)構(gòu)。第二，數(shù)字復(fù)合調(diào)制器通過提供比可由基于同一技術(shù)的模擬解決方案實(shí)現(xiàn)的噪聲電平低的噪聲電平(由于使用切換的晶體管來代替線性電路的緣故)，而在傳輸路徑中不需要表面聲波(SAW)濾波器。傳統(tǒng)模擬電路的較高噪聲電平通常導(dǎo)致在傳輸路徑中需要SAW濾波器，這增加了收發(fā)器的相當(dāng)大的成本和面積。第三，調(diào)制信號(hào)的數(shù)字性質(zhì)允許通過使用I和Q信號(hào)的可配置濾波和取樣速率來使數(shù)字復(fù)合調(diào)制器相對(duì)較簡(jiǎn)單地適應(yīng)多個(gè)無線電標(biāo)準(zhǔn)，因?yàn)檎{(diào)制并非取決于頻率調(diào)制限制，且模擬電路被最小化。
在例如上文所述的那些的傳統(tǒng)數(shù)字極性架構(gòu)的情境中，本發(fā)明的數(shù)字笛卡兒結(jié)構(gòu)提供優(yōu)于傳統(tǒng)極性架構(gòu)的若干優(yōu)點(diǎn)。首先，復(fù)合調(diào)制器不需要現(xiàn)有技術(shù)架構(gòu)中所使用的全數(shù)字鎖相回路(ADPLL)所需要的寬帶頻率調(diào)制，從而簡(jiǎn)化并減少此類架構(gòu)所需要的變?nèi)荻O管組和相關(guān)的控制電路。第二，復(fù)合調(diào)制器不需要通常用于確定和規(guī)格化數(shù)控振蕩器(DCO)的增益的非常準(zhǔn)確的校準(zhǔn)程序，其準(zhǔn)確性在寬帶調(diào)制中較為關(guān)鍵但有些疑問。
第三，復(fù)合調(diào)制器不需要振幅與相位調(diào)制信號(hào)之間的準(zhǔn)確但尚有問題的時(shí)間對(duì)準(zhǔn)調(diào)諧，所述時(shí)間對(duì)準(zhǔn)調(diào)諧因標(biāo)準(zhǔn)不同而異，因?yàn)榘j(luò)信號(hào)的濾波可能變化。第四，復(fù)合調(diào)制器不需要用于從笛卡兒轉(zhuǎn)換為極性以及隨后的濾波/內(nèi)插的高速坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)(CORDIC)機(jī)構(gòu)，所述機(jī)構(gòu)產(chǎn)生非線性失真。注意，在極性架構(gòu)中，需要此類轉(zhuǎn)換器，因?yàn)閺?fù)合包絡(luò)始終根據(jù)與被實(shí)施的特定標(biāo)準(zhǔn)相關(guān)的已定義脈沖整形而在笛卡兒坐標(biāo){I，Q}中初始地產(chǎn)生。由于由在CORDIC內(nèi)執(zhí)行的從笛卡兒坐標(biāo)轉(zhuǎn)換成極性坐標(biāo)的非線性變換導(dǎo)致的假帶寬擴(kuò)展(artificial bandwidth expansion)的緣故，CORDIC中通常需要高取樣速率。振幅由以下等式來表達(dá)A=I2+Q2---(1)]]>且相位由以下等式來表達(dá) 第五，復(fù)合調(diào)制器以極端頻率提供頻譜緩減(spectral relief)，因?yàn)樽鳛橐匀宇l率的整數(shù)倍具有頻譜拷貝的離散時(shí)間系統(tǒng)，復(fù)合調(diào)制器使頻譜拷貝的帶寬最小化為基礎(chǔ)信號(hào)的帶寬。這與現(xiàn)有技術(shù)極性架構(gòu)中所遭受的較寬頻譜拷貝的情況(其中頻譜拷貝的帶寬等于包絡(luò)信號(hào)的帶寬)相反。
注意，本文所述的本發(fā)明的很多方面可建構(gòu)為作為固件在嵌入式裝置中執(zhí)行的軟件對(duì)象，建構(gòu)為作為運(yùn)行實(shí)時(shí)操作系統(tǒng)(例如WinCE、Symbian、OSE、嵌入式LINUX等)或非實(shí)時(shí)操作系統(tǒng)(例如Windows、UNIX、LINUX等)的嵌入式或非嵌入式計(jì)算機(jī)系統(tǒng)(例如，數(shù)字信號(hào)處理器(DSP)、微型計(jì)算機(jī)、迷你計(jì)算機(jī)、微處理器等)上的軟件應(yīng)用程序的一部分而執(zhí)行的軟件對(duì)象，或作為在專用集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA)中實(shí)施的軟核心實(shí)現(xiàn)的HDL電路，或作為功能上等效的離散硬件組件。
因此，根據(jù)本發(fā)明提供一種數(shù)字復(fù)合調(diào)制器，所述數(shù)字復(fù)合調(diào)制器包含第一并行開關(guān)陣列，其適合于由用I數(shù)字控制字進(jìn)行門控的I本機(jī)振蕩器時(shí)鐘信號(hào)來計(jì)時(shí)，以從其中產(chǎn)生實(shí)質(zhì)上與所述I數(shù)字控制字成比例的第一電流；第二并行開關(guān)陣列，其適合于由用Q數(shù)字控制字進(jìn)行門控的Q本機(jī)振蕩器時(shí)鐘信號(hào)來計(jì)時(shí)，以從其中產(chǎn)生實(shí)質(zhì)上與所述Q數(shù)字控制字成比例的第二電流；和用于使所述第一電流與所述第二電流相加以產(chǎn)生復(fù)合調(diào)制的輸出信號(hào)的構(gòu)件。
根據(jù)本發(fā)明還提供一種數(shù)字I/Q復(fù)合調(diào)制的方法，所述方法包含以下步驟提供I開關(guān)陣列，其適合于產(chǎn)生與在所述I開關(guān)陣列內(nèi)有效的開關(guān)的數(shù)目成比例的第一信號(hào)；提供Q開關(guān)陣列，其適合于產(chǎn)生與在所述Q開關(guān)陣列內(nèi)有效的開關(guān)的數(shù)目成比例的第二信號(hào)；將I本機(jī)振蕩器時(shí)鐘信號(hào)與I數(shù)字控制字的第一門控組合施加到所述I開關(guān)陣列，藉此，在所述I開關(guān)陣列中有效的開關(guān)的數(shù)目由所述I控制字確定；將Q本機(jī)振蕩器時(shí)鐘信號(hào)與Q數(shù)字控制字的第二門控組合施加到所述Q開關(guān)陣列，藉此，在所述Q開關(guān)陣列中有效的開關(guān)的數(shù)目由所述Q控制字確定；和使所述第一信號(hào)與所述第二信號(hào)相加以從其中產(chǎn)生復(fù)合調(diào)制的輸出信號(hào)。
根據(jù)本發(fā)明進(jìn)一步提供一種數(shù)字正交調(diào)制器，所述數(shù)字正交調(diào)制器包含本機(jī)振蕩器，其操作以產(chǎn)生正交相位；開關(guān)陣列，其包含多個(gè)開關(guān)，所述開關(guān)適合于產(chǎn)生實(shí)質(zhì)上與在所述陣列中任何一個(gè)時(shí)間均有效的開關(guān)的數(shù)目成比例的復(fù)合調(diào)制的輸出信號(hào)；開關(guān)矩陣，其適合于將所述本機(jī)振蕩器的所述正交相位輸出耦合到所述晶體管陣列；和耦合到所述開關(guān)陣列的控制構(gòu)件，所述控制構(gòu)件操作以基于I和Q輸入信號(hào)的值而將所述開關(guān)的第一部分動(dòng)態(tài)地分配到I輸出，且將第二部分動(dòng)態(tài)地分配到Q輸出。
根據(jù)本發(fā)明還提供一種數(shù)字正交調(diào)制器，所述數(shù)字正交調(diào)制器包含用于產(chǎn)生本機(jī)振蕩器I(LOI)信號(hào)、反向的 信號(hào)、LOQ信號(hào)和反向的 信號(hào)的振蕩器構(gòu)件；I開關(guān)陣列，其包含多個(gè)第一開關(guān)，所述第一開關(guān)適合于產(chǎn)生實(shí)質(zhì)上與在任何一個(gè)時(shí)間均有效的第一開關(guān)的數(shù)目成比例的I輸出信號(hào)，其中與LOI或 信號(hào)同步有效的第一開關(guān)的數(shù)目由I數(shù)字輸入信號(hào)的量值確定；Q開關(guān)陣列，其包含多個(gè)第二開關(guān)，所述第二開關(guān)適合于產(chǎn)生實(shí)質(zhì)上與在任何一個(gè)時(shí)間均有效的第二開關(guān)的數(shù)目成比例的Q輸出信號(hào)，其中與LOQ或 信號(hào)同步有效的第二開關(guān)的數(shù)目由Q數(shù)字輸入信號(hào)的量值確定；第一構(gòu)件，其適合于根據(jù)所述I輸入信號(hào)的符號(hào)而將所述LOI信號(hào)或所述 信號(hào)耦合到所述I開關(guān)陣列；第二構(gòu)件，其適合于根據(jù)所述Q輸入信號(hào)的符號(hào)而將所述LOQ信號(hào)或所述 信號(hào)耦合到所述Q開關(guān)陣列；和用于使所述I輸出信號(hào)與所述Q輸出信號(hào)相加以從其中產(chǎn)生正交調(diào)制的輸出的構(gòu)件。
根據(jù)本發(fā)明進(jìn)一步提供一種數(shù)字正交調(diào)制器，所述數(shù)字正交調(diào)制器包含用于產(chǎn)生第一本機(jī)振蕩器信號(hào)LOI、第二本機(jī)振蕩器信號(hào)LO′I、第三本機(jī)振蕩器信號(hào)LOQ和第四本機(jī)振蕩器信號(hào)LO′Q的振蕩器構(gòu)件；開關(guān)陣列，其包含多個(gè)開關(guān)，所述開關(guān)適合于在I數(shù)控分支與Q數(shù)控分支之間共享，所述開關(guān)陣列操作以產(chǎn)生實(shí)質(zhì)上與根據(jù)組合的I與Q輸入數(shù)字信號(hào)和所述本機(jī)振蕩器信號(hào)而瞬間有效的開關(guān)的數(shù)目成比例的正交調(diào)制的輸出信號(hào)；第一構(gòu)件，其用于根據(jù)I輸入信號(hào)和I本機(jī)振蕩器信號(hào)而產(chǎn)生I基值；第二構(gòu)件，其用于根據(jù)I輸入信號(hào)和I本機(jī)振蕩器信號(hào)而產(chǎn)生Q基值；和第三構(gòu)件，其用于對(duì)所述I基值和所述Q基值進(jìn)行時(shí)間多路復(fù)用，以產(chǎn)生所述組合的I與Q信號(hào)，從而產(chǎn)生所述正交調(diào)制的輸出。


本文參看附圖僅以實(shí)例的方式描述本發(fā)明，附圖中圖1是說明具有I和Q基帶信號(hào)的現(xiàn)有技術(shù)正交(笛卡兒)架構(gòu)調(diào)制器的方框圖；圖2是說明具有直接相位和振幅調(diào)制的現(xiàn)有技術(shù)復(fù)合極性調(diào)制器的電路圖；圖3是說明作為數(shù)字-RF振幅轉(zhuǎn)換器(DRAC)的一部分的包絡(luò)數(shù)字調(diào)制器的方框圖；圖4是說明將數(shù)字輸入(例如，對(duì)于I或?qū)τ赒)分成整數(shù)和分?jǐn)?shù)部分的方框圖，其中分?jǐn)?shù)部分由高速率∑-Δ調(diào)制器處理，所述高速率∑-Δ調(diào)制器的輸出在DRAC內(nèi)的模擬域中與整數(shù)部分相加；圖5是說明數(shù)控功率放大器(DPA)的結(jié)構(gòu)的方框圖，所述數(shù)控功率放大器用作數(shù)字-RF振幅轉(zhuǎn)換器(DRAC)；圖6是更詳細(xì)地說明DPA的與門的結(jié)構(gòu)的電路圖；
圖7是說明振幅數(shù)據(jù)相對(duì)于DCO時(shí)鐘的優(yōu)選時(shí)序的時(shí)序圖；圖8是說明本發(fā)明的并入有雙I與Q晶體管組和匹配網(wǎng)絡(luò)的數(shù)字正交調(diào)制器的方框圖；圖9是說明具有雙極性的理想的數(shù)字(基于方波的)復(fù)合調(diào)制的波形的圖；圖10是說明本發(fā)明的具有可選衰減器行的數(shù)字正交調(diào)制器(DQM)電路的方框圖；圖11是說明本發(fā)明的并入有雙差分I與Q晶體管組的數(shù)字正交調(diào)制器的方框圖；圖12是說明具有偽差分輸出的DQM的方框圖；圖13是說明具有單極性的理想的復(fù)合調(diào)制的波形的圖；圖14是說明本發(fā)明的并入有單極性和雙I與Q陣列的DQM的實(shí)施例的方框15是說明具有圖14的I與Q陣列的晶體管的組織的方框圖；圖16是更詳細(xì)地說明圖15的陣列的單個(gè)單元的結(jié)構(gòu)的電路圖；圖17是說明具有共享I/Q陣列的DPA的波形的圖；圖18是說明并入有具有二進(jìn)制加權(quán)的單端拓?fù)涞膯蝹€(gè)共享陣列的復(fù)合數(shù)字調(diào)制器的方框圖；圖19是說明圖18的復(fù)合調(diào)制器的示范性結(jié)構(gòu)的方框圖；圖20是說明例如圖18的調(diào)制器的基于單端單陣列的正交調(diào)制器的波形的圖；圖21是說明圖18的調(diào)制器結(jié)構(gòu)的陣列的示范性輸出的波形的圖；圖22是說明具有多個(gè)晶體管組的DQM的方框圖；和圖23是說明并入有降低復(fù)雜性開關(guān)矩陣的DQM的方框圖。
具體實(shí)施例方式
本文件全文中使用以下符號(hào)表示。
術(shù)語定義ACW 振幅控制字ADPL全數(shù)字鎖相回路LAM 振幅調(diào)制AP 應(yīng)用處理器ASIC專用集成電路CMOS互補(bǔ)金屬氧化物半導(dǎo)體CORD坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)
ICCU控制單元DAC 數(shù)字-模擬轉(zhuǎn)換器DBB 數(shù)字基帶DC直流DCO 數(shù)控振蕩器DFC 數(shù)字-頻率轉(zhuǎn)換DPA 數(shù)字功率放大器DQM 數(shù)字正交調(diào)制器DRAC 數(shù)字-RF振幅轉(zhuǎn)換器DRP 數(shù)字RF處理器或數(shù)字無線電處理器DSP 數(shù)字信號(hào)處理器ECL 發(fā)射極耦合邏輯EDGE 增強(qiáng)型數(shù)據(jù)速率的全球演進(jìn)技術(shù)(Enhanced Datarates for Global Evolution)FET 場(chǎng)效應(yīng)晶體管FPGA 現(xiàn)場(chǎng)可編程門陣列GPS 全球定位系統(tǒng)GSM 全球移動(dòng)通信系統(tǒng)HDL 硬件描述語言IC集成電路LAN 局域網(wǎng)絡(luò)LO本機(jī)振蕩器MOS 金屬氧化物半導(dǎo)體MP3 MPEG音頻層3MPEG 運(yùn)動(dòng)圖像專家組nMOS n溝道金屬氧化物半導(dǎo)體PA功率放大器PCB 印刷電路板PLL 鎖相回路PM相位調(diào)制
pMOSp溝道金屬氧化物半導(dǎo)體PVT 過程 電壓 溫度QAM 正交振幅調(diào)制RF 射頻RFC RF阻流器SAW 表面聲波SDR 軟件定義的無線電UWB 超寬帶VCO 壓控振蕩器WCD 寬帶碼分多址MAWLAN無線局域網(wǎng)絡(luò)本發(fā)明是用于在數(shù)字RF處理器(DRP)中使用的全數(shù)字正交調(diào)制器的設(shè)備和方法。本發(fā)明希望用于無線電發(fā)射器和收發(fā)器中，但也可用于其它應(yīng)用(例如，一般通信信道)中。本發(fā)明通過提供實(shí)施笛卡兒調(diào)制且避免現(xiàn)有技術(shù)非數(shù)字或半數(shù)字設(shè)計(jì)的缺點(diǎn)的調(diào)制方案來提供對(duì)于現(xiàn)有技術(shù)的問題的解決方案。在直接數(shù)字-RF振幅轉(zhuǎn)換器(DRAG)的情境中提供數(shù)字正交調(diào)制器結(jié)構(gòu)，所述直接數(shù)字-RF振幅轉(zhuǎn)換器(DRAG)并入有數(shù)字功率放大器(DPA)電路，其用于將I/Q輸入信號(hào)、D/A轉(zhuǎn)換、濾波、緩沖和RF輸出振幅控制有效地組合到單個(gè)電路中。
為了幫助理解本發(fā)明的原理，在充當(dāng)WCDMA的全數(shù)字極性發(fā)射器IC的末級(jí)的數(shù)字-RF振幅轉(zhuǎn)換器(DRAG)的情境中提供描述。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，本發(fā)明的全數(shù)字正交調(diào)制方案可適合于遵從大量其它無線通信標(biāo)準(zhǔn)，例如EDGE、擴(kuò)展數(shù)據(jù)速率藍(lán)牙、WCDMA、無線LAN(WLAN)、超寬帶(UWB)等。然而，應(yīng)了解，本發(fā)明不限于與任何特定通信標(biāo)準(zhǔn)(無線或另外的標(biāo)準(zhǔn))一起使用，且可在光學(xué)、有線和無線應(yīng)用中使用。另外，本發(fā)明不限于與特定調(diào)制方案一起使用，而是也可應(yīng)用于其它復(fù)合振幅調(diào)制方案。
術(shù)語發(fā)射緩沖器希望包括發(fā)射緩沖器以及各種放大器電路，例如功率預(yù)放大器、低功率放大器、高功率放大器等，且不希望受所產(chǎn)生的功率的量限制。
注意，本文件全文中，將術(shù)語通信裝置定義為適合于通過媒介發(fā)射、接收或發(fā)射且接收數(shù)據(jù)的任何設(shè)備或機(jī)構(gòu)。通信裝置可適合于在任何合適的媒介(例如，RF、無線、紅外、光學(xué)、有線、微波等)上通信。在無線通信的情況下，通信裝置可包含RF發(fā)射器、RF接收器、RF收發(fā)器或其任何組合。
本文提供面向深亞微型CMOS電路的模擬和RF設(shè)計(jì)者的范例。在深亞微型CMOS工藝中，數(shù)字信號(hào)邊緣過渡(digital signal edge transition)的時(shí)域分辨率優(yōu)于模擬信號(hào)的電壓分辨率。此環(huán)境下成功的設(shè)計(jì)途徑將通過強(qiáng)調(diào)以下幾點(diǎn)來開發(fā)所述范例(1)MOS晶體管的快速切換特征高速時(shí)鐘和/或?qū)r(shí)序過渡的精細(xì)控制；(2)高密度的數(shù)字邏輯(在此工藝中為250kgate/mm2)使得數(shù)字功能極其便宜；和(3)精細(xì)平版印刷術(shù)使得較小裝置幾何形狀與精確裝置匹配成為可能。同時(shí)避免了(1)使模擬設(shè)計(jì)中通常使用的電流偏置；(2)對(duì)電壓分辨率的依賴；和(3)存儲(chǔ)器和數(shù)字電路不需要的非標(biāo)準(zhǔn)裝置。
圖3中展示說明基于數(shù)控振蕩器(DCO)和數(shù)控功率放大器(DPA)電路的極性發(fā)射器的方框圖。為了清楚起見，未展示環(huán)繞DCO的全數(shù)字PLL。所述電路(通常參考50)包含坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)(CORDIC)和極性信號(hào)處理區(qū)塊52、DRAG 60和數(shù)字-頻率轉(zhuǎn)換(DFC)54。電路50說明執(zhí)行任意復(fù)合調(diào)制的RF無線發(fā)射器的新范例的應(yīng)用。數(shù)字邏輯的低成本允許進(jìn)行尖端數(shù)字信號(hào)處理。小型且匹配良好的裝置允許從數(shù)字域到模擬域進(jìn)行精確的高分辨率轉(zhuǎn)換。使用超高速時(shí)鐘(即，高過取樣比率)來消除對(duì)頻譜拷貝的隨后專用重構(gòu)濾波的需要，且允許將高速率∑-Δ抖顫用于分辨率增強(qiáng)。由于轉(zhuǎn)換器利用具有高頻譜純度的DCO時(shí)鐘，所以取樣抖動(dòng)非常小。由于所使用的現(xiàn)代CMOS技術(shù)的精細(xì)特征尺寸和高切換速度的緣故，可使個(gè)別數(shù)字-頻率轉(zhuǎn)換(DFC)和數(shù)字-RF振幅轉(zhuǎn)換(DRAG)傳遞函數(shù)非常線性且具有高動(dòng)態(tài)范圍。
在極性架構(gòu)中，使用CORDIC算法將在數(shù)字基帶(DBB)中產(chǎn)生的笛卡兒坐標(biāo)系統(tǒng)的I和Q樣本轉(zhuǎn)換成極性坐標(biāo)系統(tǒng)的振幅和相位樣本。接著對(duì)相位進(jìn)行差分以獲得頻率偏差。隨后通過信號(hào)處理來調(diào)節(jié)極性信號(hào)，以充分增加取樣速率，以便減小量化噪聲密度并減輕調(diào)制頻譜拷貝的影響。將頻率偏差輸出信號(hào)饋入到基于DCO的NF-位DFC中，此產(chǎn)生經(jīng)相位調(diào)制(PM)的數(shù)字載波yPM(t)＝sgn(cos(ω0t+θ[k])) (3)其中sgn(x)＝1(x≥0)且sgn(x)＝-1(x＜0)，ω0＝2πf0是角RF載波頻率(angular RFcarrier frequency)，且θ[k]是第k個(gè)樣本的調(diào)制基帶相位。相位θ(t)=∫-∞tf(t)dt]]>是頻率偏差的整數(shù)，其中t＝k·T0，T0開始取樣周期。
振幅調(diào)制(AM)信號(hào)借助基于DPA的NA-位DRAG來控制經(jīng)相位調(diào)制的載波的包絡(luò)。數(shù)字載波的高階諧波由匹配網(wǎng)絡(luò)濾出，使得sgn()算符被丟棄。合成的DPA輸出含有所需的RF輸出頻譜。
yRF(t)＝a[k]·cos(ω0t+θ[k]) (4)其中a[k]是第k個(gè)樣本的調(diào)制基帶振幅。
不管等式3與4的共同性如何，等式3與4的兩個(gè)轉(zhuǎn)換函數(shù)之間存在重要的差異。由于通信系統(tǒng)的窄帶性質(zhì)的緣故，DFC操作范圍較小但具有精細(xì)分辨率。另一方面，DRAG操作范圍幾乎是完全的，但并不如此精確。另外，相位調(diào)制路徑的特征在于由振蕩器的頻率-相位轉(zhuǎn)換導(dǎo)致的額外1/s濾波。AM與PM路徑之間的信號(hào)處理和延遲應(yīng)匹配，否則重新組合的合成信號(hào)將失真。通過數(shù)字電路的時(shí)鐘-循環(huán)準(zhǔn)確特征來保證處理過程、電壓和溫度(PVT)變化的匹配。
DFC和DRAC是不在信號(hào)路徑中使用任何電流偏置或?qū)Ｓ媚M連續(xù)時(shí)間濾波的全數(shù)字發(fā)射器的關(guān)鍵功能。為了改進(jìn)匹配、線性、切換噪聲和運(yùn)算速度，操作轉(zhuǎn)換單元(位-頻率或RF載波振幅)主要實(shí)現(xiàn)為經(jīng)單位加權(quán)的。下文提供其架構(gòu)。
離散時(shí)間調(diào)制信號(hào)的頻譜拷貝以取樣速率頻率fR的整數(shù)倍出現(xiàn)在DCO和DPA輸入處的頻率軸上。由于DCO/DPA輸入的零階保持的緣故，頻譜拷貝通過sinc2函數(shù)的相乘而衰減。頻譜Sf(ω)拷貝通過振蕩器的1/s操作而進(jìn)一步衰減6dB/倍頻程，以最終出現(xiàn)在RF輸出相位頻譜Sφ(ω)處。fR＝26MHz的取樣速率對(duì)于待充分衰減的拷貝來說足夠高，因此使得在基帶處連續(xù)時(shí)間濾波的情況下所述RF信號(hào)不能與由常規(guī)發(fā)射器產(chǎn)生的RF信號(hào)區(qū)分。相反，由到達(dá)DPA電路的數(shù)字輸入的離散時(shí)間性質(zhì)導(dǎo)致的振幅調(diào)制的頻譜拷貝僅由零階保持函數(shù)抑制，且因此通常需要額外處理(例如，數(shù)字或模擬濾波)以便充分抑制到所需水平。這也適用于在借助本發(fā)明的DQM執(zhí)行的數(shù)字正交調(diào)制的情況下的頻譜拷貝，因?yàn)镈QM執(zhí)行復(fù)合上轉(zhuǎn)換，藉此基帶頻譜上移到載波頻率。因此，必須將取樣速率選擇為使得以是取樣頻率的整數(shù)倍的頻率距離出現(xiàn)的這些頻譜拷貝可由于某種原因而在DQM的輸出處被濾波，或不會(huì)產(chǎn)生可能存在由規(guī)則、干擾考慮等規(guī)定的嚴(yán)格頻譜限制的問題。
一般調(diào)制器圖3中的兩個(gè)調(diào)制器可被視為一般數(shù)字-模擬轉(zhuǎn)換器(DAC)的數(shù)字前端，其中“模擬”表示頻率或RF載波振幅。出于上文所述的原因，物理轉(zhuǎn)換器的單元元件通常經(jīng)單位加權(quán)。因此，調(diào)制器的最簡(jiǎn)單實(shí)現(xiàn)物是二進(jìn)制-經(jīng)單位加權(quán)轉(zhuǎn)換器。
遺憾的是，上述配置不可行，因?yàn)檗D(zhuǎn)換過程的分辨率有限。舉例來說，DFC的12kHz頻率步進(jìn)(frequency step)對(duì)于峰值頻率偏差為67.7kHz的GSM調(diào)制來說不夠。同樣，對(duì)于振幅調(diào)制來說，6位振幅分辨率也太粗略。
圖4中展示說明作為數(shù)字-振幅轉(zhuǎn)換器(DAC)的一部分的數(shù)字調(diào)制器的方框圖。在此方案中，通過經(jīng)由∑Δ調(diào)制器72使最精細(xì)轉(zhuǎn)換單元元件高速抖顫，來實(shí)現(xiàn)更精細(xì)的轉(zhuǎn)換分辨率。將N位數(shù)字固定點(diǎn)輸入分成M個(gè)整數(shù)(高階)位和N-M個(gè)分?jǐn)?shù)(低階)位。整數(shù)字設(shè)定激活的轉(zhuǎn)換元件的數(shù)目，且被饋給到經(jīng)單位加權(quán)的編碼器70。分?jǐn)?shù)字被饋給到∑Δ調(diào)制器72，所述∑Δ調(diào)制器72產(chǎn)生高速整數(shù)流，其平均值等于分?jǐn)?shù)字。將整數(shù)和高速抖顫流饋給到“模擬”轉(zhuǎn)換單元74(例如，在DQM的情況下，晶體管陣列)。此數(shù)字-模擬轉(zhuǎn)換區(qū)塊74用于產(chǎn)生“模擬”輸出，其中兩個(gè)流(整數(shù)和抖顫的分?jǐn)?shù))的基值的總和表現(xiàn)為模擬實(shí)體(analog entity)(例如，具有相應(yīng)量值的RF電流)。在DQM中使用此原理，其中DQM的兩個(gè)正交分支(例如，I與Q或I+Q和I-Q)中的每一者可能需要此形式的單獨(dú)抖顫，這取決于目標(biāo)分辨率和整數(shù)部分的分辨率限制。
注意，在此DAC架構(gòu)中，低速率寬帶寬整數(shù)流決不與高速率分?jǐn)?shù)流合并在數(shù)字域中，且在裝置單元域中進(jìn)行最終流相加。以此方式，將高速操作限于電路的一小部分，因此減小了電流消耗。視應(yīng)用和操作的導(dǎo)出頻率而定，此求和也可發(fā)生在數(shù)字域中，且可將得到的高速數(shù)字總和提供給數(shù)字-模擬轉(zhuǎn)換器電路(例如，晶體管陣列)。
數(shù)控功率放大器極性發(fā)射器中的DPA(其充當(dāng)數(shù)字-RF振幅轉(zhuǎn)換器(DRAC))作為近類E(near-classE)RF功率放大器而操作，且由DCO的方波輸出驅(qū)動(dòng)。圖5中展示說明數(shù)控功率放大器(DPA)的結(jié)構(gòu)的方框圖。DRAC(通常參考80)包含多個(gè)(N個(gè))通門型(pass-gate type)與門88、多個(gè)(N個(gè))輸出裝置或切換元件90(在此實(shí)例中為nMOS裝置)、電容器C1、C2和電感器96(接合線)、L1、RFC，其一起形成帶通匹配/濾波網(wǎng)絡(luò)。DPA(或DRAC)作為偽類E型(pseudo class E type)放大器而操作，且由DCO 82和緩沖器94的方波信號(hào)輸出來驅(qū)動(dòng)。作為類E緩沖器，DRAC不需要DC偏置電流，這與類A、類AB、類C或類D放大器不同。方波信號(hào)是來自上文所述的全數(shù)字PLL(ADPLL)的經(jīng)相位調(diào)制的信號(hào)。所述N個(gè)nMOS晶體管90用作接通/斷開開關(guān)。RF阻流器(RFC)用作雙向RF電流源，將nMOS開關(guān)連接到芯片上電源電壓調(diào)整器(on-chip supply voltage regulator)(VDD_RFIO)。開關(guān)陣列由數(shù)字信號(hào)來驅(qū)動(dòng)且在其輸出處產(chǎn)生模擬電壓波形。
電容器C1表示所述陣列的nMOS晶體管的漏極節(jié)點(diǎn)處的芯片上電容，且在由nMOS開關(guān)的非線性CDD給出的一個(gè)循環(huán)期間包括(出于分析目的)等效電容。發(fā)射頻率的剩余第二諧波由C2與L1的串聯(lián)組合進(jìn)行濾波，從而允許開關(guān)陣列本身保持為產(chǎn)生非正弦曲線波形的單端電路。選擇其余匹配網(wǎng)絡(luò)組件來實(shí)現(xiàn)以下狀態(tài)開關(guān)輸出嚴(yán)重衰減，使得當(dāng)輸出電流較高時(shí)漏極電壓較低，且反之亦然，從而實(shí)現(xiàn)高效率和低噪聲性能。
此外，為了保持開關(guān)90的柵極氧化物完整性，漏極處的電壓擺動(dòng)必須由匹配網(wǎng)絡(luò)控制以滿足Veff，G0I＜2·VDD，其中Veff，G0I表示漏極上的由一個(gè)RF循環(huán)引起的等效DC電壓。此緩沖電路理想地適合于數(shù)字CMOS工藝中的低電壓環(huán)境，因?yàn)?與在晶體管充當(dāng)電流源的類A、B和C放大器中不同)在此結(jié)構(gòu)的情況下，對(duì)VDS不存在余量要求。唯一的要求是VGS必須能夠高于閾值電壓，以便使晶體管接通，這自然由輸入數(shù)字信號(hào)來保證。此緩沖電路(在深亞微型CMOS工藝中實(shí)施)的另一優(yōu)點(diǎn)是不需要類F型放大器的額外輸入電路和輸出濾波電路。
每個(gè)nMOS開關(guān)的控制邏輯均包含通門型與門，其輸入是ADPLL的經(jīng)相位調(diào)制的輸出和來自數(shù)字控制區(qū)塊的振幅控制字(ACW)。在圖14的DQM實(shí)施中，極性發(fā)射器的振幅控制字由I和Q信號(hào)代替，I和Q信號(hào)每一者均饋給相同結(jié)構(gòu)的單獨(dú)陣列。DRAC概念中開發(fā)了開關(guān)的接通電阻和驅(qū)動(dòng)強(qiáng)度，以引入所發(fā)射波形的功率控制，并實(shí)現(xiàn)控制輸出功率的全數(shù)字方法。將與門實(shí)施為通門而不是常規(guī)的標(biāo)準(zhǔn)全靜態(tài)與門。這具有的優(yōu)點(diǎn)是，使來自與功能件的熱噪聲最小化且進(jìn)而減小了DRAC的最終寬帶相位噪聲最低限度。此結(jié)構(gòu)還用于減少RF載波泄漏，假定多個(gè)裝置的實(shí)際寄生裝置，RF載波泄漏可能由時(shí)鐘饋通引起。如上文所述，與門功能件的替代實(shí)施包括使用柵地-陰地放大器(cascode)(或電流導(dǎo)引拓?fù)?或衰退裝置以及驅(qū)動(dòng)器晶體管。然而，這些途徑會(huì)使得輸出噪聲性能降級(jí)且本機(jī)振蕩器(LO)饋通(經(jīng)由裝置寄生電容)增加，這限制了DRAC的動(dòng)態(tài)范圍，且因此不是優(yōu)選的。
如圖5所示，在示范性實(shí)施中，視情況將由DRAC電路產(chǎn)生的RF輸出信號(hào)輸入到外部功率放大器(未圖示)，其中根據(jù)特定無線標(biāo)準(zhǔn)將所述信號(hào)放大到適當(dāng)?shù)碾娖?。接著將功率放大器的輸出輸入到天線以便用無線電進(jìn)行傳輸。也可以高輸出功率電平來實(shí)施DRAC，從而可能在其輸出處不需要進(jìn)一步的放大。應(yīng)了解，DRAC電路也可在非無線應(yīng)用(例如，線纜調(diào)制解調(diào)器應(yīng)用)中使用，在此情況下，信號(hào)將不被饋給到天線。
在深亞微型CMOS技術(shù)中，可從約1.2V的電源提供的最大輸出功率與單個(gè)晶體管的最小輸出功率之間的比率規(guī)定可在DPA晶體管陣列中實(shí)施的晶體管的最大數(shù)目，且因此限制整體陣列的基本分辨率。
圖6中展示更詳細(xì)地說明DPA的通門與功能件的電路圖。通門型與功能件電路(通常參考100)包含pMOS晶體管104、nMOS晶體管108、隔離/分流晶體管106和反相器102。在操作中，通門允許簡(jiǎn)單門的非常有效的實(shí)施，且需要較少晶體管，且由于單反相電平而具有較小延遲。其優(yōu)點(diǎn)是門結(jié)構(gòu)有效地將數(shù)字控制噪聲濾出，并在輸入之間且在時(shí)鐘輸入與電路輸出之間提供高程度的隔離。低噪聲是由于輸出信號(hào)并非起源于通門的門節(jié)點(diǎn)的事實(shí)導(dǎo)致的，因此通門實(shí)質(zhì)上提供零噪聲。為了實(shí)現(xiàn)額外的隔離，當(dāng)數(shù)字控制輸入處于斷開狀態(tài)時(shí)，通過隔離/分流晶體管106將通門的輸出拉至接地。這確保開關(guān)被斷開，且進(jìn)一步減少時(shí)鐘輸入與電路輸出之間的信號(hào)耦合。
注意，到達(dá)與門的DCO時(shí)鐘沿與數(shù)據(jù)沿輸入對(duì)準(zhǔn)較為關(guān)鍵。數(shù)據(jù)變化的理想時(shí)序在如圖7所示的DCO時(shí)鐘低狀態(tài)的中間某處。
全數(shù)字正交調(diào)制器-單獨(dú)的I/O陣列本發(fā)明的數(shù)字-復(fù)合振幅轉(zhuǎn)換電路所基于的原理類似于上文所述的數(shù)字功率放大器(DPA)的原理。DPA充當(dāng)數(shù)字-RF振幅轉(zhuǎn)換器(DRAG)，如2005年4月26日申請(qǐng)的題為“Low Noise High Isolation Transmit Buffer Gain Control Mechanism”的第11/115,815號(hào)美國申請(qǐng)案中詳細(xì)描述，所述申請(qǐng)案全文以引用的方式并入本文中，其中如上文結(jié)合圖2所述，DRAC僅僅用于極性結(jié)構(gòu)中的振幅調(diào)制。
用于振幅調(diào)制的DRAC的基本結(jié)構(gòu)在上文中描述且在圖5中進(jìn)行了說明。由編碼器產(chǎn)生數(shù)字控制位，所述編碼器將表示振幅的數(shù)字字轉(zhuǎn)換成一組相應(yīng)的啟用信號(hào)(即，數(shù)字控制位92)，其允許以RF載波速率運(yùn)行的DCO的時(shí)鐘信號(hào)輸出通過并到達(dá)并行陣列中的晶體管。允許時(shí)鐘通過的與門的數(shù)目將決定在輸出處負(fù)載上產(chǎn)生的所得RF振幅，從而實(shí)現(xiàn)從數(shù)字振幅控制字(ACW)到相應(yīng)的RF振幅的轉(zhuǎn)換。由于接合線96中的總電流是所有晶體管的電流的總和，所以DRAC執(zhí)行加法功能。然而，由于此時(shí)阻抗和電壓受以RF速率切換的晶體管的數(shù)目影響，所以不能通過多個(gè)分支的簡(jiǎn)單疊加來確定輸出功率。因此，振幅調(diào)制器必須使用預(yù)失真電路來補(bǔ)償由這種類似飽和效應(yīng)(saturation-likeeffect)引起的AM-AM失真。注意，盡管在通過將由多個(gè)晶體管產(chǎn)生的電流相加來產(chǎn)生RF輸出信號(hào)的情境中描述了本發(fā)明，但本發(fā)明不應(yīng)限于此?；蛘?，每個(gè)晶體管可提供電導(dǎo)，且RF輸出實(shí)質(zhì)上與電導(dǎo)的總和而不是電流的總和成比例。視切換裝置的操作區(qū)域而定，可能是每個(gè)有效開關(guān)的接通電阻對(duì)輸出RF波形的受控振幅產(chǎn)生了影響。同樣可能的是，切換裝置在每個(gè)切換循環(huán)中均經(jīng)歷主操作區(qū)域的變化，因此導(dǎo)致電流模式與電導(dǎo)模式方案的混合。注意，求和電流不等于求和電導(dǎo)，因?yàn)槊總€(gè)晶體管均可由獨(dú)立的電流源代替，藉此，加上來自每個(gè)源的電流而不是其電導(dǎo)。
本發(fā)明的復(fù)合調(diào)制器利用類似的DRAC拓?fù)?，以便?shí)現(xiàn)笛卡兒坐標(biāo)中的復(fù)合調(diào)制。這與極性架構(gòu)形成對(duì)比，在極性架構(gòu)中，DRAC僅提供振幅調(diào)制，其需要用相位調(diào)制來補(bǔ)充。圖8中展示說明本發(fā)明的并入有雙I與Q晶體管組的全數(shù)字正交調(diào)制器的方框圖。所述復(fù)合調(diào)制器(通常參考110)包含I開關(guān)陣列120、Q開關(guān)陣列112和匹配網(wǎng)絡(luò)114?？梢暻闆r將匹配網(wǎng)絡(luò)的RF輸出耦合到外部功率放大器和外部天線以用于無線應(yīng)用。
I和Q開關(guān)陣列中的每一者均包含晶體管組124，其柵極連接到與門的輸出。在I開關(guān)陣列中，與門中的每一者均接收I本機(jī)振蕩器信號(hào)LOI和I控制字116的一個(gè)位。類似地，在Q開關(guān)陣列中，與門中的每一者均接收Q本機(jī)振蕩器信號(hào)LOQ和Q控制字118的一個(gè)位。所述匹配網(wǎng)絡(luò)以類似于上文所述的圖5的匹配網(wǎng)絡(luò)的方式被構(gòu)造和進(jìn)行操作。
來自每個(gè)I和Q陣列內(nèi)的多個(gè)并行晶體管的電流(或等效地，電導(dǎo))的相加可被視為乘法運(yùn)算的實(shí)現(xiàn)結(jié)果。在極性情況下，其為振幅/包絡(luò)信號(hào)與經(jīng)相位調(diào)制的載波相乘RF(t)＝A(t)×cos(ωct+(t)) (5)且在笛卡兒結(jié)構(gòu)中，其為I和Q復(fù)合包絡(luò)基帶信號(hào)與正交LO信號(hào)相乘。
RF(t)＝I(t)×cos(ωct)+Q(t)×sin(ωct) (6)在笛卡兒結(jié)構(gòu)中，節(jié)點(diǎn)126處的并聯(lián)連接(圖8)進(jìn)一步實(shí)現(xiàn)了等式6的加法運(yùn)算。
等式6中的數(shù)學(xué)表達(dá)式也可重寫為兩個(gè)正交的本機(jī)振蕩器信號(hào)LOI與LOQ的線性組合RF(t)＝I(t)×LOI+Q(t)×LOQ(7)其中對(duì)于給定實(shí)例t，此線性組合的系數(shù)為包含經(jīng)調(diào)制的信號(hào)的復(fù)合包絡(luò)表示的I(t)和Q(t)基帶信號(hào)的瞬時(shí)值。
傳統(tǒng)上，LOI與LOQ信號(hào)是正弦曲線且正交的，如在等式6中。然而，通過用相同周期Tc＝2π/ωc和時(shí)移Tc/4(等于基頻ωc下的90度相位)的任何其它對(duì)周期性函數(shù)來取代這兩個(gè)函數(shù)會(huì)產(chǎn)生相同的所需經(jīng)調(diào)制的信號(hào)。如眾所周知，這是因?yàn)槿魏沃芷谛院瘮?shù)均可表示為一連串傅立葉正弦曲線，其將包括基頻下的正弦曲線函數(shù)和所述基頻的整數(shù)倍(即，諧波)下的額外正弦曲線函數(shù)。在實(shí)踐中，可借助低通濾波來容易地將諧波從信號(hào)中移除，因?yàn)榛l與頻率軸上的最近諧波之間的距離等于載波頻率。由于將周期性函數(shù)LOI和LOQ設(shè)定為在其之間具有四分之一的時(shí)移周期，所以其基頻將彼此間隔90度相移，且可用于產(chǎn)生等式6的復(fù)合經(jīng)調(diào)制的信號(hào)(假定應(yīng)用適當(dāng)?shù)臑V波)。
對(duì)于非正弦曲線情況來說，等式7的線性組合將擴(kuò)展成多個(gè)包含正交正弦曲線對(duì)的此類組合，除在基頻下的正弦曲線(其將用作ωc下的所需的經(jīng)調(diào)制的信號(hào))外，其它所有的正弦曲線均將受低通濾波抑制。
具體地說，可使用將滿足LOI與LOQ信號(hào)之間的四分之一周期時(shí)移的各種形式的數(shù)字波形(例如，矩形脈沖)。這提供了以下優(yōu)點(diǎn)使相對(duì)較簡(jiǎn)單的數(shù)字實(shí)施能夠產(chǎn)生此組具有高和/或可調(diào)節(jié)準(zhǔn)確性的本機(jī)振蕩器信號(hào)；和借助如本發(fā)明所教示的簡(jiǎn)單的接通/斷開切換而可能在線性組合表達(dá)式內(nèi)實(shí)現(xiàn)乘法函數(shù)。
參看圖8，在時(shí)間t的任何實(shí)例處，根據(jù)如分別由I和Q控制字116、118實(shí)現(xiàn)的瞬時(shí)值I(t)和Q(t)，在并行晶體管的每個(gè)I和Q陣列內(nèi)接通特定數(shù)目的晶體管124。如圖9所示，用被選作具有雙極性和50％工作循環(huán)的方波的LO調(diào)制/上轉(zhuǎn)換波形來論證這一點(diǎn)。I和Q本機(jī)振蕩器信號(hào)LOI和LOQ兩者均可具有+1或-1值。I和Q與各自的LOI和LOQ時(shí)鐘的相乘對(duì)于時(shí)鐘的四個(gè)四分之一循環(huán)中的每一者來說導(dǎo)致不同的結(jié)果，這取決于每個(gè)四分之一循環(huán)中的LOI和LOQ時(shí)鐘信號(hào)的特定值。如圖9所說明，四個(gè)結(jié)果是I+Q、I-Q、-I-Q和-I+Q，圖9展示如上文在等式7中所表達(dá)的具有雙極性的理想的基于方波的復(fù)合調(diào)制的波形。
注意，I和Q控制字通常包含由解碼器基于I和Q的值而產(chǎn)生的溫度計(jì)碼。在這種情況下，晶體管陣列中的所有晶體管具有相同的單位加權(quán)?；蛘?，晶體管可經(jīng)配置以具有代表自然編碼的二進(jìn)制加權(quán)。在此情況下，不使用溫度計(jì)解碼器，且將I和Q信號(hào)直接施加到柵極。
圖10中展示說明具有衰減器行的DQM的示范性實(shí)施例的方框圖。在此替代實(shí)施例中，調(diào)制電路(通常參考140)包含DCO 142、數(shù)字控制單元(CU)148、開關(guān)矩陣147、nMOS晶體管陣列144和匹配網(wǎng)絡(luò)149。開關(guān)矩陣用于控制陣列144中的多個(gè)晶體管。開關(guān)矩陣包含可選的衰減器行147，其可用于對(duì)晶體管陣列中的未使用的晶體管中的一些進(jìn)行分流，以減小輸出振幅和載波饋通，且最終增加輸出的動(dòng)態(tài)范圍?？刂茊卧?48適合于控制開關(guān)矩陣中的衰減器行，因?yàn)榭刂茊卧?48基于I和Q輸入信號(hào)的值而知道在任何一個(gè)時(shí)鐘循環(huán)期間，哪些晶體管正被使用。使用可選的衰減器行的一個(gè)應(yīng)用是在WCDMA系統(tǒng)中，所述WCDMA系統(tǒng)具有90dB的動(dòng)態(tài)范圍要求。通過使用此方案，將未使用的晶體管的柵極連接到邏輯“1”，因此使輸出功率和任何泄漏均衰減。
DCO 142在RF頻率下提供正交輸出。DCO核心在2倍頻率下運(yùn)行，且正交分頻器產(chǎn)生90度間隔的相位。TX的低相位噪聲要求可能需要CMOS型分頻器(例如，動(dòng)態(tài)的)而不是ECL型分頻器。將晶體管陣列144視為在啟用時(shí)以RF速率接通/斷開的電流源(或可能是電阻器)陣列。每個(gè)晶體管以由開關(guān)矩陣分派的某一相位提供電流(或電導(dǎo))。注意，晶體管不與任何特定相位相關(guān)。尤其在較大總數(shù)的有效晶體管的情況下，每個(gè)晶體管的電流(或電導(dǎo))貢獻(xiàn)均是非線性的。
本發(fā)明的笛卡兒調(diào)制器的優(yōu)點(diǎn)是其在相位域中操作，且可瞬間改變相位(例如，在一個(gè)時(shí)鐘循環(huán)內(nèi))。注意，對(duì)于數(shù)字I/Q調(diào)制來說，I和Q域(即，正交域)以數(shù)字方式調(diào)整。
圖10的調(diào)制器的(及圖12、22和23的調(diào)制器的)另一優(yōu)點(diǎn)是，使用開關(guān)矩陣和控制單元使陣列內(nèi)的晶體管能夠動(dòng)態(tài)地分配到I和Q相位線中的任何一者。這大大改進(jìn)了調(diào)制器的效率，因?yàn)樗枰木w管的總數(shù)減小。開關(guān)矩陣有效地創(chuàng)造了晶體管的共享，結(jié)果減小了產(chǎn)生I和Q信號(hào)所需的晶體管的數(shù)目。開關(guān)矩陣進(jìn)一步提供消除I/Q增益失配可能性的優(yōu)點(diǎn)，因?yàn)殚_關(guān)矩陣可在I與Q分支之間動(dòng)態(tài)地重新分配來自陣列308(圖23)的晶體管。
DCO操作以輸出分離90°的正交相位，即LOI+(0°)、LOQ+(90°)、LOI-(180°)、LOQ-(270°)。開關(guān)矩陣內(nèi)的相位線與晶體管線的每個(gè)交叉表示與門或等效切換點(diǎn)。到達(dá)每個(gè)門的兩個(gè)輸入包含相位線和來自控制單元148的控制線。每個(gè)列中的邏輯門的輸出耦合到晶體管陣列144中的特定晶體管的柵極。
開關(guān)矩陣確定操作的“智能”。在每個(gè)時(shí)鐘循環(huán)時(shí)，控制單元基于I和Q的值而產(chǎn)生適當(dāng)?shù)目刂菩盘?hào)并將所述控制信號(hào)輸出到開關(guān)矩陣。當(dāng)晶體管陣列中的有效晶體管連接到不同的DCO輸出相位且允許它們的相對(duì)基值改變時(shí)，實(shí)現(xiàn)笛卡兒操作。當(dāng)嚙合具有正交關(guān)系的兩個(gè)相位(例如，LOI+和LOQ+)的晶體管時(shí)，實(shí)現(xiàn)相位之間的內(nèi)插。
例如，對(duì)于45°相移來說，當(dāng)將N個(gè)晶體管連接到Q+相位線時(shí)，將相等數(shù)目(N個(gè))的晶體管連接到LOI+相位線。當(dāng)將LOI+和LOQ+晶體管的基值合并在一起時(shí)，執(zhí)行內(nèi)插，即通過向量加法，振幅將為，且相位將恰好為90°的一半，即45°。
參看圖9，由于假定本機(jī)振蕩器(LO)信號(hào)能夠取負(fù)值和正值(即，雙極性-1和+1)，且I和Q基帶信號(hào)也可獨(dú)立地具有正值和負(fù)值，所以所得信號(hào)也可具有雙極性。這表示了圖8的晶體管陣列的偽差分結(jié)構(gòu)，其中每個(gè)單個(gè)晶體管由晶體管對(duì)代替(例如在圖11所示的結(jié)構(gòu)中)。每個(gè)晶體管對(duì)內(nèi)的每個(gè)晶體管的接通時(shí)間為周期的一半。因此，兩個(gè)晶體管之間存在180度的相移。
圖11中展示說明本發(fā)明的并入有雙差分I與Q晶體管組的數(shù)字正交調(diào)制器的方框圖。類似于圖8的DQM，本發(fā)明的此偽差分實(shí)施例也在笛卡兒坐標(biāo)中實(shí)現(xiàn)了復(fù)合調(diào)制，同時(shí)直接支持負(fù)和正輸出電流兩者。偽差分復(fù)合調(diào)制器(通常參考150)包含I開關(guān)陣列152、Q開關(guān)陣列154、匹配網(wǎng)絡(luò)160和負(fù)載162。差分RF輸出可視情況耦合到外部功率放大器(未圖示)和外部天線(未圖示)以便在無線應(yīng)用中使用。
I和Q開關(guān)陣列中的每一者包含一組晶體管對(duì)168、170，其經(jīng)配置以產(chǎn)生差分信號(hào)，且所述晶體管對(duì)的柵極連接到與門166的差分輸出。與門166適合于產(chǎn)生非反相和反相輸出兩者。在I開關(guān)陣列中，與門接收I本機(jī)振蕩器信號(hào)LOI和I控制字172的一個(gè)位。類似地，在Q開關(guān)陣列中，與門接收Q本機(jī)振蕩器信號(hào)LOQ和Q控制字174的一個(gè)位。所述匹配網(wǎng)絡(luò)以類似于上文所述的圖5的匹配網(wǎng)絡(luò)的方式被構(gòu)造和進(jìn)行操作。
來自每個(gè)I和Q陣列內(nèi)的多個(gè)并行晶體管的電流(電導(dǎo))的相加可被視為等式7的乘法運(yùn)算的實(shí)現(xiàn)結(jié)果，即I和Q復(fù)合包絡(luò)基帶信號(hào)與正交LO信號(hào)的相乘。每對(duì)晶體管并聯(lián)連接且將電流提供到節(jié)點(diǎn)156、158處的兩個(gè)并聯(lián)連接，以實(shí)現(xiàn)等式7的加法運(yùn)算。具體地說，節(jié)點(diǎn)156對(duì)到達(dá)匹配網(wǎng)絡(luò)的(I+jQ)+輸入的電流進(jìn)行求和，且節(jié)點(diǎn)158對(duì)到達(dá)匹配網(wǎng)絡(luò)的(I+jQ)-輸入的電流進(jìn)行求和。將差分輸出(RF OUT+和RF OUT-)施加在負(fù)載162上。視特定應(yīng)用而定，匹配網(wǎng)絡(luò)的輸出可輸入到外部PA(未圖示)，所述外部PA的輸出驅(qū)動(dòng)天線(未圖示)。匹配網(wǎng)絡(luò)連接到VDD，且適合于在負(fù)載162上產(chǎn)生差分RFOUT+和RF OUT-輸出信號(hào)。
注意，或者，單獨(dú)的與門可用于分別驅(qū)動(dòng)I和Q晶體管陣列兩者中的晶體管170的柵極。在此替代實(shí)施例中，當(dāng)假定非差分與門時(shí)，將需要非反相和反相時(shí)鐘信號(hào)LOI和LOQ兩者。與門166將接收非反相時(shí)鐘信號(hào)，但不會(huì)產(chǎn)生反相輸出，反相輸出事實(shí)上將可在使用反相LO信號(hào)的單獨(dú)與門的輸出處獲得(未圖示)。
圖12中展示說明具有偽差分輸出的數(shù)字功率放大器(DPA)的方框圖。在此替代實(shí)施例中，調(diào)制電路(通常參考180)包含DCO 182、數(shù)字控制單元184、開關(guān)矩陣190、兩個(gè)晶體管陣列186、194和兩個(gè)匹配網(wǎng)絡(luò)188、192。通過認(rèn)識(shí)到存在DCO的四個(gè)相位輸出(即，LOI+、LOI-、LOQ+、LOQ-)的事實(shí)，來產(chǎn)生差分輸出。然而，從內(nèi)插的角度來說，僅需要兩個(gè)相位(視象限而定)。舉例來說，象限1使用LOI+和LOQ+，而象限4使用LOI+和LOQ-。在每種情況下，所述相位中都有兩個(gè)相位不被使用。因此，將矩陣中未使用的相對(duì)開關(guān)輸入到第二晶體管陣列194，所述未使用的相對(duì)開關(guān)產(chǎn)生負(fù)輸出，從而導(dǎo)致來自調(diào)制器的偽差分輸出。差分結(jié)構(gòu)的優(yōu)點(diǎn)是增益增加，因?yàn)樾盘?hào)可在0，0與+1，-1與-1，+1之間行進(jìn)，以實(shí)現(xiàn)使振幅加倍，從而導(dǎo)致額外6dB的增益。另外，差分輸出信號(hào)較不易受到常見模式噪聲和失真的影響。
在本發(fā)明的替代實(shí)施例中，通過將圖9的LO波形修改成單極性型式來提供實(shí)現(xiàn)復(fù)雜性的降低。圖13中展示說明具有單極性的理想的復(fù)合調(diào)制的波形的圖。由于圖13的LO波形僅取值+1和0，所以對(duì)調(diào)制表達(dá)式來說，僅存在三個(gè)非零的可能瞬時(shí)結(jié)果，其對(duì)應(yīng)于載波循環(huán)的四個(gè)四分之一中的三個(gè)。對(duì)于加法來說，四個(gè)可能的結(jié)果是I+Q、I、0和Q，如圖13所示。
當(dāng)假定非差分單端結(jié)構(gòu)用于調(diào)制器陣列中的每個(gè)晶體管級(jí)(如上文所述的圖8所說明)時(shí)，不能直接支持I或Q或I+Q的負(fù)值，因?yàn)榉遣罘旨?jí)僅能在一個(gè)方向上迫使電流進(jìn)入負(fù)載中。為了達(dá)到負(fù)瞬時(shí)值，使用180度的時(shí)移，這可通過利用反相LO信號(hào)來實(shí)現(xiàn)。
圖14中展示說明本發(fā)明的并入有單極性和雙I與Q陣列的正交調(diào)制器的實(shí)施例的方框圖。調(diào)制器(通常參考200)包含DCO 202；1:2分頻器(divider by two frequency divider)220；I和Q編碼器204、218；I和Q LO多路復(fù)用器214、216以及I和Q晶體管陣列206、208。
在此實(shí)施例中，將DQM晶體管陣列分成兩個(gè)邏輯半，其中每個(gè)邏輯半(logical half)由不同的LO(移位90度)來計(jì)時(shí)，使得它們代表I和Q。所述兩半在其輸出處短路，因此，電流相加被執(zhí)行且用于實(shí)現(xiàn)代表復(fù)合調(diào)制的表達(dá)式7中的“+”運(yùn)算。
只要I(或Q)的符號(hào)指示負(fù)值，就通過選擇反相LOI(或LOQ)來實(shí)現(xiàn)I(或Q)的負(fù)值的表示。因此，不需要在相對(duì)方向上產(chǎn)生電流，而是產(chǎn)生移位180度(即，在時(shí)間上移位半個(gè)RF循環(huán))的電流，其在效果上是相等的，但不要求晶體管在兩個(gè)不同方向上將電流推進(jìn)到負(fù)載中，這是只有更麻煩的差分結(jié)構(gòu)才會(huì)支持的能力。
在操作中，DCO和分頻器用于產(chǎn)生I和Q本機(jī)振蕩器信號(hào)的非反相型式(即，LOI和LOQ)和反相型式(即， 和 )。I和Q的符號(hào)控制多路復(fù)用器214、216的選擇輸入。當(dāng)I的值為正時(shí)，I的非反相型式輸入到I陣列206，從而規(guī)定四個(gè)象限中的第一象限中的向量。類似地，當(dāng)Q的值為正時(shí)，Q的非反相型式輸入到Q陣列208，從而規(guī)定第一或第二象限中的向量。I和Q陣列兩者的輸出在節(jié)點(diǎn)212處相加，以產(chǎn)生經(jīng)調(diào)制的RF輸出。所述節(jié)點(diǎn)經(jīng)由負(fù)載/電路210連接到VDD，所述負(fù)載/電路210可為RF阻流器、電阻性負(fù)載、具有鏡射能力(mirroring capability)的電流源等。分別由I和Q編碼器204、218來執(zhí)行N位I和Q量值到k位溫度計(jì)碼的轉(zhuǎn)換。注意，如果晶體管陣列206和208經(jīng)二進(jìn)制加權(quán)，那么可省略編碼器。
當(dāng)Q的符號(hào)為負(fù)時(shí)，選擇LOQ的反相形式而不是LOQ，從而規(guī)定第三或第四象限中的向量。接著乘積abs[Q(t)]×LOQ在LOQ的正半循環(huán)期間將為正，但相對(duì)于Q為正的情況，將以Tc/2的時(shí)移放入時(shí)域中，因?yàn)榉聪郘OQ的非零半循環(huán)被放在距非反相LOQ所述時(shí)間距離處。相同情況適用于I。因此，四個(gè)可能的乘積I+Q、I、0和Q實(shí)際上將由abs(I+Q)、abs(I)、0和abs(Q)代替，且可在RF循環(huán)的四個(gè)四分之一中的任何一者處發(fā)現(xiàn)。四個(gè)可能的乘積將根據(jù)I和Q的符號(hào)而移位到適當(dāng)?shù)奈恢?即，發(fā)現(xiàn)向量{I，Q}的特定象限)中。
類似地，通過首先將“整流”函數(shù)應(yīng)用在合成波形(圖9中的I×LOI+Q×LOQ結(jié)果行中所指示)上，圖9的波形可適合于用單端結(jié)構(gòu)而不是差分結(jié)構(gòu)來產(chǎn)生。此類整流的結(jié)果(其中僅使用波形的正部分且省略負(fù)部分)將是代表正的±I±Q的兩個(gè)組合的兩個(gè)脈沖。對(duì)于任何給定非零(I，Q)對(duì)來說，僅兩個(gè)此類組合(例如，I+Q和I-Q)將為正，而另外兩個(gè)(在此實(shí)例中為-I-Q和-I+Q)將為負(fù)(視將發(fā)現(xiàn)I、Q的象限而定)。因此，經(jīng)整流的波形將始終具有50％工作循環(huán)，其中RF循環(huán)的兩個(gè)有效四分之一循環(huán)地連續(xù)(即，第1和第2，或第2和第3，或第3和第4，或第4和第1)。因?yàn)镮和Q隨時(shí)間而變化(通常以比RF載波頻率慢得多的速率)，所以兩個(gè)有效四分之一將在這四個(gè)可能性之間隨時(shí)間而移位。這與圖13中所指示的實(shí)現(xiàn)結(jié)果相反，圖13中由于RF循環(huán)的僅一個(gè)四分之一為零，所以工作循環(huán)為75％。
可用于代表由圖9的波形指示的調(diào)制器的數(shù)學(xué)表達(dá)式(在出于用單端電路來實(shí)施所述調(diào)制器的目的而應(yīng)用整流之后)可寫為RF(t)＝整流(I(t)×LOI+Q(t)×LOQ) (8)本文將整流函數(shù)定義為用零代替所有負(fù)值，如下所表達(dá)整流(y)＝y(tǒng)(y＞0時(shí))，否則為0(9)或者 然而，整流是可能使信號(hào)失真的非線性函數(shù)。對(duì)于經(jīng)對(duì)稱調(diào)制的信號(hào)(其為通常使用的通信標(biāo)準(zhǔn)的特征)來說，所遭受的失真可被容易地克服，使得可通過簡(jiǎn)單的濾波和補(bǔ)償來獲得等式6的理想表達(dá)式的所需頻譜。
使用圖12的波形的調(diào)制器的單端實(shí)現(xiàn)(其為優(yōu)選的)可由以下數(shù)學(xué)表達(dá)式來表示RF(t)＝整流(I(t)×LOI)+整流(Q(t)×LOQ) (11)其中假定LOI和LOQ在+1與-1之間而不是+1與0之間來回切換，如圖13所示。表達(dá)式8和11是不同的，且將表現(xiàn)為代表相同經(jīng)調(diào)制信號(hào)的不同時(shí)域波形。然而，在適當(dāng)?shù)臑V波和補(bǔ)償之后，它們均將產(chǎn)生等式6的理想信號(hào)的所需頻譜。
圖15中展示更詳細(xì)地說明圖14的組合的I與Q陣列的結(jié)構(gòu)的方框圖。在此示范性實(shí)施例中，使用交錯(cuò)，以便減少由晶體管之間的失配引起的I與Q陣列之間的潛在的增益失配。晶體管陣列的纏結(jié)減少了兩個(gè)陣列之間的“地理”變化的可能性，所述“地理”變化可能導(dǎo)致不同的增益，例如柵極處的氧化物厚度的變化的結(jié)果，其改變FET的閾值電壓且因此改變通過FET的電流(對(duì)于給定柵極電壓來說)。
將I與Q陣列(通常參考230)實(shí)施為單個(gè)物理陣列，其充當(dāng)圖14的兩個(gè)邏輯I和Q陣列206和208。在此實(shí)例中，陣列的尺寸是8行乘以32列的單元238。16位I列選擇232和8位I行選擇236確定為I輸出而接通的開關(guān)元件(例如，晶體管)的數(shù)目。I和Q編碼器204、218(圖14)操作以將I和Q量值轉(zhuǎn)換成溫度計(jì)碼，表示總數(shù)等于溫度計(jì)碼的值的晶體管被接通。類似地，16位Q列選擇234和8位Q行選擇239確定為Q輸出而接通的晶體管的數(shù)目。因此，陣列的32個(gè)列被共享，其中16個(gè)用于I且16個(gè)用于Q。
為了減少由于陣列內(nèi)的晶體管的不同物理位置引起的PVT變化所產(chǎn)生的晶體管失配，對(duì)陣列的I和Q部分進(jìn)行纏結(jié)。為了進(jìn)一步減少晶體管失配，修改接通晶體管的次序，使得使用蛇狀圖案來橫穿所述陣列，如圖15所指示。一旦處于一行的末端處，晶體管就在與前一行的方向相反的方向上在下一行中接通。這用于使由于行改變而導(dǎo)致的晶體管失配最小化。
圖16中展示更詳細(xì)地說明圖15的陣列的單個(gè)單元238的結(jié)構(gòu)的電路圖。所述單個(gè)單元結(jié)構(gòu)(通常參考240)包含與門242；或門246；晶體管對(duì)248、250；以及晶體管252。在操作中，將本機(jī)振蕩器時(shí)鐘信號(hào)輸入到由pMOS晶體管248和nMOS晶體管250組成的通門型晶體管配置。這些晶體管的柵極由或門246的輸出來驅(qū)動(dòng)。特定單元的行和列信號(hào)由與門242進(jìn)行門控，且輸出被施加到或門246的一個(gè)輸入。將row_next信號(hào)施加到或門的第二輸入。row_next信號(hào)對(duì)陣列的待接通最后行中的單元起作用。根據(jù)適當(dāng)?shù)臏囟扔?jì)碼產(chǎn)生row_next信號(hào)。將通門的輸出施加到晶體管252的柵極。當(dāng)接通時(shí)，晶體管252提供一部分電流，其與來自與CLK信號(hào)(代表LO信號(hào)中的一者)同步也接通的其它單元的電流相加。在一般情況下，相加節(jié)點(diǎn)RF輸出經(jīng)由阻流器254而拉至VDD，或連接到圖14的負(fù)載210。
全數(shù)字正交調(diào)制器-共享的I/Q陣列如上文所述，可通過用于以彼此處于90度相移的時(shí)鐘切換的I和Q分支的單獨(dú)晶體管組來實(shí)現(xiàn)笛卡兒加法。根據(jù)本發(fā)明，也可通過為I和Q輸入兩者服務(wù)的組合晶體管組來實(shí)現(xiàn)笛卡兒加法。組合晶體管組在I分支與Q分支之間共享。在兩種情況下，必須考慮先前所述的飽和效應(yīng)，且所述飽和效應(yīng)可能導(dǎo)致IQ相互作用，所述相互作用需要復(fù)合預(yù)失真(當(dāng)疊加不能承擔(dān)調(diào)制器中的I和Q基值時(shí))。當(dāng)I和Q激勵(lì)不同時(shí)提供到調(diào)制器且調(diào)制器不顯示出任何存儲(chǔ)效應(yīng)時(shí)，可消除IQ相互作用。在這種結(jié)構(gòu)中，考慮上文的等式6的加法，對(duì)I激勵(lì)的響應(yīng)可不依賴于Q值，且反之亦然。這種具有共享I/Q陣列的DQM結(jié)構(gòu)的LOI和LOQ波形可采取圖17所述的形式。
差分結(jié)構(gòu)可直接實(shí)施等式7的調(diào)制表達(dá)式RF(t)＝I(t)×LOI+Q(t)×LOQ(7)其中對(duì)應(yīng)于每個(gè)差分級(jí)均可在負(fù)載中產(chǎn)生的電流的兩個(gè)方向，可支持正極性和負(fù)極性兩者。用于此情況的單端型式在數(shù)學(xué)上可由表達(dá)式11來描述RF(t)＝整流(I(t)×LOI)+整流(Q(t)×LOQ) (11)其中LOI和LOQ波形是圖17中的那些波形，且根據(jù)需要彼此移位Tc/4。
此共享結(jié)構(gòu)的優(yōu)點(diǎn)是，在晶體管陣列內(nèi)，I和Q的基值在單獨(dú)的情況下產(chǎn)生且不是同時(shí)的。這使得能夠使用可在到達(dá)陣列的輸入處實(shí)施的時(shí)間多路復(fù)用。在每個(gè)四分之一循環(huán)時(shí)，均將施加適當(dāng)?shù)募?lì)，持續(xù)某一較短持續(xù)時(shí)間，使得其效應(yīng)在Tc/4后施加下一激勵(lì)時(shí)將實(shí)質(zhì)上為零。一旦具有發(fā)生在不同情況下的I和Q基值的合成信號(hào)通過帶寬限制濾波器，就可發(fā)生連續(xù)加法，從而產(chǎn)生等式6的所需結(jié)果。由于I與Q共享同一晶體管陣列(呈此基于窄脈沖的系統(tǒng)的差分型式和單端型式)，所以不存在I/Q增益失配顧慮。
加法也可以數(shù)字方式實(shí)現(xiàn)，且在每一四分之一循環(huán)(即，每一Tc/4)時(shí)應(yīng)用于陣列。這不需要將LO信號(hào)饋給到陣列中，且將調(diào)制器電路的功能性從DRAC的功能性減小為DAC的功能性。換句話說，調(diào)制器電路操作以將瞬時(shí)的以數(shù)字方式表示的激勵(lì)轉(zhuǎn)換成相應(yīng)的模擬電平，這與將數(shù)字激勵(lì)轉(zhuǎn)換成相應(yīng)的RF振幅相反。
圖18中展示說明并入有具有二進(jìn)制加權(quán)的單個(gè)陣列的DQM的方框圖。調(diào)制器結(jié)構(gòu)(通常參考260)包含單個(gè)晶體管陣列268，使用所述單個(gè)晶體管陣列268，而不是兩個(gè)專用于I和Q的單獨(dú)陣列。此結(jié)構(gòu)的關(guān)鍵優(yōu)點(diǎn)是，其固有地消除了通常在正交調(diào)制器中出現(xiàn)的I/Q增益失配問題，因?yàn)閺?fù)合信號(hào)的兩個(gè)正交分量由相同元件基于時(shí)分多路復(fù)用而進(jìn)行處理。
上文所述的雙陣列結(jié)構(gòu)的優(yōu)點(diǎn)是，通過連接來自兩個(gè)陣列的所有晶體管的漏極的共同節(jié)點(diǎn)中的電流的相加，以模擬方式執(zhí)行I+jQ內(nèi)的加法運(yùn)算。這允許在切換元件前的電路以相對(duì)較低的速率(即，對(duì)應(yīng)于I和Q基帶信號(hào)的取樣速率)運(yùn)行，而僅在每個(gè)晶體管前的與運(yùn)算以較高速率運(yùn)行，因?yàn)榕c運(yùn)算中發(fā)生與LO信號(hào)的混合/乘法運(yùn)算。
相反，單個(gè)陣列結(jié)構(gòu)需要溫度計(jì)解碼器實(shí)現(xiàn)為以支持圖21A和21B的波形所必需的高速率運(yùn)行(下文描述)；或陣列可構(gòu)造有經(jīng)二進(jìn)制加權(quán)的元件，而不是相等大小的經(jīng)單位加權(quán)的元件，因此完全不需要溫度計(jì)解碼器。
圖18所示的復(fù)合調(diào)制器區(qū)塊262的功能是基于N位I和Q輸入以及LO信號(hào)的脈沖而為陣列268中的晶體管產(chǎn)生切換圖案/波形，使得構(gòu)造出圖21A和21B中所示類型的波形。DQM 260通過將I的瞬時(shí)值轉(zhuǎn)換成在持續(xù)時(shí)間Tp期間接通的晶體管(和輸出電流)的相應(yīng)數(shù)目來實(shí)現(xiàn)數(shù)字輸入到相應(yīng)的RF信號(hào)的轉(zhuǎn)換，通過使用LOI和LO′I信號(hào)來對(duì)I輸入進(jìn)行門控，如果I為正，那么Tp開始于RF載波循環(huán)的第一個(gè)四分之一，或如果I為負(fù)，那么Tp開始于第三個(gè)四分之一。類似地，通過使用LOQ和LO′Q信號(hào)來對(duì)Q輸入進(jìn)行門控，具有Tp持續(xù)時(shí)間且具有對(duì)應(yīng)于Q的瞬時(shí)值的量值的脈沖對(duì)于正Q，將在RF載波循環(huán)的第二個(gè)四分之一處產(chǎn)生，且對(duì)于Q的負(fù)值，將在第四個(gè)四分之一處產(chǎn)生。
圖20中展示說明此類基于單端單陣列的DQM的本機(jī)振蕩器波形的圖。注意，脈沖持續(xù)時(shí)間Tp沒有必要必須限于小于Tc/4的值，如在圖20所指示。應(yīng)了解，根據(jù)特定實(shí)施和應(yīng)用，可使用其它Tp脈沖持續(xù)時(shí)間。然而，視寄生和無源組件而定，Tp的較窄脈沖持續(xù)時(shí)間可能有助于消除I信號(hào)與Q信號(hào)之間的相互作用，其將在四分之一循環(huán)之間引入存儲(chǔ)，作為操作頻率的函數(shù)。在陣列中存在非線性效應(yīng)(例如，飽和)的情況下，脈沖從一個(gè)RF四分之一循環(huán)延伸到下一四分之一循環(huán)的效應(yīng)可能導(dǎo)致失真，例如AM-PM失真。然而，此類失真一旦特性化便可以數(shù)字方式克服，且因此不會(huì)抑制此類電路的使用。
此類存儲(chǔ)效應(yīng)的存在取決于圖18中Iout流經(jīng)的負(fù)載的類型。如果負(fù)載266包含電感器(例如，用于將所述節(jié)點(diǎn)連接到IC的外部插腳的接合線)，那么存儲(chǔ)效應(yīng)的程度將取決于負(fù)載的電感相對(duì)于操作頻率的值。這意味著由源自I分支的脈沖產(chǎn)生的偏置情況可能影響電路對(duì)來自Q分支的隨后脈沖的響應(yīng)，且反之亦然。
然而，如果負(fù)載266(圖18)具有足夠的抵抗力，使得存儲(chǔ)效應(yīng)可被忽略，且迫使輸出電流流經(jīng)下一級(jí)(在下一級(jí)處，輸出電流被鏡射且/或?yàn)V波/處理，而不影響發(fā)生加法的節(jié)點(diǎn))，那么可消除可能導(dǎo)致AM/PM失真的存儲(chǔ)效應(yīng)，且可將預(yù)失真電路簡(jiǎn)化成僅AM/AM補(bǔ)償。AM/AM失真補(bǔ)償將包含對(duì)飽和曲線的補(bǔ)償，所述飽和曲線導(dǎo)致瞬時(shí)Iout與產(chǎn)生所述瞬時(shí)Iout的數(shù)字I或Q輸入之間的關(guān)系變得非線性。
圖19中展示更詳細(xì)地說明圖18的復(fù)合調(diào)制器的電路結(jié)構(gòu)的方框圖。所述電路(通常參考270)包含I和Q多路復(fù)用器272、274；I和Q與門276、278；以及或門279。電路270用于實(shí)現(xiàn)對(duì)N位數(shù)字I和Q信號(hào)中的每個(gè)位的門控功能(即，與LO信號(hào)相乘)，其中N為I和Q字的寬度(根據(jù)待支持的分辨率而選擇)。在操作中，多路復(fù)用器272、274的選擇輸入分別為I和Q的符號(hào)。I的正值將LOI時(shí)鐘信號(hào)耦合到與門276，而I的負(fù)值將LO ′I時(shí)鐘信號(hào)耦合到與門。類似地，Q的正值將LOQ時(shí)鐘信號(hào)耦合到與門278，而Q的負(fù)值將LO′Q時(shí)鐘信號(hào)耦合到與門。兩組與門的輸出經(jīng)或操作279，以產(chǎn)生輸出信號(hào)OUTI到OUTN，其隨后輸入到晶體管陣列中的晶體管的柵極。
在圖18中，晶體管陣列268包含經(jīng)二進(jìn)制加權(quán)的陣列，且因此圖19的電路270的輸出OUTk直接連接到陣列268中的適當(dāng)?shù)牡趉個(gè)晶體管。
或者，可使用個(gè)別控制的單元晶體管陣列(即，溫度計(jì)編碼)，藉此將溫度計(jì)解碼器放在圖19的電路270的N個(gè)輸出與經(jīng)單位加權(quán)的晶體管陣列268(圖18)的2N個(gè)輸入之間。然而，注意，這可能對(duì)調(diào)制器的操作頻率強(qiáng)加限制，因?yàn)閷⒁筮M(jìn)行溫度計(jì)編碼以依照對(duì)應(yīng)于Tp和Tc/4的速率來切換。
或者，可將溫度計(jì)編碼放在圖19的電路的輸入處，使得電路將包含2N對(duì)門，而不是N對(duì)門(即，用于I和Q的N個(gè)位)，所述2N對(duì)門中的每一者均以較高速率運(yùn)行，但具有經(jīng)溫度計(jì)編碼的Im和Qm輸入，其中m＝1，2...2N。
使用適合調(diào)制器的操作頻率的任何電路來實(shí)施圖19中展示的三種不同功能件(即，多路復(fù)用器/選擇器、與門/乘法器、或門/加法器)。舉例來說，視應(yīng)用而定，操作頻率可能允許使用由市售數(shù)字綜合工具從標(biāo)準(zhǔn)單元庫產(chǎn)生的標(biāo)準(zhǔn)邏輯門。在其它應(yīng)用中，較高頻率可能需要具有可能不駐存在標(biāo)準(zhǔn)數(shù)字庫中的更多模擬性質(zhì)的電路。
具體地說，可借助通門結(jié)構(gòu)(其中Ik或Qk信號(hào)分別用于使LOI或LOQ能夠通過)來實(shí)現(xiàn)與門276、278(圖19)的電路?？赏ㄟ^使兩個(gè)通門(即，有線邏輯)的輸出短路來實(shí)現(xiàn)其輸出的或門控功能。上文所引用的序號(hào)為11/115,815的美國申請(qǐng)案中詳細(xì)描述了通門型結(jié)構(gòu)的結(jié)構(gòu)和操作。
數(shù)學(xué)上I由圖19的電路實(shí)施的表達(dá)式可表達(dá)為OUk＝整流(Ik×LOI)+整流(Qk×LOQ) (12)其中LOI和LOQ波形是圖17中所說明的那些波形，且Ik和Qk分別為I和Q的第k個(gè)位(k＝1，2...N)?；蛘?，如果溫度計(jì)解碼器將被放在I和Q信號(hào)與圖19的電路之間，那么表達(dá)式將相同，但用m代替k，其中，m＝1，2...2N且N表示溫度計(jì)編碼之前I和Q信號(hào)中的位的數(shù)目。
LOI與LO′I波形之間的門控/選擇可借助兩個(gè)并行通門來實(shí)施，視I的符號(hào)而定，在任何給定時(shí)間，兩個(gè)并行通門中僅一個(gè)有效。對(duì)于I的正值，選擇LOI，而對(duì)于負(fù)值，選擇LO ′I。另外，如果I的第k個(gè)位Ik為零，那么兩個(gè)通門均被禁用，且OUTk在RF循環(huán)的第一和第三個(gè)四分之一期間將為零。在這種情況下，OUTk將僅具有來自Q分支的基值。
同一解釋適合于Q分支的結(jié)果，且借助I分支與Q分支之間的有線邏輯，可在OUTk處產(chǎn)生它們的總和。在此示范性實(shí)施中，選擇Tp使得Tp＜Tc/4，以便防止兩個(gè)分支之間的任何爭(zhēng)用。因此，因?yàn)镮分支中的通門中的一者允許脈沖從其中通過，所以Q分支的通門被禁用，且反之亦然。這通過如圖20中所說明的LOI、LO′I、LOQ和LO′Q波形的脈沖的時(shí)序來確保。
圖21A和21B中展示說明圖18的調(diào)制器結(jié)構(gòu)的陣列的示范性輸出的波形的圖。圖21A說明來自晶體管陣列268(圖18)的輸出波形，其中值I＝3且Q＝5。由于I和Q兩者均為正，所以LOI和LOQTp脈沖由多路復(fù)用器272、274(圖19)傳遞，且經(jīng)門控以產(chǎn)生到達(dá)陣列的輸入信號(hào)。與門有效地執(zhí)行與3和5的相乘，且將結(jié)果施加到晶體管陣列的適當(dāng)權(quán)數(shù)。
圖21B說明來自晶體管陣列268(圖18)的輸出波形，其中值I＝3且Q＝-4。由于I為正且Q為負(fù)，所以LOI和LO′QTp脈沖由多路復(fù)用器272、274(圖19)傳遞，且經(jīng)門控以產(chǎn)生到達(dá)陣列的輸入信號(hào)。與門有效地執(zhí)行與3和4的相乘(正四，因?yàn)槭褂肔O′Q時(shí)鐘信號(hào)，且Q的符號(hào)位與量值字分離)，且將結(jié)果施加到晶體管陣列的適當(dāng)權(quán)數(shù)。注意，量值4的脈沖現(xiàn)在出現(xiàn)在從量值5的脈沖在先前實(shí)例中出現(xiàn)的位置移位半個(gè)循環(huán)(180度)處，因此代表從第一象限到第四象限的移位。
圖22中展示說明具有多個(gè)晶體管組的DQM的方框圖。在此替代實(shí)施例中，調(diào)制器電路(通常參考280)包含DCO 282；數(shù)字控制單元284；多個(gè)開關(guān)矩陣294、296、298；多個(gè)晶體管陣列286、288、290；以及匹配網(wǎng)絡(luò)292。由于難以以較高速度來控制較大(例如，N＝1024)尺寸，所以將開關(guān)矩陣結(jié)構(gòu)和晶體管陣列分成若干并行結(jié)構(gòu)。在本文所述的示范性實(shí)施例中，將開關(guān)矩陣結(jié)構(gòu)和晶體管陣列分成三個(gè)部分，如下(1)包含N個(gè)適合于處理動(dòng)態(tài)范圍較大但較低緩慢變化的信號(hào)的晶體管的矩陣與陣列，(2)包含M個(gè)適合于處理動(dòng)態(tài)范圍較小但較快變化的信號(hào)的晶體管的矩陣與陣列，和(3)包含L個(gè)適合于處理動(dòng)態(tài)范圍非常小但超快變化的信號(hào)的晶體管的矩陣與陣列。基礎(chǔ)的原則是調(diào)制數(shù)據(jù)是帶寬受限的。因此，對(duì)于緩慢變化的信號(hào)分量來說需要較大范圍，且較快變化的信號(hào)分量具有有限范圍。超快分量并非由數(shù)據(jù)直接規(guī)定，而是由其它技術(shù)(例如，∑Δ抖顫)來規(guī)定，以便改進(jìn)分辨率。
圖23中展示說明并入有復(fù)雜性減小的開關(guān)矩陣的DQM的方框圖。在此替代實(shí)施例中，調(diào)制電路(通常參考300)包含一對(duì)多路復(fù)用器302、204；適合于接收I和Q信號(hào)輸入的控制單元306；開關(guān)矩陣312；晶體管陣列308；以及負(fù)載310，負(fù)載310可為RF阻流器、電阻性負(fù)載、具有鏡射能力的電流源等。復(fù)雜性減小的開關(guān)矩陣僅包含I和Q的兩個(gè)行。
如上文所述，僅(即)LOI+、LOQ+、LOI-、LOQ-。在給定時(shí)間實(shí)例期間，通常使用LOI+或LOI-。類似地，在給定時(shí)間實(shí)例期間，僅選擇LOQ+或LOQ-。因此，有可能通過執(zhí)行DCO與開關(guān)矩陣之間的多路復(fù)用選擇來減小開關(guān)矩陣復(fù)雜性?；贗/Q象限位置而產(chǎn)生確定LOI+/LOI-和LOQ+/LOQ-選擇的兩個(gè)控制信號(hào)。具體地說，“I”多路復(fù)用器302接收來自DCO的LOI+和LOI-時(shí)鐘信號(hào)，其中所述選擇由I的符號(hào)(視象限而定)來控制。正I將LOI+時(shí)鐘導(dǎo)引到開關(guān)矩陣，而負(fù)I導(dǎo)引LOI-時(shí)鐘。類似地，“Q”多路復(fù)用器304接收來自DCO的LOQ+和LOQ-時(shí)鐘信號(hào)。所述選擇由Q的符號(hào)(視象限而定)來控制。正Q將LOQ+時(shí)鐘導(dǎo)引到開關(guān)矩陣，而負(fù)Q導(dǎo)引LOQ-時(shí)鐘。
希望所附權(quán)利要求書涵蓋歸屬在本發(fā)明的精神和范圍內(nèi)的本發(fā)明的所有此類特征和優(yōu)點(diǎn)。由于所屬領(lǐng)域的技術(shù)人員將容易想到大量修改和變化，所以希望本發(fā)明不限于本文所述的有限數(shù)目的實(shí)施例。因此，將了解，可采用歸屬在本發(fā)明的精神和范圍內(nèi)的所有合適變化、修改和均等物。
權(quán)利要求
1.一種數(shù)字復(fù)合調(diào)制器，其包含第一并行開關(guān)陣列，其適合于由用I數(shù)字控制字進(jìn)行門控的I本機(jī)振蕩器時(shí)鐘信號(hào)來計(jì)時(shí)，以從其中產(chǎn)生實(shí)質(zhì)上與所述I數(shù)字控制字成比例的第一電流；第二并行開關(guān)陣列，其適合于由用Q數(shù)字控制字進(jìn)行門控的Q本機(jī)振蕩器時(shí)鐘信號(hào)來計(jì)時(shí)，以從其中產(chǎn)生實(shí)質(zhì)上與所述Q數(shù)字控制字成比例的第二電流；和用于將所述第一電流與所述第二電流相加以產(chǎn)生復(fù)合調(diào)制的輸出信號(hào)的構(gòu)件。
2.一種數(shù)字I/Q復(fù)合調(diào)制的方法，所述方法包含以下步驟提供I開關(guān)陣列，其適合于產(chǎn)生與所述I開關(guān)陣列內(nèi)有效的開關(guān)的數(shù)目成比例的第一信號(hào)；提供Q開關(guān)陣列，其適合于產(chǎn)生與所述Q開關(guān)陣列內(nèi)有效的開關(guān)的數(shù)目成比例的第二信號(hào)；將I本機(jī)振蕩器時(shí)鐘信號(hào)與I數(shù)字控制字的第一門控組合應(yīng)用到所述I開關(guān)陣列，藉此由所述I控制字來確定所述I開關(guān)陣列中有效的開關(guān)的數(shù)目；將Q本機(jī)振蕩器時(shí)鐘信號(hào)與Q數(shù)字控制字的第二門控組合應(yīng)用到所述Q開關(guān)陣列，藉此由所述Q控制字來確定所述Q開關(guān)陣列中有效的開關(guān)的數(shù)目；和將所述第一信號(hào)與所述第二信號(hào)相加以從其中產(chǎn)生復(fù)合調(diào)制的輸出信號(hào)。
3.一種數(shù)字正交調(diào)制器，其包含本機(jī)振蕩器，其操作以產(chǎn)生正交相位；開關(guān)陣列，其包含多個(gè)開關(guān)，所述開關(guān)適合于產(chǎn)生實(shí)質(zhì)上與所述陣列中在任何一個(gè)時(shí)間均有效的開關(guān)的數(shù)目成比例的復(fù)合調(diào)制的輸出信號(hào)；開關(guān)矩陣，其適合于將所述本機(jī)振蕩器的所述正交相位輸出耦合到所述晶體管陣列；和控制構(gòu)件，其耦合到所述開關(guān)陣列，所述控制構(gòu)件操作以基于I和Q輸入信號(hào)的值而動(dòng)態(tài)地將所述開關(guān)的第一部分分配到I輸出，且將第二部分分配到Q輸出。
4.一種數(shù)字正交調(diào)制器，其包含振蕩器構(gòu)件，其用于產(chǎn)生本機(jī)振蕩器I(LOI)信號(hào)、反相 信號(hào)、LOQ信號(hào)和反相 信號(hào)；I開關(guān)陣列，其包含多個(gè)第一開關(guān)，所述第一開關(guān)適合于產(chǎn)生實(shí)質(zhì)上與在任何一個(gè)時(shí)間均有效的第一開關(guān)的數(shù)目成比例的I輸出信號(hào)，其中由I數(shù)字輸入信號(hào)的量值來確定與LOI或 信號(hào)同步而有效的第一開關(guān)的數(shù)目；Q開關(guān)陣列，其包含多個(gè)第二開關(guān)，所述第二開關(guān)適合于產(chǎn)生實(shí)質(zhì)上與在任何一個(gè)時(shí)間均有效的第二開關(guān)的數(shù)目成比例的Q輸出信號(hào)，其中由Q數(shù)字輸入信號(hào)的量值來確定與LOQ或 信號(hào)同步而有效的第二開關(guān)的數(shù)目；第一構(gòu)件，其適合于根據(jù)所述I輸入信號(hào)的符號(hào)而將所述LOI信號(hào)或所述 信號(hào)耦合到所述I開關(guān)陣列；第二構(gòu)件，其適合于根據(jù)所述Q輸入信號(hào)的符號(hào)而將所述LOQ信號(hào)或所述 信號(hào)耦合到所述Q開關(guān)陣列；和用于將所述I輸出信號(hào)與所述Q輸出信號(hào)相加以從其中產(chǎn)生正交調(diào)制的輸出的構(gòu)件。
5.一種數(shù)字正交調(diào)制器，其包含振蕩器構(gòu)件，其用于產(chǎn)生第一本機(jī)振蕩器信號(hào)LOI、第二本機(jī)振蕩器信號(hào)LO′I、第三本機(jī)振蕩器信號(hào)LOQ和第四本機(jī)振蕩器信號(hào)LO′Q；開關(guān)陣列，其包含多個(gè)開關(guān)，所述開關(guān)適合于在I與Q數(shù)控分支之間共享，所述開關(guān)陣列操作以產(chǎn)生實(shí)質(zhì)上與根據(jù)組合的I與Q輸入數(shù)字信號(hào)和所述本機(jī)振蕩器信號(hào)而瞬時(shí)有效的開關(guān)的數(shù)目成比例的正交調(diào)制的輸出信號(hào)；第一構(gòu)件，其用于根據(jù)I輸入信號(hào)和I本機(jī)振蕩器信號(hào)而產(chǎn)生I基值；第二構(gòu)件，其用于根據(jù)I輸入信號(hào)和I本機(jī)振蕩器信號(hào)而產(chǎn)生Q基值；和第三構(gòu)件，其用于對(duì)所述I基值和所述Q基值進(jìn)行時(shí)間多路復(fù)用以產(chǎn)生所述組合的I與Q信號(hào)，從而產(chǎn)生所述正交調(diào)制的輸出。
全文摘要
本發(fā)明提供用于復(fù)合調(diào)制器的全數(shù)字正交架構(gòu)的設(shè)備和方法。所述復(fù)合調(diào)制器可代替現(xiàn)存的現(xiàn)有技術(shù)模擬正交調(diào)制器結(jié)構(gòu)和那些基于數(shù)字極性架構(gòu)(r，θ)的結(jié)構(gòu)。所述復(fù)合調(diào)制器(110)包含I開關(guān)陣列(120)、Q開關(guān)陣列(112)和匹配網(wǎng)絡(luò)(114)。所述調(diào)制器有效地作為復(fù)合數(shù)字－模擬轉(zhuǎn)換器而操作，其中以笛卡兒形式給出數(shù)字輸入，即I和Q表示復(fù)合數(shù)字I+jQ，而輸出是具有相應(yīng)振幅和相移的經(jīng)調(diào)制的RF信號(hào)。所述相移是相對(duì)于由本機(jī)振蕩器規(guī)定的參考相位，其也被輸入到所述轉(zhuǎn)換器/調(diào)制器。本發(fā)明提供若干實(shí)施例，包括并入有雙I與Q晶體管陣列、單個(gè)共享I/Q晶體管陣列的調(diào)制器，具有單端且差分輸出的調(diào)制器以及具有單和雙極性時(shí)鐘及I/Q數(shù)據(jù)信號(hào)的調(diào)制器。
文檔編號(hào)H03C3/00GK101036359SQ200580034197
公開日2007年9月12日 申請(qǐng)日期2005年8月12日 優(yōu)先權(quán)日2004年8月12日
發(fā)明者奧倫·E·埃利澤, 弗朗西斯·P·克魯斯, 羅伯特·B·斯塔謝夫斯基 申請(qǐng)人:德州儀器公司