專利名稱：旋轉快閃模擬數(shù)字轉換器的制作方法
技術領域：
本申請案大體上涉及模擬數(shù)字轉換器，且更明確地說涉及一種具有旋轉振蕩器的模擬數(shù)字轉換器。
背景技術：
在所設想的速度(在GHz范圍內(nèi))下，僅快閃ADC(模擬數(shù)字轉換器)結構已為可行。快閃轉換器趨向于需要大量功率和面積且難以進行校準。

發(fā)明內(nèi)容
本發(fā)明使用多相時鐘(優(yōu)選為美國專利6,556,089、6,816,020和6,525,618中描述的旋轉時鐘技術)在自行校準單斜率ADC的頂部上實施基于高速時間數(shù)字的模擬數(shù)字轉換器。這些新的旋轉時鐘控制裝置保證數(shù)量級較小的功率消耗和改進一到三位分辨率的潛力。
本發(fā)明的一個實施例是一種用于將模擬信號轉換為數(shù)字信號的系統(tǒng)。所述系統(tǒng)包含多相振蕩器、取樣保持電路、積分器和時間數(shù)字轉換器。所述多相振蕩器具有振蕩周期且提供復數(shù)個相位信號，每一相位信號以多相振蕩器的周期進行振蕩。所述取樣保持電路經(jīng)操作以響應于多相振蕩器的相位信號來俘獲并保持模擬信號。所述積分器將所保持的模擬信號轉換為脈沖，所述脈沖具有與模擬信號的量值成比例的持續(xù)時間。所述時間數(shù)字轉換器經(jīng)操作以將脈沖轉換為數(shù)字信號且包含復數(shù)個取樣元件，其每一者由脈沖激活并俘獲多相振蕩器的相位中的一者；和二進制計數(shù)器，其用于對多相振蕩器的周期進行計數(shù)。復數(shù)個觸發(fā)器和二進制計數(shù)器提供數(shù)字信號。
本發(fā)明的另一實施例是一種將模擬信號轉換為數(shù)字信號的方法。所述方法包含(i)響應于多相振蕩器的許多相位信號中的一者來取樣并保持模擬信號，且在保持模擬信號之后，(ii)產(chǎn)生脈沖的第一轉變，(iii)對恒定參考電流進行積分直到保持模擬信號具有已知電壓值以產(chǎn)生脈沖的第二轉變，且在脈沖的第一與第二轉變之間，(iv)對振蕩器循環(huán)進行計數(shù)并俘獲振蕩器相位信號的狀態(tài)，其中振蕩器循環(huán)的計數(shù)和所俘獲的振蕩器相位信號的狀態(tài)變?yōu)閿?shù)字信號。
本發(fā)明的一個優(yōu)點是，轉換發(fā)生得非?？欤驗檗D換時間是取樣時間與時間數(shù)字轉換時間的總和。如果取樣時間為500pS且時間轉換時間等于取樣時間，那么將在約1nS內(nèi)發(fā)生全模擬數(shù)字轉換。
另一優(yōu)點是，不需要使轉換器不可用的校準循環(huán)。在本發(fā)明中，校準在轉換器操作時發(fā)生且不干擾正常操作。
又一優(yōu)點是，轉換高度準確，準確度限制由多相時鐘的相位數(shù)目設定。


參照以下描述、所附權利要求書和附圖，將更好地了解本發(fā)明的這些和其它特征、方面及優(yōu)點，附圖中圖1是根據(jù)本發(fā)明的取樣器和轉換器技術的簡圖；圖2展示根據(jù)本發(fā)明的時間數(shù)字轉換器系統(tǒng)的實施例；圖3展示構建高度非線性線的實施例；圖4展示用于交錯的技術和對透明自行校準的控制；和圖5展示高2F和其它諧波阻抗的已調(diào)諧功率網(wǎng)絡。
具體實施例方式
整體操作原理基本操作原理是對輸入使用跟蹤保持取樣器且對輸出使用多相時間數(shù)字轉換的單斜率ADC轉換。ADC構造的分段和交錯允許在進行轉換時進行透明自行校準。
圖1是構建在低成本數(shù)字CMOS工藝基礎上的新的取樣器和轉換器技術的簡圖，在所述數(shù)字CMOS工藝中僅PFET具有獨立的阱(NFET電路可基于實際雙阱工藝(truetwin-tub process)而使用)。前端處是電壓緩沖器和跟蹤保持電路。提供輸入多路復用器(并非取樣器)以允許自動校準等。所展示的跟蹤保持電路是PFET源極跟隨器，且將取樣器電容器選擇為形成在晶體管PHOLD(其還兼任比較器晶體管)中的PFET增強模式電容。當然，可使用實際電容器。
取樣器之后，通過使用電流源iramp使未知電壓回轉上升越過由電壓比較器檢測到的閾值(或在此情況下僅使用電流吸收式負載關閉PFET)在取樣電壓下執(zhí)行單斜坡轉換。這是眾所周知的單斜率或“時間數(shù)字”ADC轉換過程。本發(fā)明的特征是實施時間數(shù)字轉換的高分辨率、低功率方法。斜坡與較舊的單斜率ADC相比非?？烨乙悦考{秒1伏的級別回轉。
多相時間數(shù)字轉換區(qū)塊使用潛在無限數(shù)目的時鐘相位中的許多時鐘相位來確定比較器的輸出沿轉變的準確時間。因為許多相位為可用的，所以可使時間分辨率非常小。以1GHz數(shù)值為例，1000pS，散布在10mm旋轉電線上，且最小分接分辨率(tappingresolution)為1微米(通道尺寸)的情況下，潛在有10,000個相位為可用的，每一相位在時間上相隔0.1pS。下文將揭示NX超速旋轉時鐘如何簡化所需的相位數(shù)目。
用于實施ADC的實施例的主要區(qū)塊包含多路復用器、源極跟隨器、跟蹤保持電路和時間數(shù)字轉換器。
多路復用器源極跟隨器之前的多路復用器允許ADC輸入在輸入信號與各種校準參考信號之間切換。這不是取樣器晶體管。
源極跟隨器這種電路是標準源極跟隨器，且使用n型晶體管而被選通開啟和關閉。晶體管nmux和pshift也影響源極跟隨器的操作?；诘湫?.18uCMOS工藝@1.8伏電源，輸入范圍大約為0伏到0.75伏。輸出由于PFET的Vth而大約高于輸入信號電平0.9伏。如圖所示，由于電流源非線性和在輸入范圍內(nèi)變化的VDS進一步導致非線性和小于單位增益的問題使得電路遭受非線性。存在許多眾所周知的抵消這些效應的電路方法，且這些電路方法未圖示。
跟蹤/保持最有效的特征是使用PFET晶體管pchold，其多晶硅柵極電容器充當取樣電容器“chold”。這是允許的，因為FET始終在操作的增強區(qū)域中操作且因此柵極是優(yōu)質電容。其它電容器類型是可能的，但不存在基于低成本CMOS的電容器。電壓vfollow在samp電平較高的時期跟蹤輸入電壓。由于柵極經(jīng)由nsamp而接地，所以pchold的柵極電容存儲此信號。
取樣器晶體管保持/取樣晶體管nsamp以非常規(guī)的方式配置。因為其在操作的信號跟蹤階段期間保持pchold的柵極接地，所以其在沒有任何顯著VDS電壓的情況下操作。這具有許多優(yōu)點，且在操作的保持階段期間尤其重要，在此期間關閉電荷注入由于漏極電壓為零且不依賴于輸入信號而變得恒定。取樣器晶體管可直接連接到旋轉時鐘以獲得非?？斓倪呇厮俾?若干pS)和高穩(wěn)定性(低相位噪音)。為了清楚起見，未展示任選的電荷注入無效晶體管。
晶體管nhelp顯著小于nsamp且波形help使旋轉時鐘環(huán)更加與輸入信號解耦。電阻器指示此較小晶體管的非絕熱分接頭(更有可能通過一來自時鐘的緩沖器)，提供其是為了確保主要NFET(直接地旋轉時鐘控制)以接近零Vds進行切換(已保證關閉為零Vds)。由于samp直接來自旋轉時鐘信號，所以尤其在旋轉時鐘周期中振蕩器的局部最敏感ISF(脈沖敏感性函數(shù))點附近，將避免從漏極到柵極的耦合。
為了利用存儲在vhold上的電壓，“chold”電容的相反側(即，vfollow)必須涉及某一已知參考。這是晶體管pshift的目的，晶體管pshift在取樣完成之后將vfollow拉到VDD。
在跟蹤保持電路的操作中，根據(jù)關系式Vhold＝VDD-Vin-Vgs(psf)對輸入電壓進行轉換和電平移位。
斜率計時器/比較器晶體管pramp提供電流以便通過等式CV＝IT將經(jīng)取樣的電壓轉變?yōu)闀r間間隔。一旦samp-delayed變低，Vhold朝向VDD傾斜上升。從pchold的柵極電容(取樣器電容)提取電荷直到柵極電壓不再能夠經(jīng)受由ncompare電流吸收式路徑強加的漏極電流為止。此刻，即其時間與經(jīng)取樣的輸入電壓成比例時，vcompare變?yōu)樨摚瑥亩甘続DC轉換過程結束。
時間數(shù)字轉換器圖2所示的時間數(shù)字轉換器電路類似于當前用于粒子物理學中的電路，其中時間數(shù)字技術測量來自粒子檢測器的信號的到達時間。時間數(shù)字的另一用途是對如光學測距儀的裝置進行飛行時間測量。為了測量數(shù)字信號的時間周期，必須對脈沖邊沿進行計時。通過使用取樣元件(通常為D觸發(fā)器)的多相陣列(其中每一數(shù)據(jù)輸入由多相時鐘的不同相位驅動且所有FF的時鐘由輸入脈沖驅動)，可能確定邊沿出現(xiàn)高敏感性(至少比計數(shù)整數(shù)時鐘計數(shù)敏感)的時間(或時鐘脈沖)。用于此ADC應用中的時間數(shù)字轉換器使用具有無限數(shù)目的可用相位的旋轉時鐘回路，進而(原理上)為轉換器提供無限的時間分辨率。輸出是表示數(shù)字化結果的條形圖或溫度計代碼。
實踐上來說，由旋轉時鐘上和vcompare信號上可實現(xiàn)的上升和下降時間給定限制。需要極快的上升和下降時間以允許取樣元件(在此情況下為D型觸發(fā)器)針對所俘獲的邏輯狀態(tài)實現(xiàn)明確的決策。最終，亞穩(wěn)定性自身決定，但除非邊沿被較嚴格地界定，否則溫度計代碼可能具有“氣泡”且可能為非單調(diào)的。旋轉時鐘上的分接頭不需要線性間隔且可有利地使其處于非線性連續(xù)相位分接頭處。這可解決Vin→中止的轉移函數(shù)的任何已知的非線性。
圖2所示的電路使用標準觸發(fā)器，但利用非重疊時鐘的優(yōu)化的觸發(fā)器可解決較小時間差。
非線性傳輸線(NLTL)一種將邊沿的銳度增加到超出CMOS反相器上升時間(CMOS工藝中最快的常規(guī)組件)的能力的眾所周知的方法是使用非線性傳輸線。
圖3中，展示一種構建高度非線性線的方法。在脈沖邊沿通過期間，傳輸線脈沖所經(jīng)歷的電容當線通過NFET的(VDD-Vth)時急劇下降，此刻柵極氧化物電容變?yōu)閿嚅_的且僅經(jīng)歷耗盡電容。這意味著線在沖擊波模式下操作且可實現(xiàn)亞皮秒上升時間?？筛淖僔DD以改變非線性行為的開始并控制邊沿速率。
對于vcompare脈沖的銳化來說，產(chǎn)生仿真NLTL，其可饋入常規(guī)CPW線中以驅動取樣器元件。應注意，現(xiàn)在vcompare和旋轉時鐘脈沖的閉合速度在vcompare分布為傳輸線時是重要的。通常，由于負載，CPW遠快于RTWO速度。
自行校準要求/技術CMOS電路在低噪音操作方面具有眾所周知的問題，尤其在低功率電平下且尤其在1/f低頻率噪音方面。在CMOS的低功率消耗下獲得高準確度需要可校正組件中的低頻率漂移的某種校準方案。通常，當ADC輸入能夠在各種已知參考電壓之間切換時，在操作之前加電情況下執(zhí)行ADC的校準，且由控制電路記錄結果。通過將各種數(shù)字控制的反饋施加到ADC的內(nèi)部組件，閉合回路自行校正方案可克服由于過程變化而造成的ADC構造的大多數(shù)初始缺陷。
分段和交錯圖4展示此處為ADC提出一種替代性自行校準系統(tǒng)。所述自行校準系統(tǒng)一直操作且因此可校正低頻率1/f噪音并校正電源和溫度變化。
所述系統(tǒng)是對兩份觀察報告的響應。第一，據(jù)觀察，用于ADC電路中的晶體管和電容器的尺寸主要由噪音要求確定。舉例來說，取樣電容器必須足夠大以使kT/q取樣噪音在1LSB以下，其中k是波爾茲曼常數(shù)，T是絕對溫度，且q是標準電荷。另一實例是源極跟隨器晶體管的尺寸設計，其由晶體管的噪音貢獻確定。較大裝置僅因為較大信道的平均化效應而顯示較少噪音。
第二，據(jù)觀察，通過將晶體管的多個“條帶”并聯(lián)在一起以組成所需的信道寬度來為每一晶體管實現(xiàn)對CMOS布局的尺寸設計。每一條帶與其它條帶相同。類似地，利用電容器和晶體管，重復預定布局并將其并聯(lián)在一起。
在此實施例中，ADC由多個相同段組成，所述段通常將以并聯(lián)方式布線以組成尺寸設計。這些“尺寸不足的”(至少對于噪音來說)ADC電路段在并聯(lián)時形成低噪音ADC。使段的并聯(lián)為“軟性的”的且可由在多個電點處將段連接在一起的序列器使用金屬氧化物半導體場效應晶體管開關進行控制。當連接在一起時，發(fā)生電路電壓與電流的平均化，且以通常方式減少噪音。在典型的10段陣列中，9個段在低噪音并聯(lián)模式下操作，同時一個段通過輸入＝零或輸入＝最大值自行校準(或對于多點斜率校正來說為中間點——未作描述)。依次排列選定的校準段使得在許多完整的ADC循環(huán)中，所有段通過零和全標度校準循環(huán)。這對于轉換器的真?zhèn)€外部操作來說是透明的。對于任何給定ADC轉換，9個轉換器段形成結果，從而減少噪音。因此開銷相當小。
分段圖的描述控制器電路由旋轉時鐘進行時鐘控制且含有簡單的狀態(tài)機以如上文所概述對段進行排序。
如果段0將被微調(diào)，那么輸出Join_A變?yōu)?且Join_B..H高態(tài)有效以并聯(lián)段B..H，且這些單元在并聯(lián)、噪音平均化模式下一起工作以進行轉換。
段A可自行校正最小或最大范圍輸入?yún)⒖肌Ｈ绻钚‰妷簩⒈蛔詣游⒄{(diào)，那么trimsel為高且cal0_A為高，cahmax_A為低，mux_A和cal0_B...cal0_H及calmax_B...calmax_H也為低。信號mux0...2處于代碼0。所有轉換器段經(jīng)歷其取樣保持和單穩(wěn)模擬→脈沖寬度。此情況下段A將其時間輸出與對應于零ADC代碼的旋轉時鐘相位進行比較。使用標準邊沿觸發(fā)PFD(相位頻率檢測器)，且將電荷泵輸出路由到trimA_ref0節(jié)點。狀態(tài)機確保全刻度參考輸入會發(fā)生類似自行校正而到達trimA_refmax(電荷累積節(jié)點)的輸出處于適當稍后時槽處(以零微調(diào)交替)，并與PFD處最大分接頭旋轉時鐘相位進行比較。
狀態(tài)機移動經(jīng)過所有段并針對零和最大模擬參考電壓進行操作。這以快速率發(fā)生使得有效地存在一種獨立地微調(diào)所有ADC段的增益和偏移量的伺服反饋系統(tǒng)。這消除了低頻率1/f噪音和轉換器的溫度及過程漂移。因為所有段均被伺服至相同的參考點，所以接著在段的接合/并聯(lián)期間，除了并聯(lián)均衡的高頻率(多個循環(huán)的周期性)變化外，標稱信號電平上僅存在較小的差異。
應注意，旋轉tapmax和rotary_tap0是針對簡化多相旋轉時鐘而展示，且需要以邏輯擴增以與使用MSB計數(shù)器的多旋轉時間電路一起工作。
低噪音旋轉時鐘ADC要求在取樣時鐘中盡可能不出現(xiàn)抖動。抖動類似于相位噪音。在IEEE JSSC中的Emad Hegazi等人的題為“A Filtering Technique to Lower LC Oscillator”的論文(IEEEJOURNAL OF SOLID-STATE CIRCUITS，第36卷，第12期，2001年12月，第1921-1930頁)中，Hegazi發(fā)現(xiàn)，通過以偶次諧波(明確地說二次諧波)消除到達諧振電路的功率能量，可極大地減少相位噪音(且因此減少抖動)。一個選擇是在功率軌道中反饋反相器(back-back inverter)的每一者處添加LC諧振電路，但此方法的面積開銷將過高且LC電路將僅以一個諧波響應。
因為在常規(guī)意義上旋轉時鐘不諧振，所以需要具有適當頻率敏感性的旋轉等效供電網(wǎng)絡。
圖5展示這可如何實現(xiàn)。向旋轉時鐘電路的反饋反相器供應功率的Vplus和Vneg電源線形成環(huán)結構。電感是電線特性的一部分，且添加電容以調(diào)諧電力線使其匹配旋轉時鐘時間(針對2F與1F頻率差異而調(diào)節(jié))。
功率網(wǎng)絡的閉合電磁路徑是頻率選擇性的。舉例來說，在雙電線非麥比烏斯(non-Mobius)版本的功率網(wǎng)絡中，當在一瞬間反饋反相器(維持行波的切換元件)中的一者出現(xiàn)供應需求以充填在獨立RTWO回路中行進的時鐘波的邊沿時，反相器在局部vplus、vneg電平中引起電壓突降(其中量值由功率傳輸線的電流和阻抗的1/2確定)。此突降以特性速度(characteristic velocity)圍繞電源回路傳播，在功率回路的一次旋轉時間(其應被設定為與旋轉時鐘時間常數(shù)的兩倍一樣快)內(nèi)返回到相同位置。假定可使此旋轉時間為1/2*(1/F時鐘)，那么功率網(wǎng)絡不能夠以2x旋轉時鐘頻率來供應功率，進而實現(xiàn)Hagazi參考資料中所需的效果。此效果由于線的旋轉位置和時域對稱性而應用于分接到功率回路上的所有切換元件(例如反饋反相器)。不同于LC諧振電路，旋轉電路響應于多個諧波。
為了獲得最大脈沖敏感性函數(shù)(ISF)免疫性，可將旋轉回路和功率網(wǎng)絡的兩個旋轉操作速度最大設計成與簡單倍數(shù)(simple multiple)稍有偏移。這可促進最小ISF敏感性點處的能量的“充填”。
構建電源傳輸線回路存在兩個選擇。展示了Mobius和非Mobius兩者。Mobius版本使用大耦合電容器來引發(fā)回路上AC信號的信號反相(DC電平不受影響)。此配置為了分析飛行時間而使線的電長度加倍，且可能用于減少量c負載。
應注意，信號vplus和vneg由于線上的旋轉電流和電壓而在環(huán)的所有點處均不相同。
盡管已參照本發(fā)明的某些優(yōu)選版本以大量細節(jié)描述了本發(fā)明，但可能存在其它版本。因此，所附權利要求書的精神和范圍不應限于對本文所包含的優(yōu)選版本的描述。
權利要求
1.一種用于將一模擬信號轉換為一數(shù)字信號的系統(tǒng)，所述系統(tǒng)包括一多相振蕩器，其具有一振蕩周期且提供復數(shù)個相位信號，每一相位信號以所述多相振蕩器的所述周期進行振蕩；一取樣保持電路，其用于響應于所述多相振蕩器的一相位信號來俘獲并保持所述模擬信號；一積分器，其用于將所保持的模擬信號轉換為一脈沖，所述脈沖具有一與所述模擬信號的量值成比例的持續(xù)時間；和一時間數(shù)字轉換器，其用于將所述脈沖轉換為一數(shù)字信號，所述時間數(shù)字轉換器包含復數(shù)個取樣元件，其每一者由所述脈沖激活并俘獲所述多相振蕩器的所述相位中的一者；和一二進制計數(shù)器，其用于對所述多相振蕩器的所述周期進行計數(shù)；其中所述復數(shù)個觸發(fā)器和所述二進制計數(shù)器提供所述數(shù)字信號。
2.根據(jù)權利要求1所述的用于轉換的系統(tǒng)，其中所述復數(shù)個取樣元件保持一溫度計代碼，所述代碼的位給定所述數(shù)字信號的最低有效位。
3.根據(jù)權利要求1所述的用于轉換的系統(tǒng)，其中所述二進制計數(shù)器具有給定所述數(shù)字信號的最有效位的位。
4.根據(jù)權利要求1所述的用于轉換的系統(tǒng)，其中所述多相振蕩器是一旋轉振蕩器。
5.根據(jù)權利要求1所述的用于轉換的系統(tǒng)，其進一步包括一邊沿銳化電路，所述邊沿銳化電路連接在所述積分器與所述時間數(shù)字轉換器之間以改進所述脈沖的轉變速度。
6.根據(jù)權利要求5所述的用于轉換的系統(tǒng)，其中所述邊沿銳化電路包含一非線性傳輸線，所述非線性傳輸線在所述脈沖橫越所述線時銳化所述脈沖的所述邊沿。
7.根據(jù)權利要求1所述的用于轉換的系統(tǒng)，其中所述取樣保持電路由復數(shù)個取樣保持段形成；其中所述積分器由復數(shù)個相應積分器段形成；且其進一步包括一用于在所述轉換器的操作期間校準所述轉換器的校準電路，所述校準電路校準所述復數(shù)個取樣保持和相應積分器段中的一者，而其它取樣保持和相應積分器段用于所述取樣保持電路的操作中。
8.根據(jù)權利要求7所述的用于轉換的系統(tǒng)，其中所述段中的每一者具有至少一個微調(diào)輸入信號；其中所述校準電路包含一控制器，其經(jīng)連接以從所述多相振蕩器接收定時信號且經(jīng)操作以提供多路復用器控制信號、段選擇信號和段接合信號，所述選擇信號選擇所述段中的一者以用于校準，且所述接合信號將未選定的段連接在一起以用于所述轉換器的操作；一多路復用器，其連接到所述控制器以接收所述多路復用器控制信號和一誤差信號，所述多路復用器基于所述多路復用器控制信號和所述誤差信號向所述段提供復數(shù)個微調(diào)輸入信號；一相位頻率檢測器，其接收所述積分器的脈沖輸出和一參考信號，所述相位頻率檢測器經(jīng)操作以將所述積分器的所述脈沖輸出與所述參考信號進行比較來向所述多路復用器提供所述誤差信號。
9.根據(jù)權利要求1所述的用于轉換的系統(tǒng)，其中所述多相振蕩器是一旋轉振蕩器，其具有在所述振蕩器上維持一行波的切換元件；且其進一步包括一用于將功率供應到所述旋轉振蕩器的所述切換元件的功率網(wǎng)絡，所述功率網(wǎng)絡具有一回路的形式和一約為所述旋轉振蕩器的所述振蕩周期的一半的旋轉時間，以防止所述功率網(wǎng)絡以所述旋轉振蕩器的頻率的第二諧波將功率供應到所述旋轉振蕩器。
10.根據(jù)權利要求9所述的用于轉換的系統(tǒng)，其中所述功率網(wǎng)絡是一Mobius功率網(wǎng)絡且具有至少一個功率插入點。
11.根據(jù)權利要求9所述的用于轉換的系統(tǒng)，其中所述功率網(wǎng)絡是一非Mobius功率網(wǎng)絡且具有至少一個功率插入點。
12.根據(jù)權利要求9所述的用于轉換的系統(tǒng)，其中所述功率網(wǎng)絡的所述旋轉時間與所述旋轉振蕩器的所述振蕩周期的一半稍有偏移以便改進脈沖敏感性函數(shù)免疫性。
13.一種用于將一模擬信號轉換為一數(shù)字信號的方法，所述方法包括響應于一多相振蕩器的許多相位信號中的一者來取樣并保持所述模擬信號；和在保持所述模擬信號之后，產(chǎn)生一脈沖的一第一轉變，對一恒定參考電流進行積分直到所述保持模擬信號具有一已知電壓值，以產(chǎn)生所述脈沖的一第二轉變，且在所述脈沖的所述第一與第二轉變之間，對振蕩器循環(huán)進行計數(shù)并俘獲所述振蕩器相位信號的狀態(tài)，其中所述振蕩器循環(huán)的所述計數(shù)和所述俘獲的振蕩器相位信號的狀態(tài)變?yōu)樗鰯?shù)字信號。
14.根據(jù)權利要求13所述的用于轉換的方法，其中所述俘獲的所述振蕩器相位信號的狀態(tài)具有一溫度計代碼的形式。
15.根據(jù)權利要求13所述的用于轉換的方法，其進一步包括減少所述脈沖的所述第一和第二轉變的所述轉變時間。
16.根據(jù)權利要求13所述的用于轉換的方法，其在所述取樣保持步驟期間執(zhí)行一校準操作。
17.根據(jù)權利要求16所述的用于轉換的方法，其中所述取樣保持和積分步驟由包含復數(shù)個段的電路執(zhí)行，且每一段具有一微調(diào)輸入；且其中執(zhí)行所述校準操作包含選擇出所述復數(shù)個電路段中的一者以用于校準，檢測所述電路段與一參考信號之間的一誤差，和將所述誤差施加到所述電路段的所述微調(diào)輸入以減少所述誤差。
全文摘要
一種模擬數(shù)字轉換器系統(tǒng)包括一多相振蕩器(優(yōu)選為一旋轉振蕩器)、一取樣保持電路(psamp)、一積分器(iramp)和一時間數(shù)字轉換器(PFET)。所述多相振蕩器具有復數(shù)個相位，在所述時間數(shù)字轉換器中使用所述復數(shù)個相位以測量由所述積分器產(chǎn)生的脈沖的時間。通過對所述取樣保持電路和積分器進行分段并對所述段中的一者執(zhí)行一閉合回路校準循環(huán)來執(zhí)行校準，而其它段經(jīng)接合以用于所述取樣保持和積分器電路的正常操作。
文檔編號H03M1/12GK101061635SQ200580025028
公開日2007年10月24日 申請日期2005年7月27日 優(yōu)先權日2004年7月27日
發(fā)明者約翰·伍德 申請人:盟締杰公司