專利名稱：D類放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及安裝在便攜式電話中的D類放大器，更為確切地說，涉及功耗得到降低的D類放大器。
背景技術(shù)：
一般地，數(shù)字放大器包括比較器，用于接收音頻信號和三角波載波，并且輸出PWM(脈寬調(diào)制)信號，以及D類輸出級，用于放大比較器的輸出。
在這種數(shù)字放大器中，比較器比較音頻信號和三角波，并且生成PWM信號。輸出級開關(guān)是由該P(yáng)WM信號控制的，并且諸如揚(yáng)聲器等負(fù)載單元是由D類輸出級的輸出所驅(qū)動的。高頻分量是在驅(qū)動負(fù)載單元期間通過輸出LPF(低通濾波器)來去除的。
不過在實際中，在數(shù)字放大器中，因三角波曲率、脈寬失真和電源電壓變化的存在而產(chǎn)生非線性失真，因此使用負(fù)反饋來改善非線性失真。這種方法之一是將輸出級的輸出負(fù)反饋到在比較器上一級中作為集成電路而安裝的集成放大器。集成放大器提取和放大包括在方波(PWM波)反饋信號中的低頻分量。
盡管這種它勵振蕩型PWM系統(tǒng)在操作時使用的是傳來的三角波，但是有一種自激勵振蕩型PWM數(shù)字放大器，它本身振蕩，而不需要外部傳來的三角波，因此集成放大器的輸出是三角波(例如，日本未核專利申請第2003-115730)。在自激勵振蕩型PWM系統(tǒng)中，不需要三角波振蕩電路，并且使用例如施密特觸發(fā)器電路等來代替比較器。
圖7為框圖，描述了現(xiàn)有自激勵振蕩型D類放大器。如圖7所示，具有差分輸出(橋接型負(fù)載BTL)的D類放大器101是由差分信號輸出單元102組成的，差分信號輸出單元102由用于將來自輸入端Sin的聲音信號轉(zhuǎn)換成差分信號的電阻器R101～R104和全差分放大器A101組成，并且處于P側(cè)和N側(cè)的每一個電荷均衡D類放大器接收差分信號。
N側(cè)電荷均衡D類放大器包括PWM波形生成電路和反饋電路。PWM波形生成電路是由由運算放大器A102和電容器C101所組成的集成放大器103N，以及由電阻器R107～R109和比較器COMP 101所組成的施密特觸發(fā)器電路104N組成的。反饋電路包括輸出緩存B101和電阻器R111，用于將輸出緩存B101的輸出負(fù)反饋到集成放大器103N。由集成放大器103N和施密特觸發(fā)器電路104N組成的PWM波形生成電路，是一種自激勵振蕩型振蕩電路，不需要為它提供三角波，它就自動振蕩，并且集成放大器103N的輸出是三角波。
當(dāng)電源電平為VDD1時，根據(jù)用于判定輸入電壓(集成放大器103N的輸出)的低和高的輸出低或高，施密特觸發(fā)器電路104N具有下述兩個閾值。
VH＝Vcom((R107+R109)/R109)VL＝(Vcom(R107+R109)-VDD1xR107)/R109P側(cè)電荷均衡D類放大器的結(jié)構(gòu)也類似于N側(cè)，并且根據(jù)用于判定輸入電壓(集成放大器103P的輸出)的低和高的輸出低或高，施密特觸發(fā)器電路104P具有下述兩個閾值。
VH＝Vcom((R108+R110)/R110)VL＝(Vcom(R108+R110)-VDD1xR108)/R110現(xiàn)在來講述現(xiàn)有D類放大器的操作。圖8描述了D類放大器101中每一個節(jié)點的信號波形，其中S11是來自輸入端Sin的聲音信號(模擬信號)，S12是當(dāng)聲音信號為無信號時輸出緩存B102的輸出波形，S13是當(dāng)S11的聲音信號來自Sin時的P側(cè)輸出波形，S14是當(dāng)S11的聲音信號來自輸入端Sin時的N側(cè)輸出波形，并且S15是施加于待連接到D類放大器后一級的負(fù)載的幅度。圖9示出了集成放大器的輸出電壓(比較器的輸入電壓)和輸出端OUTP的輸出電壓(Vout)之間的關(guān)系，其中橫軸為時間，縱軸為電壓。
首先來講述當(dāng)輸入端Sin不提供聲音信號的情況(聲音信號＝無信號)。集成放大器103N和103P的非反相輸入端分別連接到參考電勢Vcom，并且比較器COMP101和102的非反相輸入端分別連接到參考電勢Vcom。在N側(cè)和P側(cè)的每一個電荷均衡D類放大器的操作類似，因此下面只講述P側(cè)電荷均衡D類放大器的操作。
在當(dāng)聲音信號為無信號的情況下，集成放大器103P的非反相輸入端的電壓Vsin為Vsin＝Vcom。如圖9A所示，如果輸出端OUTP的輸出電壓Vout為高(電源電平)(時間T1)，則由于電流通過電阻器R112流入集成放大器103P的電容器C102，集成放大器103P的輸出電壓VA下降。如果集成放大器103P的輸出電壓VA下降到低于比較器COMP102的閾值電平VL，則輸出端OUTP的輸出電壓Vout達(dá)到低，并且電流流出集成放大器103P，因此集成放大器103P的輸出電壓VA增加。如果集成放大器103P的輸出電壓VA超過比較器COMP102的閾值電平VH，則比較器COMP102輸出高，并且輸出端OUTP達(dá)到高。重復(fù)該操作導(dǎo)致振蕩。此時，從輸出端OUTP經(jīng)由反饋電路流入集成放大器103P的電荷量和從集成放大器103P流出到OUTP側(cè)的電荷量相等，因此平均輸出電平等于集成放大器103P(圖8中的S2)的非反相輸入電平(Vcom)。
現(xiàn)在來講述當(dāng)從輸入端Sin輸入聲音信號的情況。根據(jù)來自如圖7所示的輸入端Sin的聲音信號幅度，差分放大器A101的輸出電平(Aop)如下Aop＝(Vsin-Vcom)xR104/(2xR101)當(dāng)Aop的電平高于集成放大器A103的非反相電平Vcom時，電流從Aop流入集成放大器A103。如果此時輸出端為高，則流入集成放大器103P的電流是來自Aop的電流和來自反饋電路的電流之和，如圖9B中的時間T1所示，輸出電壓到達(dá)比較器COMP102的閾值電平VL，并且與無信號相比，輸出端OUTP更早達(dá)到低，也就是圖9A中的時間T1。這表明高的寬度變短。另一方面，如果輸出端OUTP為低，則流入集成放大器103P的電流是來自反饋電路的電流減去來自Aop的電流，因此與無信號的情況相比，到達(dá)比較器COMP2的閾值電平LH的時間(時間T2)變長。這表明低的時間段變長。
對于當(dāng)Aop的電平比Vcom的電平低時的情況是一樣的，并且如圖9C所示，當(dāng)輸出端OUTP為高時，由于減去了流入集成放大器103P的電流，因此時間T1變長，并且當(dāng)輸出端OUTP為低時，由于加上了流入集成放大器A103的電流，因此時間T2變短。這樣，可以如圖8中的S13和S14所示產(chǎn)生PWM波形，其中輸出脈沖的占空比隨著Aop的電平而改變。
通過對該輸出進(jìn)行濾波而獲得的輸出波形如下Vout＝(Vsin-Vcom)xR104xR112/(2xR101xR106)+Vcom換句話說，從位于P側(cè)的集成放大器103P到輸出緩存B102的環(huán)路具有串聯(lián)連接的反相放大器。對于從位于N側(cè)的集成放大器103N到輸出緩存B101的環(huán)路的情況是一樣的。
在該現(xiàn)有D類放大器中，當(dāng)圖8中的S11所示的模擬信號的電平高于COM電平時，位于P側(cè)輸出的高電平的脈沖寬度增加，并且位于N側(cè)輸出的高電平的脈沖寬度減小。因此，將脈沖電荷施加到負(fù)載，以便濾波后的輸出成為根據(jù)輸入的波形(由圖8的S15中的虛線所示的波形)。不過，如圖8中的S12所示，無信號時P側(cè)和N側(cè)輸出占空比為50％的波形，并且這些波形以相同的相位保持同步，因此盡管待施加到負(fù)載的功率在理論上為0，而實際上由于輸出緩存甚至在無信號下都進(jìn)行時鐘操作，因此消耗了多余的功率。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提出了D類放大器，它包括第一PWM波形生成電路，用于根據(jù)差分信號的一個信號生成PWM波形；第二PWM波形生成電路，用于根據(jù)差分信號的另一個信號生成PWM波形；以及邏輯電路，用于輸出第一PWM波形生成電路的輸出和第二PWM波形生成電路的反相輸出的AND。
根據(jù)本發(fā)明，可以通過輸出由差分信號所獲得的這兩個PWM波形的輸出和反相輸出的AND，來停止無信號在后一級中的時鐘操作，并因此降低功耗。
換句話說，通過停止后一級中的時鐘操作，無信號在后一級中的功耗在理論上可以是0，通過這樣可以降低功耗。


從下面的講述中并且結(jié)合附圖，可以更加明了本發(fā)明的上述和其他目標(biāo)、優(yōu)勢和特征，其中圖1為框圖，描述了根據(jù)本發(fā)明實施例1的D類放大器；圖2示出了當(dāng)電流振蕩器電路的輸出Vosc和輸入信號為無信號時每一個輸出或節(jié)點中的信號波形；圖3示出了在輸入電壓信號Vsin＞Vcom的情況下的信號波形；圖4示出了在輸入電壓信號Vsin＜Vcom的情況下的信號波形；圖5示出了從Sin輸入的模擬信號的例子，其中S1表示模擬信號，Voutp表示此時的P側(cè)輸出，Voutn表示此時N側(cè)的輸出，并且S2表示待施加到負(fù)載上的幅度；圖6為框圖，描述了根據(jù)本發(fā)明實施例2的D類放大器；圖7為框圖，描述了現(xiàn)有自激勵振蕩類型D類放大器；圖8描述了位于D類放大器的每個節(jié)點處的信號波形；以及圖9A～9C示出了集成放大器的輸出電壓(比較器的輸入電壓)和OUTP的輸出電壓之間的關(guān)系，其中橫軸為時間，縱軸為電壓。
具體實施例方式
下面參考附圖來講述本發(fā)明的實施例。這些實施例是當(dāng)將本發(fā)明應(yīng)用于具有電荷均衡型反饋回路的D類放大器時的例子。
實施例1圖1為框圖，描述了根據(jù)本實施例的D類放大器。如圖1所示，D類放大器1包括壓控電流源電路F1，作為差分信號輸出電路，用于將來自輸入端Sin的諸如聲音等電壓信號電流轉(zhuǎn)換成差分信號；振蕩器電路5，用于將時鐘疊加在差分信號上；以及N側(cè)和P側(cè)電荷均衡型D類放大器3N和3P，用于接收輸入來的差分信號和時鐘。N側(cè)電荷均衡型D類放大器3N包括有由電容元件C1和比較器COMP1組成的PWM波形生成電路，用于由差分信號之一來生成N側(cè)PWM波形，并且P側(cè)電荷均衡型D類放大器3P包括有由電容元件C2和比較器COMP2組成的PWM波形生成電路，用于由差分信號中的另一個來生成P側(cè)PWM波形。N側(cè)和P側(cè)電荷均衡型D類放大器3N和3P進(jìn)一步包括邏輯門電路(邏輯電路)4N和4P，用于輸出比較器COMP1和COMP2的輸出和反相輸出的AND；N側(cè)輸出緩存(D類放大器)B 1和P側(cè)輸出緩存B2，分別用于放大邏輯門電路4N和4P的輸出；以及恒流源反饋電路11和12，分別用于反饋比較器COMP1和COMP2的輸出。
在本實施例中，PWM波形的AND是由在輸出緩存B1和B2的前一級中所創(chuàng)建的邏輯門電路4N和4P確定的，并且將結(jié)果輸入到輸出緩存B1和B2，以便對于P側(cè)和N側(cè)來說，無信號的輸出被固定為低，并且僅當(dāng)輸入諸如聲音等信號時才執(zhí)行時鐘操作。
現(xiàn)在來詳細(xì)講述本實施例。壓控電流源電路F1包括全差分放大器2，其中將非反相輸入端連接到參考電勢Vcom，將電壓信號從Sin經(jīng)由電阻R1輸入到反相輸入端，并且將這些電壓信號轉(zhuǎn)換成差分信號，該差分信號被輸出到后一級中的N側(cè)電荷均衡型D類放大器3N和P側(cè)電荷均衡型D類放大器3P。
壓控電流源電路F1為用于輸出電流的電路，該電流是來自Sin的電壓信號輸入和非反相輸入之間的差分電壓除以電阻R1，并且被構(gòu)造為使得帶有不同極性的差分信號被分別輸出到N側(cè)電荷均衡型D類放大器3N和P側(cè)電荷均衡型D類放大器3P。換句話說，當(dāng)電壓信號的輸入是從Sin輸入時，則電流-Iin或Iin根據(jù)該信號電平被輸出，并且為作為電容器的電容元件C1和C2加/減電荷。
電流振蕩器電路5是由時鐘振蕩電路OSC1、用于根據(jù)其輸出電平而接通和斷開的開關(guān)，以及通過該開關(guān)使高或低電平的恒電流流動的恒流源I3組成，并且輸出電流時鐘信號并且將其疊加到差分信號上。由此，可以準(zhǔn)確匹配在N側(cè)電荷均衡型D類放大器3N和P側(cè)電荷均衡型D類放大器3P中生成的PWM信號的相位。
恒流源反饋電路I1和I2為壓控電流源電路(邏輯控制電流源電路)，它可以通過電壓電平(高或低電平)的差來控制電流流動的方向，并且分別連接到比較器COMP1和COMP2的輸出，以將電流反饋到電容元件C1和C2。每一個恒流源反饋電路I1或I2包括兩個由例如諸如晶體管等開關(guān)元件和電流鏡電路構(gòu)成的恒流源，它們連接在電源電勢VDD和GND電勢之間，并且被構(gòu)造為當(dāng)OUTP為高電平時，恒電流Ifb從恒流源反饋電路I1和I2中流出，并且當(dāng)OUTP為低電平時，恒電流Ifb流入恒流源反饋電路I1和I2。
電容元件C1和C2分別通過來自壓控電流源電路F1的差分信號、來自電流振蕩器電路5的時鐘信號和來自恒流源反饋電路I1和I2的反饋電流(Ifb)來存儲電荷，并且當(dāng)電流流入電容元件C1和C2時，電容元件C1和C2的電勢增加，而當(dāng)電流流入恒流源反饋電路I1和I2時，電容元件C1和C2的電勢降低。通過比較器COMP1和COMP2將這些電勢與參考電勢Vcom進(jìn)行比較，分別輸出PWM波形。
邏輯門電路4N為邏輯電路，用于測定比較器COMP1的輸出和比較器COMP2的反相輸出的AND。邏輯門電路4P為邏輯電路，用于測定比較器COMP2的輸出和比較器COMP1反相輸出的AND。由此，當(dāng)占空比為50％時，信號沒有被輸入到輸出緩存B1和B2。
輸出緩存B1和B2為連接到邏輯門電路4N和4P的D類輸出級，并且包括電源開關(guān)電路，用于分別控制負(fù)載電流的ON/OFF。如上所述，對于無信號，來自邏輯門電路4N和4P的輸出都為低，因此從OUTN和OUTP沒有輸出任何信號。
如上所述，在差分輸出的D類放大器1中，邏輯門電路4N和4P置于輸出緩存B1和B2的上一級中，并且PWM波形的AND作為信號被輸入，因此對于無信號，停止輸出緩存B1和B2的時鐘操作，并且在理論上無信號的功耗可以降低到0。
現(xiàn)在來講述根據(jù)本實施例的D類放大器的操作。圖2示出了位于電流振蕩器電路5的輸出Vosc中的信號波形和當(dāng)壓控電流源電路F1的輸入信號為無信號時的每一個輸出或節(jié)點。換句話說，Vintp表示壓控電流源電路F1的輸出和P側(cè)電荷均衡型D類放大器3P中的電容元件C2之間的節(jié)點電勢，Vintn表示壓控電流源電路F1的輸出和N側(cè)電荷均衡型D類放大器3N中的電容元件C1之間的節(jié)點電勢，Vcop表示P側(cè)電荷均衡型D類放大器3P中的比較器COMP2的輸出電勢，Vcon表示N側(cè)電荷均衡型D類放大器3N中的比較器COMP1的輸出電勢，Voutp表示此時P側(cè)電荷均衡型D類放大器3P中的OUTP的輸出，Voutn表示此時N側(cè)電荷均衡型D類放大器3N中的OUTN的輸出。
圖3示出了在輸入電壓信號Vsin＞Vcom的情況下的信號波形。圖4示出了在輸入電壓信號Vsin＜Vcom的情況下的信號波形。圖5描述了作為來自Vsin的輸入的模擬信號的例子，其中S1表示模擬信號，Voutp表示此時的P側(cè)輸出(OUTP的輸出)，Voutn表示此時的N側(cè)輸出(OUTN的輸出)，并且S2表示待施加于負(fù)載上的幅度。
如圖2所示，當(dāng)Vsin(來自壓控電流源電路F1的輸入端Vsin的輸入電勢)等于Vcom時，來自壓控電流源電路F1的電流輸入為0，因此Iin＝0，并且來自反饋電路I2的電流Ifb和來自振蕩器電路5的電流Iosc流入Vintp。通過被混合的電流Ifb和Iosc，三角波的形狀發(fā)生了失真，如Vintp所示。通過對這些三角波和比較器COMP2的參考電勢Vcom進(jìn)行比較，Vcop是占空比為50％的方波。Vcop的CLK周期與來自振蕩器電路5的時鐘信號Vosc是相同的，但是相位變了。在當(dāng)Sin為靜止信號的情況下，得到Vintp＝Vintn和Vcop＝Vcon，并且N側(cè)電荷均衡型D類放大器3N和P側(cè)電荷均衡型D類放大器3P的比較器COMP2和COMP1的輸出波形分別變成圖2所示的波形。并且在N側(cè)電荷均衡型D類放大器3N中，作為由邏輯門電路4P確定的比較器COMP2的輸出Vcop和比較器COMP1的反相輸出的AND的Voutp經(jīng)由緩存B2被輸出，并且作為由邏輯門電路4N確定的比較器COMP2的反相輸出和比較器COMP1的輸出Vcop的AND的Voutn經(jīng)由緩存B1被輸出，并且Voutp和Voutn都是相同信號的差，因此輸出(Voutp，Voutn)變?yōu)?，并且不啟動后一級中負(fù)載的時鐘操作。
現(xiàn)在來講述信號輸入到Vsin的情況。在Vsin＞Vcom的情況下，如圖3所示，當(dāng)輸出OUTP為高電平時，流入Vintp的電流為Ifb+Iosc的電流加上來自壓控電流源電路F1的電流Iin。由此，改變了三角波的上、下傾度，并對其進(jìn)行PWM轉(zhuǎn)換。在Vintp中，由于來自壓控電流源電路F1的電流(Iin)是正的，因此與圖2中的Vsin＝Vcom的情況相比，整個波形的電壓更高，并且比較器COMP2的輸出Vcop中的高時間周期延長了。
另一方面，在Vintn中，由于來自壓控電流源電路F1的電流是負(fù)的，因此整個波形的電壓更低，并且比較器COMP1的輸出Vcon中的高時間周期縮短了。如果確定該Vcop和Vcon的反相信號的AND，則獲得P側(cè)輸出Voutp，并且如果確定反相信號Vcop和Vcom的AND，則獲得N側(cè)輸出Voutn。
在Vsin＜Vcom的情況下，從壓控電流源電路F1流到Vintp的電流是負(fù)的，流到Vintn的電流是正的，如圖4所示，因此與圖2中的Vsin＝Vcom的情況相比，整個波形在Vintp上的電壓更低，并且比較器COMP2的輸出Vcop中的高時間周期縮短了。另一方面，在Vintn中，整個波形的電壓更高，并且比較器COMP1的輸出Vcon中的高時間周期延長了。
如圖3所示，如果Vsin＞Vcom，則Vcop的反相信號和Vcon的輸出信號的AND變成0。如圖4所示，如果Vsin＜Vcom，則Vcop的輸出和Vcon的反相輸出的AND變成0。因此，如果輸入了例如圖5所示的模擬信號S1，則P側(cè)輸出Voutp和N側(cè)輸出Voutn分別變成圖5所示的輸出。由此，濾波后的輸出變?yōu)楦鶕?jù)輸入的波形(由圖5中的虛線表示的波形)。
在本實施例中，D類放大器1包括壓控電流源電路F1，從中輸入模擬信號并且輸出差分信號；兩個PWM波形生成電路，是由電容元件、比較器和電流反饋電路組成的振蕩電路；振蕩器電路5，用于對差分時鐘操作中的相位進(jìn)行匹配；以及邏輯電路，用于確定兩個PWM波形生成電路的輸出和反相輸出的AND，并且將結(jié)果輸入到輸出緩存中，因此P側(cè)電荷均衡型D類放大器中的PWM波形和N側(cè)電荷均衡型D類放大器中的PWM波形具有相同的相位，并且邏輯電路確定這些相同相位PWM波形的差，因此對于無信號(Vsin＝Vcom)可以停止輸出緩存的時鐘操作，并且輸出緩存的功耗在理論上可以為0。
在一些情況下，當(dāng)電源開關(guān)接通或斷開時，通常產(chǎn)生的噪聲由功率放大器進(jìn)行放大，并且從揚(yáng)聲器中輸出來作為沖擊噪聲也就是所謂的“POP噪聲”。為了使這種POP噪聲的產(chǎn)生達(dá)到最小，在功率放大器的輸入端中安裝靜音電路，并且將輸入信號的路徑接地，直到使功率放大器變得穩(wěn)定，或者當(dāng)起動和結(jié)束輸出時，安裝軟啟動電路并且通過軟處理對信號進(jìn)行濾波，但是根據(jù)本發(fā)明，由于啟動之后的輸出參考電平為GND電平，因此這種POP噪聲去除電路是多余的。
實施例2如實施例1所述，對于無信號為了停止時鐘操作以降低功耗，所需要的就是在輸出緩存的上一級中可以產(chǎn)生相位經(jīng)過匹配的PWM波形并且可以確定兩個PWM波形的輸出和反相輸出的AND。因此邏輯門電路4N和4P在上一級中的結(jié)構(gòu)并不限于圖1中的結(jié)構(gòu)。圖6為框圖，示出了根據(jù)實施例2的D類放大器。在圖6所示的實施例2中，與圖1所示的實施例1相同的組成元件都用相同的標(biāo)號來表示，并且省略了對它們的詳細(xì)講述。
圖6為框圖，描述了根據(jù)本發(fā)明的實施例2的D類放大器。如圖6所示，本發(fā)明的D類放大器11是由包括有電阻器R11～R14和全差分放大器A11的差分信號輸出單元12、差分信號所輸入的P側(cè)和N側(cè)電荷均衡型D類放大器13N和13P，以及用于將時鐘信號疊加到差分信號上的振蕩器電路OSC1組成。差分信號輸出單元12將從輸入端Sin輸入的聲音信號轉(zhuǎn)換為差分信號。
N側(cè)電荷均衡型D類放大器13N包括PWM波形生成電路，它由包括有運算放大器A12和電容器C11的集成放大器14N、包括有電阻器R17和R19以及比較器COMP11的施密特觸發(fā)器電路15N組成；電平移動(L/S)電路16N，用于對施密特觸發(fā)器電路15N的輸出電平進(jìn)行移動；邏輯門電路4N，用于測定電平移動電路16N的輸出和下面要提及的P側(cè)電荷均衡型D類放大器13P的電平移動電路16P的反相輸出的AND；輸出緩存B1，用于放大邏輯門電路4N的輸出；以及電荷均衡型反饋環(huán)路(反饋電路)17N，用于將電平移動電路16N的輸出負(fù)反饋到集成放大器14N。在本實施例中，假設(shè)PWM波形生成電路的電源電平為VDD1，并且進(jìn)行電平移動之后的電源電平為VDD2。
P側(cè)電荷均衡型D類放大器13P的結(jié)構(gòu)與N側(cè)電荷均衡型D類放大器13N相同，也就是說，它包括PWM波形生成電路，它由包括有運算放大器A13和電容器C12的集成放大器14P，包括有電阻器R18和R20以及比較器COMP12的施密特觸發(fā)器電路15P組成；電平移動(L/S)電路16P，用于對施密特觸發(fā)器電路15P的輸出電平進(jìn)行移動；邏輯門電路4P，用于測定電平移動電路16P的輸出和上面提及的N側(cè)電荷均衡型D類放大器13N的電平移動電路16N的反相輸出的AND；輸出緩存B2，用于放大邏輯門電路4P的輸出；以及反饋電路17P，用于將電平移動電路16P的輸出負(fù)反饋到集成放大器14P。
在差分信號輸出單元12中，全差分放大器A11的非反相輸入端連接到固定電勢Vcom，輸入信號輸入到反相輸入端Sin，根據(jù)該輸入信號將差分信號輸出，并且差分信號中的一個被輸入到N側(cè)電荷均衡型D類放大器13N，另一個被輸入到P側(cè)電荷均衡型D類放大器13P。如果從Sin輸入的輸入信號為Vsin＞Vcom，則負(fù)的差分信號被輸出到P側(cè)電荷均衡型D類放大器13P，并且如果Vsin＜Vcom，則正的差分信號被輸出。
在N側(cè)電荷均衡型D類放大器13N的情況下，在集成放大器14N中，差分信號、來自振蕩器電路OSC1的時鐘信號、以及來自反饋電路17N的反饋信號之一被輸入到運算放大器A12的反相輸入端，由此將電荷存儲在電容器C11中，并且其輸出為三角波，如圖2所示(在無信號的情況下)或如圖3和圖4所示(在信號輸入的情況下)。
在施密特觸發(fā)器電路15N中，集成放大器14N的輸出經(jīng)由電阻器R17被輸入到非反相輸入端，并且反相輸入端連接到固定電勢Vcom。在該施密特觸發(fā)器電路15N中，用于測定輸入電壓(集成放大器14N的輸出)的低或高的電壓根據(jù)輸出是低或高，具有下述兩個閾值。
VH＝Vcom((R17+R19)/R19)VL＝(Vcom(R17+R19)-VDDxR17)/R19P側(cè)電荷均衡D類放大器的結(jié)構(gòu)與N側(cè)相同，并且施密特觸發(fā)器電路15P具有下述兩個閾值。
VH＝Vcom((R18+R20)/R20)VL＝(Vcom(R18+R20)-VDDxR18)/R20由集成放大器14N和施密特觸發(fā)器電路15N組成的PWM波形生成電路是一種自激勵振蕩型振蕩電路，不需要為它提供三角波，它就自動振蕩，并且集成放大器14N的輸出是三角波。
電平移動電路16N用于將施密特觸發(fā)器電路15N的輸出轉(zhuǎn)換成輸出緩存B1的電源電平。如果D類放大器安裝在用于諸如便攜式電話等這種功耗受限的應(yīng)用設(shè)備中，則功耗越小越好，因此低功耗是通過在輸出緩存B1的上一級中構(gòu)建PWM波形生成電路以使電源電平下降來實現(xiàn)的。為此，需要通過電平移動電路16N來對PWM波形生成電路的輸出進(jìn)行電平移動，并且在輸出級增加電源電平，以便獲得高幅度。在這種情況下，集成放大器14N和14P、組成施密特觸發(fā)器電路15N和15P的運算放大器A12和A13、以及比較器COMP11和COMP12的電源電平VDD1為例如3V，并且輸出緩存B 1和B2的電源電平VDD2為例如15V。
如果這里對電平移動的信號執(zhí)行電阻反饋，則無信號的平均輸出電平是由集成放大器的非反相輸入電平來決定的，因此GND側(cè)箝位并且無法獲得足夠的幅度。為了獲得足夠的幅度，必須根據(jù)輸出緩存B1和B2的電源電平VDD2來改變無信號的平均輸出電平。換句話說，無信號的平均輸出電平必須為VDD2/2。因此在本實施例中，這些反饋電路17N和17P的結(jié)構(gòu)使得反饋量可根據(jù)輸出緩存B1和B2的輸出電平而變化，結(jié)果使得該輸出以VDD2/2為中心進(jìn)行振蕩，這樣幅度完全能夠達(dá)到電源電平。
換句話說，在N側(cè)電荷均衡型D類放大器13N中，反饋電路17N通過根據(jù)VDD2調(diào)節(jié)R21來設(shè)置電流反饋量，從而電流反饋量不會由于VDD2而變高。為此，反饋電路17N包括反相器18N，用于對電平移動電路16N的輸出進(jìn)行反相；開關(guān)SW1，例如為MOS(金屬氧化物半導(dǎo)體)晶體管，通過反相器輸出來接通和斷開；電阻器R21，經(jīng)由開關(guān)SW1連接到電源VDD2開關(guān)SW2，通過反相器輸出來接通和斷開；以及電阻器R22，其一端經(jīng)由開關(guān)SW2連接到GND，另一端連接到電阻器R21，并且被構(gòu)造為電阻器R21和電阻器R22之間節(jié)點的電荷流入集成放大器14N。
在該反饋電路17N中，當(dāng)電平移動電路16N的輸出為高電平時，開關(guān)SW1接通并且電阻器R21連接到電源電勢VDD2，并且當(dāng)電平移動電路16N的輸出為低電平時，開關(guān)SW2接通并且電阻器R22連接到GND。位于P側(cè)電荷均衡型D類放大器13P的反饋電路17P的結(jié)構(gòu)與此相同，其中當(dāng)電平移動電路16P的輸出為高電平時，開關(guān)SW3接通并且電阻器R23連接到電源電勢VDD2，并且當(dāng)電平移動電路16P的輸出為低電平時，開關(guān)SW4接通并且電阻器R24連接到GND。
在反饋電路17N中，電源電勢VDD2、固定電勢Vcom和電阻器R21和R22的電阻值(用R21和R22表示)的關(guān)系如下面公式(1)所示。
(VDD2-Vcom)/R21＝(Vcom-(GND))/R22……(1)另外在反饋電路17P中，電源電勢VDD2、固定電勢Vcom和電阻器R23和R24的電阻值(用R23和R24表示)的關(guān)系如下面公式(2)所示。
(VDD2-Vcom)/R23＝(Vcom-(GND))/R24……(2)換句話說，反饋電路17N和17P可以通過根據(jù)電平移動電路16N和16P中的高電平或低電平來選擇不同的電阻值R21和R23或R22和R24，來切換反饋量，以便反饋同一電平的電流，而不論輸出電平如何，并且能夠?qū)WM信號輸出進(jìn)行電平移動。
在這種情況下，電阻器R21～R24的設(shè)置如下。在當(dāng)沒有疊加時鐘信號的狀態(tài)下，當(dāng)Vsin輸入等于Vcom時，來自差分信號輸出單元12的輸入為0，因此流入Vintn和Vintp的電流分別為(VDD2-Vcom)/R21(VDD2-Vcom)/R23另一方面，流出Vintn和Vintp的電流分別為(Vcom-(GND))/R22(Vcom-(GND))/R24由于如上述公式(1)和(2)所示，流入和流出的電流相等(下文中將這一電流量表示為Ifb)，因此Vintn和Vintp表現(xiàn)出三角波，其向上和向下的斜度相同。在本實施例中，作為疊加了時鐘信號的三角波被輸入到施密特觸發(fā)器電路15N和15P，并且成為具有上述兩個閾值的方波。如果Vsin為無信號，則有Vintp＝Vintn且OUTP＝OUTN，并且N側(cè)電荷均衡型D類放大器13N和P側(cè)電荷均衡型D類放大器13P的輸出波形是具有相同相位的方波。
并且當(dāng)將信號輸入到Vsin時，根據(jù)其輸入電平在高或低的時間周期中生成了PWM波形。在本實施例中，使用了帶有磁滯現(xiàn)象的比較器的斯密特觸發(fā)電路15N和15P，但是由于時鐘信號使得振蕩穩(wěn)定，因此也可以使用不帶有磁滯現(xiàn)象的比較器的斯密特觸發(fā)電路來取代斯密特觸發(fā)電路15N和15P。
本實施例展示了與上述實施例1相同的效果。換句話說，通過輸入電平移動電路16N和16P的輸出和反相輸出，也就是輸出緩存B1和B2的上一級的輸出的AND，輸出緩存B1和B2中的時鐘操作在無信號上停止，因此與先前的技術(shù)相比降低了功耗。
另外在本實施例中，斯密特觸發(fā)電路15N和15P的輸出通過電平移動電路16N和16P轉(zhuǎn)換成輸出級(輸出緩存B1和B2)的電源電平，并且從OUTN和OUTP輸出，但是在電源側(cè)和GND側(cè)的反饋電荷量分別發(fā)生了改變，并且可以通過在電平移動電路16N和16P的反饋路徑中分別插入反相器18N和18P，通過反相器18N和18P的輸出來在電源側(cè)和GND側(cè)交替接通和斷開開關(guān)，選擇電阻器R21或R22或者是電阻器R23或R24，并且根據(jù)所選擇的電阻來將電流反饋到集成放大器14N和14P，來等效地改變無信號的平均輸出電平，因此可以進(jìn)一步降低功耗。
本發(fā)明明顯不限于上述實施例，并且只要不偏離本發(fā)明的范圍和精神主旨，可以進(jìn)行修正和更改。例如，在實施例1中，通過去除集成放大器、停止處于無信號上的輸出緩存的時鐘操作，并且使用經(jīng)過電流轉(zhuǎn)換的差分信號以使來自反饋電路的反饋信號作為電流反饋回來，可以降低功耗。而在圖7所示的現(xiàn)有D類放大器中，本實施例可以構(gòu)造為使得時鐘信號疊加到差分信號上，創(chuàng)建邏輯門電路，并且只將兩個PWM波形的輸出和反相輸出的AND輸入到自激勵型D類放大器(其PWM波形電路由集成放大器和斯密特觸發(fā)電路組成)中的輸出緩存，然后對于無信號，停止輸出緩存中的時鐘操作，從而降低了功耗。
在實施例2中，講到假設(shè)反饋電路17N和17P由具有預(yù)定電阻值的電阻器組成，但是反饋電路17N和17P可以由可變電阻器組成。在這種情況下，具有不同電阻值的多個電阻器并聯(lián)連接，并且這些電阻器的連接是使用例如外部信號來切換的，以便通過外部信號來切換電阻值，從而實現(xiàn)期望電阻值。
在這種情況下，如下述公式(3)所示，反饋電路17N和17P的平均電阻值與電阻15或電阻16的比例為該系統(tǒng)的增益G。換句話說，通過將反饋電路17N和17P的電阻值設(shè)為可變，則該系統(tǒng)的增益也是可變的。
增益G＝2xR15/(R21+R22) ……(3)
權(quán)利要求
1.一種D類放大器，包括第一PWM波形生成電路，用于根據(jù)差分信號的一個信號生成PWM波形；第二PWM波形生成電路，用于根據(jù)差分信號的另一個信號生成PWM波形；以及邏輯電路，用于輸出第一PWM波形生成電路的輸出和第二PWM波形生成電路的反相輸出的AND。
2.如權(quán)利要求1所述的D類放大器，進(jìn)一步包括振蕩器電路，用于將時鐘信號疊加到差分信號上。
3.如權(quán)利要求2所述的D類放大器，其中邏輯電路包括第一邏輯電路，用于輸出第一PWM波形生成電路的輸出和第二PWM波形生成電路的反相輸出的AND，以及第二邏輯電路，用于輸出第一PWM波形生成電路的反相輸出和第二PWM波形生成電路的輸出的AND。
4.如權(quán)利要求3所述的D類放大器，進(jìn)一步包括第一輸出緩存，用于對第一邏輯電路的輸出進(jìn)行放大；以及第二輸出緩存，用于對第二邏輯電路的輸出進(jìn)行放大。
5.如權(quán)利要求1所述的D類放大器，其中第一和第二PWM波形生成電路包括比較電路，用于對輸入信號和三角波進(jìn)行比較并且輸出PWM波形。
6.如權(quán)利要求2所述的D類放大器，進(jìn)一步包括電壓電流轉(zhuǎn)換電路，用于將輸入信號轉(zhuǎn)換成電流并且輸出差分信號，其中第一和第二PWM波形生成電路分別包括電容元件，用于通過差分信號、時鐘信號和反饋信號來存儲電荷；比較電路，用于對電容元件的電勢和參考電勢進(jìn)行比較并且輸出PWM波形；以及反饋電路，用于將比較電路的輸出轉(zhuǎn)換成電流并且將其反饋給電容元件。
7.如權(quán)利要求1所述的D類放大器，進(jìn)一步包括電平移動電路，用于對第一和第二PWM波形生成電路的輸出電平進(jìn)行移動；以及反饋電路，用于將電平移動電路的輸出反饋給PWM波形生成電路，其中反饋電路將根據(jù)電平移動電路的輸出電平的反饋量轉(zhuǎn)換成根據(jù)PWM波形生成電路的反饋量，并且將其作為反饋信號輸出。
全文摘要
一種D類放大器，包括壓控電流源電路，用于將輸入的聲音電壓信號Vsin電流轉(zhuǎn)換成兩個帶有不同極性的信號；兩個電容元件，用于積累信號，其中分別存儲了每一個經(jīng)過電流轉(zhuǎn)換的信號和反饋信號的電荷；兩個用于PWM轉(zhuǎn)換的磁滯比較器，用于分別對用于積累信號的兩個電容元件的電勢和參考電勢Vcom進(jìn)行比較；兩個輸出緩存，用于分別對其輸出進(jìn)行放大；以及兩個恒流源反饋電路，用于分別反饋其輸出。
文檔編號H03F3/20GK1694353SQ200510066718
公開日2005年11月9日 申請日期2005年4月30日 優(yōu)先權(quán)日2004年5月6日
發(fā)明者黑川達(dá)史 申請人:恩益禧電子股份有限公司