專利名稱：監(jiān)測和控制功耗的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子電路，該電子電路包括至少一種時(shí)序邏輯元件，該時(shí)序邏輯元件包括用于接收時(shí)鐘信號(hào)的至少一個(gè)時(shí)鐘端；用于接收輸入信號(hào)的至少一個(gè)輸入端；用于提供輸出信號(hào)的至少一個(gè)輸出端。本發(fā)明還涉及一種包括具有上述特征的電子電路的設(shè)備；以及控制這種電子電路功耗的方法。
WO01/48584A1“具有數(shù)字功率調(diào)節(jié)的微處理器”描述了一種數(shù)字監(jiān)測微處理器功耗的方案。
在本領(lǐng)域中，我們已經(jīng)知道，隨著例如像集成電路(IC)這樣的現(xiàn)代電子電路的性能要求，即，功能性，復(fù)雜性，管芯大小，時(shí)鐘速度等的增加，它們的功率消耗和耗散要求以及標(biāo)準(zhǔn)變得越來越關(guān)鍵。此外，在例如像電池供電計(jì)算機(jī)，多媒體設(shè)備以及移動(dòng)通訊這樣的設(shè)備的設(shè)計(jì)與運(yùn)行中，功耗的問題是極其重要的因素。
此外，本領(lǐng)域中已經(jīng)公知，以高時(shí)鐘頻率運(yùn)行并且具有大量的有源電子電路部分的IC會(huì)產(chǎn)生大量的熱量。這些熱量無論怎樣都必須要從IC以及相關(guān)的裝置中以最快地，最有效并且最節(jié)省成本的可能方式去掉。在某些情況下，這些熱量的去掉變得非常復(fù)雜和昂貴，這在本領(lǐng)域也已經(jīng)是公知的。
本領(lǐng)域的技術(shù)人員已經(jīng)知道處理IC功耗/耗散的各種技術(shù)，電路和系統(tǒng)。許多研究工作一直在面向以容許功耗值實(shí)現(xiàn)希望的性能標(biāo)準(zhǔn)的電路設(shè)計(jì)和技術(shù)。由于功耗取決于許多不同的因素，例如像電源電壓；時(shí)鐘頻率；切換電容，以及電路切換動(dòng)作，因此，已經(jīng)提出許多不同的方案來通過減小這些因素中的任意一個(gè)或者其組合來試圖使功耗最小。此外，由于在IC工藝技術(shù)中出現(xiàn)變化時(shí)出現(xiàn)的物理效應(yīng)，漏電流成為IC功耗預(yù)算中更重要的一個(gè)因素。其直接結(jié)果是，已經(jīng)提出像反向偏壓IC基板或者采用MTCMOS技術(shù)這樣的方案作為控制這些漏電流以便控制IC功耗的有效途徑。
減小IC功耗的大多數(shù)勞動(dòng)都用在IC設(shè)計(jì)階段中，其中關(guān)于IC功耗的信息從仿真和統(tǒng)計(jì)數(shù)據(jù)中進(jìn)行采集。已經(jīng)存在可以買到的基于軟件的功耗仿真器，這些功耗仿真器有助于從功耗這方面參與優(yōu)化電路的設(shè)計(jì)。然而，這些功耗仿真器根據(jù)一系列固定條件來優(yōu)化功率源，這無疑是有缺陷的。
在WO01/48584A1中，微處理器被分成各種功能單元，每個(gè)單元具有其固定的、以數(shù)字字編碼的“功率權(quán)重”(power weight)功率權(quán)重必須要用校準(zhǔn)工藝加以確定。當(dāng)微處理器運(yùn)行給定程序時(shí)，對每個(gè)功能單元的狀態(tài)進(jìn)行數(shù)字監(jiān)測，即，它是活動(dòng)的，還是不活動(dòng)的，并且該信息被傳遞到特殊監(jiān)測單元。該監(jiān)測單元忽略與不活動(dòng)的功能單元相關(guān)聯(lián)的功率權(quán)重，但是要加上活動(dòng)功能單元的功率權(quán)重，并且將它們的和與代表期望的最大功耗的閾值進(jìn)行比較。如果它們的和大于該閾值，那么通過減小時(shí)鐘頻率或者在指令流水線中引入空位(bubble)而降低指令執(zhí)行速率。如果它們的和小于該閾值，則不采取任何行動(dòng)。
功耗處理技術(shù)的某些其它實(shí)施例包括特別依據(jù)將要進(jìn)行的數(shù)據(jù)處理任務(wù)(一個(gè)或者多個(gè))來把系統(tǒng)時(shí)鐘的頻率調(diào)節(jié)到其最佳頻率；響應(yīng)給定的一組情況來調(diào)節(jié)電源；或者一起去掉功率供給。
對于本領(lǐng)域的技術(shù)人員來說，用于耗散由IC所產(chǎn)生的熱量的許多和各種方法和設(shè)備中的一些已經(jīng)是公知的，例如包括散熱器和液體冷卻法。這些方法和技術(shù)在金錢和空間方面通常都是非常復(fù)雜和昂貴的。
WO01/48584A1中披露的方案具有一些代表性的缺陷。一個(gè)缺陷就在于功耗被數(shù)字監(jiān)測。其它的缺陷是由于功耗非常依賴于輸入數(shù)據(jù)的量和類型，因此每個(gè)功能單元所消耗的功率并不能很好地用“固定權(quán)重”方案來表示；并且每個(gè)功能單元必須要加以校準(zhǔn)以便限定它們適當(dāng)?shù)墓β蕶?quán)重。
本發(fā)明的一個(gè)目的是提供一種減小功耗的改進(jìn)方案。
本發(fā)明由獨(dú)立權(quán)利要求所限定。
從屬權(quán)利要求限定了本發(fā)明的有益實(shí)施例。
該目的用一種電子電路實(shí)現(xiàn)，該電子電路還包括用于監(jiān)測輸入和輸出信號(hào)以響應(yīng)該輸入和輸出信號(hào)提供控制信號(hào)的電路，其中響應(yīng)該控制信號(hào)，電子電路的功耗被可操作地加以控制。
根據(jù)本發(fā)明電路的一個(gè)實(shí)施例，該電子電路能以由時(shí)鐘信號(hào)確定的速率加以控制。這種實(shí)施例具有的好處是時(shí)鐘頻率的任何變換都可被自始至終地應(yīng)用到該電子電路。因此，當(dāng)要求節(jié)省功率時(shí)，就可以快速并且充分地實(shí)現(xiàn)。
根據(jù)本發(fā)明電路的另一實(shí)施例，該電子電路能提供與未來功耗相關(guān)的信息。當(dāng)主動(dòng)地控制功耗時(shí)，知道或者預(yù)測未來功耗將是或者可能是什么樣子能夠有明顯的好處。在可能會(huì)在正常情況下導(dǎo)致功耗增加的、已知的或者可能“將要發(fā)生的”事件之前，可以作出決定。
此外，根據(jù)本發(fā)明電路的另一實(shí)施例，該電子電路具有基于過去的邏輯事件使未來功耗預(yù)先可控的能力。當(dāng)積極地控制功耗時(shí)，基于過去的事件知道或者預(yù)測未來功耗將是或者可能是什么樣子也具有明顯的好處。關(guān)于已知的，或者可能“將要發(fā)生的”事件，可再一次采取重要的，預(yù)先的功率節(jié)省決定。
本發(fā)明的電子電路，設(shè)備以及方法的其它特征和優(yōu)點(diǎn)可從所附的示意性附圖以及隨后的描述中闡明。
在附圖(它們旨在作為根據(jù)本發(fā)明的非限定性實(shí)施例給出)中

圖1示出示例性的現(xiàn)有技術(shù)狀態(tài)的數(shù)字電路；圖2示出根據(jù)本發(fā)明電子電路的概括性實(shí)施例；圖3示出根據(jù)本發(fā)明電子電路的另一實(shí)施例；圖4示出根據(jù)本發(fā)明電子電路的又一實(shí)施例；圖5示出圖1中結(jié)合根據(jù)本發(fā)明的電子電路的數(shù)字電路；圖6a和6b示出現(xiàn)有技術(shù)的互導(dǎo)體；圖7示出根據(jù)本發(fā)明的電子電路的基本系統(tǒng)框圖；圖8示出用于根據(jù)本發(fā)明的電壓控制的電子電路的框圖；圖9示出用于根據(jù)本發(fā)明的頻率控制的電子電路的框圖；圖10示出用于根據(jù)本發(fā)明的功耗控制的電子電路的概括性框圖。
盡管參考IC尤其是CMOS工藝技術(shù)IC描述本發(fā)明的電路，但本領(lǐng)域技術(shù)人員應(yīng)該清楚其基本原理是也可應(yīng)用于其它電子電路和IC工藝技術(shù)中。
數(shù)字IC的功耗可分成兩個(gè)單獨(dú)的類別。第一類是動(dòng)態(tài)功耗，并且第二類是靜態(tài)功耗。
動(dòng)態(tài)功耗出現(xiàn)在邏輯狀態(tài)改變的過程中，其中邏輯狀態(tài)改變發(fā)生在IC數(shù)字電路內(nèi)。另一方面，當(dāng)數(shù)字電路處于穩(wěn)態(tài)或者靜止?fàn)顟B(tài)時(shí)出現(xiàn)靜態(tài)功耗。動(dòng)態(tài)功耗是例如CMOS的電荷控制電路功耗中的主要因素，并且當(dāng)由于適當(dāng)?shù)妮斎爰?lì)而導(dǎo)致各個(gè)元件的節(jié)點(diǎn)(它們形成電路)改變狀態(tài)時(shí)出現(xiàn)動(dòng)態(tài)功耗。
為簡明起見，此處所使用的術(shù)語“功率”既包括實(shí)際功率，也包括像例如電流、電壓、或與實(shí)際功率成比例的或表示實(shí)際功率的另一測量結(jié)果這樣的值。
參考圖1，電子電路10的這個(gè)特定實(shí)施例包括一組D型數(shù)據(jù)鎖存器(有時(shí)也稱作觸發(fā)器或者時(shí)序邏輯電路)12a-12e以及兩個(gè)組合邏輯塊14，16。
應(yīng)該注意到，為了描述本發(fā)明，已經(jīng)描述和示出了D型觸發(fā)器。然而，如本領(lǐng)域技術(shù)人員所知道的，本發(fā)明的目的和優(yōu)點(diǎn)也可通過使用其它類型的邏輯，時(shí)序或者別的，如J-K或S-R型觸發(fā)器來實(shí)現(xiàn)。此外，組合邏輯塊14，16旨在作為例如處理邏輯塊和數(shù)據(jù)路徑邏輯塊的非窮盡型示例。
參考圖1，觸發(fā)器12a接收輸入信號(hào)I1并產(chǎn)生適當(dāng)?shù)妮敵鲂盘?hào)O1，該輸出信號(hào)充當(dāng)?shù)谝贿壿媺K14的第一輸入信號(hào)。觸發(fā)器12b接收輸入信號(hào)I2，并且產(chǎn)生適當(dāng)?shù)妮敵鲂盘?hào)O2，其中輸入信號(hào)I2是來自第一邏輯塊14的第一輸出信號(hào)，輸出信號(hào)O2充當(dāng)?shù)诙壿媺K16的第一輸入信號(hào)。觸發(fā)器12c接收輸入信號(hào)I3，并且產(chǎn)生適當(dāng)?shù)妮敵鲂盘?hào)O3，其中輸入信號(hào)I3是來自第二邏輯塊16的第一輸出信號(hào)。觸發(fā)器12d接收輸入信號(hào)I4，并產(chǎn)生適當(dāng)?shù)妮敵鲂盘?hào)O4，其中輸入信號(hào)I4是來自第一邏輯塊14的第二輸出信號(hào)，輸出信號(hào)O4充當(dāng)?shù)谝贿壿媺K14的第二輸入信號(hào)。觸發(fā)器12e接收輸入信號(hào)I5，并產(chǎn)生適當(dāng)?shù)妮敵鲂盘?hào)O5，其中輸入信號(hào)I5是來自第二邏輯塊16的第二輸出信號(hào)，并且輸出信號(hào)O5充當(dāng)?shù)诙壿媺K16的第二輸入信號(hào)。每個(gè)觸發(fā)器12a-12e還接收時(shí)鐘信號(hào)CLK，該時(shí)鐘信號(hào)CLK用于可操作地控制輸入和輸出信號(hào)。
如果觸發(fā)器12a-12e中任一觸發(fā)器的數(shù)據(jù)內(nèi)容未改變，那么由于沒有邏輯狀態(tài)改變，所以為了圖示起見忽略了時(shí)鐘信號(hào)CLK，圖1中所示的電路的動(dòng)態(tài)功耗將為零。然而，如果由于適當(dāng)?shù)募?lì)而導(dǎo)致在一個(gè)或者多個(gè)觸發(fā)器12a-12e之內(nèi)出現(xiàn)狀態(tài)改變，并且在邏輯塊14，16中的一個(gè)或者兩者中，或者其各個(gè)部分中出現(xiàn)狀態(tài)改變，那么這種狀態(tài)改變就傳播通過電路10。這種傳播在電路10內(nèi)產(chǎn)生一定量的動(dòng)態(tài)功耗。因此，對于給定的時(shí)鐘周期，以和發(fā)生在組成電路10的元件中的狀態(tài)改變數(shù)目成比例的速率來消耗功率。平均起來，狀態(tài)改變的元件數(shù)量越多，即，電路的“動(dòng)作”越大，那么功耗越大。因此，知道給定時(shí)鐘周期期間狀態(tài)改變的元件數(shù)量就提供了與該特定時(shí)鐘周期的功耗之間的直接相關(guān)性。應(yīng)該注意到，現(xiàn)代數(shù)字IC設(shè)計(jì)方法和工具使得設(shè)計(jì)者預(yù)先并且相當(dāng)確定地知道響應(yīng)輸入激勵(lì)而正在發(fā)生什么狀態(tài)變化，并且知道這種狀態(tài)改變發(fā)生在什么地方。這種預(yù)先的知識(shí)是有優(yōu)勢的，這將從下面的說明中更加清楚。
如果電路的功耗，即動(dòng)作被實(shí)時(shí)知道，那么從這個(gè)知識(shí)就可以可操作地控制操作，并且因此相應(yīng)地控制電路10隨后的功耗。這種控制例如可包括電路10的元件內(nèi)的狀態(tài)改變；電源電壓的調(diào)節(jié)；IC反向偏壓-即基板電壓的調(diào)節(jié)；或者時(shí)鐘信號(hào)頻率的調(diào)節(jié)。本領(lǐng)域技術(shù)人員應(yīng)該清楚，上述示意性控制技術(shù)以及其他技術(shù)能夠以不同程度以及組合來加以使用以減小功耗并且提高性能。因此，有能力監(jiān)測電路10的動(dòng)作以確定功耗對于提高集成電路的總體性能是有益的，這將從下面的代表性描述和本發(fā)明的圖示中會(huì)非常清楚。
如果任一觸發(fā)器12的內(nèi)容響應(yīng)適當(dāng)?shù)妮斎爰?lì)而改變，那么這種改變將傳播通過電路10，產(chǎn)生一定量的動(dòng)態(tài)功耗。此后，幾乎在下一個(gè)時(shí)鐘CLK邊沿之前的某個(gè)時(shí)間，在觸發(fā)器12輸入上的新邏輯狀態(tài)值I1-I5就固定下來了，由此為新的動(dòng)作周期準(zhǔn)備了觸發(fā)器12。相應(yīng)地，電路10的功耗依賴于在每個(gè)時(shí)鐘周期中狀態(tài)改變的觸發(fā)器12的數(shù)量。因此通過在每個(gè)時(shí)鐘周期可操作地監(jiān)測在適當(dāng)切換節(jié)點(diǎn)(即，觸發(fā)器輸入和輸出端，分別為D和Q)上的動(dòng)作，就可以確定電路10的功耗。適當(dāng)?shù)那袚Q節(jié)點(diǎn)作為IC設(shè)計(jì)周期的一部分容易被確定。如先前所提及的，現(xiàn)代設(shè)計(jì)方法和工具使得設(shè)計(jì)者能夠確定數(shù)據(jù)路徑是什么，并且因此電路對于已知的輸入激勵(lì)將是活動(dòng)的。這種預(yù)先的知識(shí)可被用于從戰(zhàn)略上在電路中的最適當(dāng)節(jié)點(diǎn)上部署監(jiān)測器。例如，這在當(dāng)例如邏輯塊的特性是已知時(shí)是非常有利的，原因在于監(jiān)測器的數(shù)量可被保持在最小數(shù)量上，由此減小了監(jiān)測器所占有的面積和功率。
根據(jù)本發(fā)明，將電子電路添加到電路10中，以便監(jiān)測，即確定，其動(dòng)作。實(shí)際上，這種監(jiān)測可通過將某個(gè)額外電路添加到所有觸發(fā)器12或者添加到其特定部分而實(shí)現(xiàn)，用于監(jiān)測電路10的動(dòng)作。
參考圖2，動(dòng)作監(jiān)測器20是用于監(jiān)測根據(jù)本發(fā)明的電路動(dòng)作以及隨后的功耗的基本組成塊。
在這個(gè)特定的實(shí)施例中，觸發(fā)器，或者邏輯級(jí)12具有相關(guān)的兩個(gè)輸入，一個(gè)輸出，動(dòng)作監(jiān)測器20。動(dòng)作監(jiān)測器20的第一輸入連接到觸發(fā)器12的輸入D，并且動(dòng)作監(jiān)測器20的第二輸入連接到觸發(fā)器12的輸出Q。動(dòng)作監(jiān)測器20產(chǎn)生輸出信號(hào)CS，該輸出信號(hào)CS由觸發(fā)器12的各個(gè)D和Q端上的輸入和輸出信號(hào)I，O的狀態(tài)所確定。
參考圖3，如切換觸發(fā)器12的數(shù)量所示，一種確定功耗的方法可以是將二輸入XOR邏輯門30連接在需要監(jiān)測的每個(gè)觸發(fā)器12的輸入和輸出端D和Q之間。在這個(gè)特定的實(shí)施例中，僅當(dāng)觸發(fā)器12的輸入端D上的輸入信號(hào)I的值不等于其相應(yīng)的輸出端Q上的輸出信號(hào)Q值時(shí)，觸發(fā)器12才改變狀態(tài)。
表1是示出與圖3的XOR邏輯門動(dòng)作監(jiān)測器相關(guān)的狀態(tài)輸入和輸出值的邏輯表。
表1在觸發(fā)器12的輸入和輸出端D，Q上的邏輯狀態(tài)改變使得它們不相等時(shí)，即I≠0時(shí)，XOR門30的輸出信號(hào)CS為邏輯“高”或者“1”狀態(tài)，這表示觸發(fā)器12并且因此電路切換動(dòng)作的狀態(tài)改變。因此，通過在每個(gè)時(shí)鐘周期中計(jì)數(shù)已經(jīng)改變到邏輯“1”狀態(tài)的XOR輸出信號(hào)CS而提供與電路切換動(dòng)作相關(guān)的必要信息。由于在一個(gè)時(shí)鐘周期中希望得到這個(gè)結(jié)果，因此前述的計(jì)數(shù)可能會(huì)不得不通過加法器電路實(shí)現(xiàn)，其中加法器電路未示出。然而，對于具有N個(gè)觸發(fā)器12的電路，其中N為整數(shù)，這種基于圖3的圖示的實(shí)現(xiàn)方式可能會(huì)需要N個(gè)二輸入XOR門30以及數(shù)字加法器，未示出該數(shù)字加法器，并且該數(shù)字加法器具有N個(gè)一位輸入和log2N個(gè)輸出。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，其中N可以很大，這種方案可能不如其它方案(例如下面即將要描述的0那描述的方案)那么有吸引力。
參考圖4，動(dòng)作監(jiān)測器20包括兩個(gè)PMOS晶體管P1，P2以及兩個(gè)NMOS晶體管N1，N2。
晶體管P1和P2的源極端都連接到正電源電壓VDD，而晶體管N1和N2的源極端都連接在一起以形成動(dòng)作監(jiān)測器20的輸出端40。在這個(gè)特定實(shí)施例中，晶體管P1和N1的柵極端都連接到觸發(fā)器12的輸入端D，同時(shí)晶體管P2和N2的柵極端都連接到觸發(fā)器12的相應(yīng)輸出端Q。四個(gè)晶體管P1，P2，N1和N2中的每個(gè)晶體管的各漏極端都連接到一起。
為個(gè)讓該動(dòng)作監(jiān)測器20檢測觸發(fā)器12中的狀態(tài)變化，晶體管P1，P2，N1，N2的各個(gè)配置在性質(zhì)上必須是差動(dòng)的。
表2是示出與圖4的動(dòng)作監(jiān)測器相關(guān)的輸入和輸出邏輯狀態(tài)及其四個(gè)晶體管中每個(gè)的導(dǎo)電狀態(tài)的邏輯表。
表2如我們所見到的那樣，圖4和表2中所示的晶體管P1，P2，N1和N2的配置和控制因此是差動(dòng)電流源，其能檢測觸發(fā)器12的任何一種邏輯狀態(tài)變化，即動(dòng)作。
因此，當(dāng)觸發(fā)器12的輸入信號(hào)I，O不相等時(shí)，即I≠O時(shí)，接著僅僅將有一對晶體管，或者P1和N2或者P2和N1，可導(dǎo)電。相反，當(dāng)觸發(fā)器12的輸入信號(hào)I，O相等時(shí)，即I＝O時(shí)，晶體管對P1，N2或者P2，N1中的任何一對都不導(dǎo)通，并且在這種情況下，動(dòng)作監(jiān)測器20的輸出端40表現(xiàn)出高的輸出阻抗并且因此不提供電流。
參考圖5，每一個(gè)觸發(fā)器12a-12e各自具有相關(guān)的動(dòng)作監(jiān)測器20a-20e，這些監(jiān)測器可操作地連接在它們各自的輸入和輸出端D，Q之間。對各個(gè)動(dòng)作監(jiān)測器20a-20e產(chǎn)生的電流求和，可通過將它們各自的輸出端40連接在一起而實(shí)現(xiàn)，從而產(chǎn)生公共輸出端50(如果這樣要求的話)。
再次，如果由于適當(dāng)?shù)妮斎爰?lì)所致，狀態(tài)變化出現(xiàn)在一個(gè)或多個(gè)觸發(fā)器12a-12e中并且出現(xiàn)在邏輯塊14，16中的任一一個(gè)或者兩個(gè)，或者其一部分中時(shí)，那么這個(gè)狀態(tài)變化將傳播通過電路10。當(dāng)任何一個(gè)觸發(fā)器12a-12e改變狀態(tài)時(shí)，其各自的動(dòng)作監(jiān)測器20a-20e由于運(yùn)行的差動(dòng)模式而產(chǎn)生各自的電流。
本領(lǐng)域技術(shù)人員可以理解的是由每個(gè)動(dòng)作監(jiān)測器20a-20e響應(yīng)相關(guān)觸發(fā)器12a-12e的狀態(tài)變化而產(chǎn)生的電流量，能夠被獨(dú)立地設(shè)定和/或控制以滿足特定的應(yīng)用或需要。
設(shè)定由動(dòng)作監(jiān)測器20產(chǎn)生的電流量的一種方法就是通過在設(shè)計(jì)和制造階段確定的晶體管P1，P2，N1和N2的縱橫比，即柵極寬度W與長度L的比率。因此，如果希望特定的動(dòng)作監(jiān)測器指示相對大的功率量的消耗(原因在于其與監(jiān)測電路的大部分相關(guān))，那么通過調(diào)節(jié)縱橫比可以增加由該動(dòng)作監(jiān)測器傳遞的電流量，通常僅調(diào)節(jié)一個(gè)或多個(gè)晶體管P1，P2，N1和N2的寬度。其中可以使用“較寬”的晶體管P1，P2，N1和N2的一種可能方案可以結(jié)合監(jiān)測時(shí)鐘信號(hào)CLK的切換動(dòng)作。這一點(diǎn)可通過增加未示出的虛擬觸發(fā)器并且然后監(jiān)測其切換動(dòng)作即功耗而實(shí)現(xiàn)，其中該虛擬觸發(fā)器的nQ輸出，即其反相邏輯Q輸出連接到其D輸入，我們通?？赡軙?huì)希望為高的那一個(gè)。
一種控制由動(dòng)作監(jiān)測器20產(chǎn)生的電流量的方法是通過導(dǎo)通或者切斷與主要晶體管P1，P2，N1和N2并聯(lián)連接的未示出的附加晶體管。本領(lǐng)域技術(shù)人員應(yīng)該清楚可應(yīng)用許多技術(shù)來設(shè)定和/或控制由單個(gè)或者一組晶體管P1，P2，N1和N2所產(chǎn)生的電流?？梢栽O(shè)定和/或控制由動(dòng)作監(jiān)測器20所產(chǎn)生的電流是有好處的。一種這樣的好處就是動(dòng)作監(jiān)測器可以使它的電流輸出與相關(guān)邏輯塊的例如功能性；大??；和/或功耗等進(jìn)行平衡。另一個(gè)好處是來自動(dòng)作監(jiān)測器20的電流可進(jìn)行設(shè)定/控制，以克服與其輸出路徑50相關(guān)的寄生效應(yīng)。
動(dòng)作監(jiān)測器20的運(yùn)行/響應(yīng)速度，僅受其輸出電流用于充電與電流路徑相關(guān)的任何電容(寄生電容或者其它)所需的時(shí)間的限制。如果這種電容例如由于電流路徑的長度而導(dǎo)致很大，那么未示出的一個(gè)或多個(gè)電流鏡可被可操作地部署以便抵消這種電容，并且因此增加運(yùn)行的速度/響應(yīng)。這種克服寄生的-即主要的電容效應(yīng)的可替換方法可代替或者補(bǔ)充設(shè)定和/或控制來自動(dòng)作監(jiān)測器20電流的方法。使用放大器，例如電流鏡來代替控制來自一組動(dòng)作監(jiān)測器20電流的一個(gè)好處是所有晶體管P1，P2，N1和N2的縱橫比可保持為最小。以觸發(fā)器為基礎(chǔ)，這樣有助于節(jié)省面積以及功耗和耗散。根據(jù)本發(fā)明，使用四個(gè)最小尺寸的晶體管來構(gòu)造動(dòng)作監(jiān)測器的好處可突出顯示如下。典型地，每個(gè)D型觸發(fā)器本身由約30個(gè)晶體管構(gòu)成。因此，在一個(gè)典型的D型觸發(fā)器中包括四個(gè)晶體管的動(dòng)作監(jiān)測器20的面積開銷就是4/30＝13.3％，這在其本身并不是太大的負(fù)擔(dān)。然而，在(動(dòng)作監(jiān)測器20典型地可以使用在其中的)IC設(shè)計(jì)的多數(shù)應(yīng)用中包括的額外晶體管的數(shù)量可能會(huì)在形成該IC的晶體管總數(shù)的分?jǐn)?shù)量級(jí)上。
由于已經(jīng)響應(yīng)切換動(dòng)作從一個(gè)或者多個(gè)動(dòng)作監(jiān)測器20a-20e產(chǎn)生電流，所以現(xiàn)在就可以通過使用電流到電壓(I/V)變換器將所產(chǎn)生的電流轉(zhuǎn)換成電壓(如果希望的話)。
參考圖6a，電路10的輸出端50通過電阻性元件如所示的電阻器60連接到負(fù)電源端GND，也可以可替換地通過未示出的工作在其線性區(qū)的NMOS晶體管連接到負(fù)電源端GND。電流通過電阻器60流到負(fù)電源端GND，其在電阻器60的兩端產(chǎn)生與來自動(dòng)作監(jiān)測器20a-20e的電流成比例的輸出電壓Va。
現(xiàn)在參考圖6b，電路10的輸出端50通過電容器62連接到負(fù)電源端GND。在圖6b中還示出的是NMOS晶體管N3，其與電容器62并聯(lián)連接。該晶體管N3充當(dāng)一個(gè)開關(guān)，該開關(guān)被可操作地控制以放電(即復(fù)位或者初始化)電容器62。假定開關(guān)N3斷開，從動(dòng)作監(jiān)測器20a-20e流出的電流在電容器62積累并且為電容器62充電，這使得電容器62上具有輸出電壓Va，其與源自動(dòng)作監(jiān)測器20a-20e的電流總量成比例。當(dāng)開關(guān)N3一被可操作地閉合時(shí)，電容器62的兩端就被連接到負(fù)電源端GND，這樣就對電容器62進(jìn)行了放電，并且通常該事件會(huì)發(fā)生在累積的開始，累積的開始通常在每個(gè)時(shí)鐘周期的開始。當(dāng)開關(guān)N 3可操作地重新斷開并且電流從動(dòng)作監(jiān)測器20a-20e流動(dòng)時(shí)，電容器62再次開始充電并且產(chǎn)生與源自動(dòng)作監(jiān)測器20a-20e的電流成比例的輸出電壓Va。輸出電壓Va的峰值反應(yīng)出電路10在給定累積期間，即，在電容器62的充電期間所消耗的能量。晶體管N3例如可使其柵極端進(jìn)行連接以接收時(shí)鐘信號(hào)CLK。在本發(fā)明的優(yōu)選實(shí)施例中，希望確保輸出電壓Va保持在如下值以下，該值確保晶體管P1，P2，N1和N2在導(dǎo)通時(shí)工作在其各自的飽和區(qū)。本領(lǐng)域技術(shù)人員很容易理解這種運(yùn)行條件，并且因此可在以后針對特定應(yīng)用而加以取舍。
現(xiàn)在參考圖5，動(dòng)作監(jiān)測器20a-20e的輸出執(zhí)行電路10的當(dāng)前邏輯狀態(tài)和其下一個(gè)邏輯狀態(tài)之間的海明(Hamming)距離的模擬計(jì)算。如本領(lǐng)域技術(shù)人員所公知的，該海明距離與電路10的平均功耗相關(guān)。
本發(fā)明的另一個(gè)好處是動(dòng)作監(jiān)測器20a-20e還響應(yīng)可能出現(xiàn)在觸發(fā)器12的端子上的切換瞬變而產(chǎn)生電流。因此，在電路10的輸出端50上所得的電壓Va的波形還以時(shí)鐘為周期更準(zhǔn)確地反應(yīng)出它的瞬變功耗。
為便于解釋和簡明起見，如圖7所示的電路10被分成兩個(gè)不同的部分邏輯電路70和動(dòng)作監(jiān)測器72。邏輯電路70分別代表前面各圖中所有示例性的觸發(fā)器12以及組合邏輯14，16，而動(dòng)作監(jiān)測器72分別代表前面各圖中所有示例性的單個(gè)監(jiān)測器20。在圖7中所示的還有控制器74。
控制器74從動(dòng)作監(jiān)測器72接收輸出電壓Va，并且做出響應(yīng)而通過單獨(dú)地或者各種組合地例如改變它的電源電壓；時(shí)鐘頻率；和/或閾值電壓來從總體上或者部分地且可操作地控制邏輯電路70。
本領(lǐng)域技術(shù)人員將知道，圖7所示的框圖在IC是大型的情況下可以重復(fù)和分布在該IC的各個(gè)區(qū)域上。例如，邏輯電路70可能具有三個(gè)不同的元件處理器；存儲(chǔ)器；輸入/輸出，其中這三個(gè)元件中的每個(gè)元件都可能具有其自身的專用邏輯，動(dòng)作監(jiān)測器和/或控制器。由于已經(jīng)披露了這種變型，所以其它的這種組合也是容易想象到的，因此可被修改成滿足所要求的單個(gè)具體需求。
本領(lǐng)域的技術(shù)人員也將理解的、本發(fā)明的其它優(yōu)點(diǎn)與功耗預(yù)測相關(guān)。由于觸發(fā)器12的工作，使得各動(dòng)作監(jiān)測器20中的每個(gè)的輸出信號(hào)Va在每個(gè)時(shí)鐘周期提供電路的真實(shí)功耗測量。每個(gè)輸出信號(hào)Va包含兩個(gè)有用的信息。首先，它提供與過去相關(guān)的信息，即，在相關(guān)觸發(fā)器中有多少個(gè)狀態(tài)變化已經(jīng)出現(xiàn)在當(dāng)前時(shí)鐘周期中，其次，它提供與未來相關(guān)的信息，即，在下一個(gè)時(shí)鐘周期中在相關(guān)的觸發(fā)器中將產(chǎn)生多少個(gè)狀態(tài)變化。因此，動(dòng)作監(jiān)測器的輸出信號(hào)Va實(shí)際預(yù)測它的相關(guān)電路的未來功耗(即，切換動(dòng)作)在發(fā)生之前的情況。此外，也可以檢測出預(yù)定功率值被超過，可能被超過，或者已經(jīng)被超過的情況。從這種預(yù)測中，可以預(yù)先做出反應(yīng)并且啟動(dòng)某種形式的策略，以便提高性能。
與本發(fā)明相關(guān)的另一好處源自事實(shí)動(dòng)作監(jiān)測器20的輸出信號(hào)Va為給定的輸入數(shù)據(jù)流提供功耗波形分布圖，或者特征波行，包括假信號(hào)動(dòng)作。盡管未示出，然后對這種分布圖或者特征波行進(jìn)行實(shí)時(shí)或者采用其它方式加以分析，以便例如確定不改變考慮中的電路的邏輯行為但可能是潛在危險(xiǎn)的任何異常。此外，通過記錄動(dòng)作監(jiān)測器的輸出信號(hào)Va，例如執(zhí)行給定指令或者例行程序，并且對該數(shù)據(jù)求平均，就能夠確定出與該事件相關(guān)的平均功耗測量。例如，高電平控制器74然后就可以使用該信息來根據(jù)情況采用硬件和/或軟件來控制電路。硬件控制可通常采用導(dǎo)通或者切斷不同電路或其一部分的形式。軟件控制通常可采取執(zhí)行可替換的指令或者路徑的形式。
參考圖8，該框圖示出緩沖器80；動(dòng)作監(jiān)測器72；采樣和保持放大器82；電壓調(diào)節(jié)器84；以及邏輯電路70。
輸入數(shù)據(jù)被緩沖在FIFO存儲(chǔ)器80中，F(xiàn)IFO存儲(chǔ)器80具有連接到動(dòng)作監(jiān)測器72以及邏輯電路70的可操作連接。在把輸入數(shù)據(jù)流施加到邏輯電路70之前，F(xiàn)IFO存儲(chǔ)器接收輸入數(shù)據(jù)流。在該實(shí)施例中，F(xiàn)IFO存儲(chǔ)器80的目的是將輸入數(shù)據(jù)的平均數(shù)量調(diào)整到邏輯電路70的處理速度。盡管未示出，F(xiàn)IFO存儲(chǔ)器80中的每個(gè)觸發(fā)器，即，移位寄存器，還可包括它自己的動(dòng)作監(jiān)測器20，這樣就能夠通過監(jiān)測FIFO存儲(chǔ)器80的動(dòng)作，來得到關(guān)于邏輯電路70的未來動(dòng)作的信息，該信息對于控制和監(jiān)測功耗是非常有益的。
在每個(gè)時(shí)鐘周期中，來自動(dòng)作監(jiān)測器72的輸出信號(hào)Va通過采樣和保持放大器82進(jìn)行采樣并且重新調(diào)節(jié)到更適當(dāng)?shù)闹?。放大?2的輸出信號(hào)Vc被施加到電源調(diào)節(jié)器84上，電源調(diào)節(jié)器做出響應(yīng)根據(jù)信號(hào)Vc可操作地增加或者減小邏輯電路70的電源電壓VDD。
圖9的框圖包括微處理器90；求和電路92；比較器94以及頻率調(diào)節(jié)器96。
該微處理器還包括一組功能單元FU1-FUN，其中N為整數(shù)。這些功能單元代表例如ALU；放大器；移位器；解碼器等，并且在這個(gè)特定實(shí)施例中，這些功能單元的每一個(gè)單元都具有它自己相應(yīng)的動(dòng)作監(jiān)測器AM1-AMN。每個(gè)動(dòng)作監(jiān)測器AM1-AMN的輸出信號(hào)(該輸出信號(hào)是在給定時(shí)間周期上每個(gè)動(dòng)作監(jiān)測器相應(yīng)的功能單元的每個(gè)功能單元?jiǎng)幼鞯臏y量)，饋送到求和電路92中。求和電路92產(chǎn)生與來自動(dòng)作監(jiān)測器的所有輸入信號(hào)的和相對應(yīng)的輸出信號(hào)Va。比較器接收“閾值”參考信號(hào)，還接收該求和電路的輸出信號(hào)Va，并且求和電路92的輸出信號(hào)Va與該閾值參考信號(hào)進(jìn)行比較。如果在例如N個(gè)時(shí)鐘周期內(nèi)由電壓Va所表示的累計(jì)動(dòng)作大于閾值電壓信號(hào)，那么比較器輸出電壓信號(hào)Vb改變狀態(tài)。比較器94中的這種狀態(tài)變化由頻率調(diào)節(jié)器96檢測，頻率調(diào)節(jié)器96相應(yīng)地以可操作方式調(diào)節(jié)微處理器的時(shí)鐘信號(hào)CLK’，以便響應(yīng)動(dòng)作監(jiān)測器AM1-AMN的輸出信號(hào)。
圖10的框圖示出緩沖器80；動(dòng)作監(jiān)測器72；模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器包括查詢表100；三個(gè)開關(guān)S1-S3；以及邏輯電路70。
輸入數(shù)據(jù)被緩沖在FIFO存儲(chǔ)器80中，該FIFO存儲(chǔ)器具有可連接到動(dòng)作監(jiān)測器72和邏輯電路70的可操作連接部。來自動(dòng)作監(jiān)測器72的輸出信號(hào)Va饋送到模數(shù)轉(zhuǎn)換器100中，該模數(shù)轉(zhuǎn)換器也包括查詢表，并且轉(zhuǎn)換成數(shù)字字。然后將該數(shù)字字輸入到查詢表中，該查詢表確定每個(gè)開關(guān)S1，S2和S3最可能的狀態(tài)。在該特定實(shí)施例中，每個(gè)開關(guān)S1，S2和S3分別饋送給邏輯電路70兩個(gè)可能值晶體管閾值電壓高電平VtH或者晶體管閾值電壓低電平VtL；時(shí)鐘頻率高電平FB或者時(shí)鐘頻率低電平FL；以及電源電壓高電平VDDH或者電源電壓低電平VDDL。因此，根據(jù)所測量的動(dòng)作電平Va以及查詢表的內(nèi)容，電源電壓，晶體管閾值電壓和/或時(shí)鐘頻率的最佳組合可通過開關(guān)S1-S3進(jìn)行選擇。很清楚的是，從上面的說明中可明顯看出，任一或者全部開關(guān)S1-S3都可能具有所示的兩個(gè)以上的離散電平。
總的來說，本發(fā)明中披露的動(dòng)作監(jiān)測器在例如對于平均功耗(平均功耗在很大程度上是從仿真和/或統(tǒng)計(jì)分析加以確定的)不方便或者不可能固定電子電路的工作條件的應(yīng)用中是很有用的。在這種情況下，本發(fā)明的主體使用控制模式來把這些條件調(diào)整到變化的功耗，變得很有益。此外，電路的功耗和計(jì)算要求通常強(qiáng)烈依賴于輸入數(shù)據(jù)或者正在執(zhí)行的算法，并且在這種情況下，在速度和功率之間的某種折衷也是很有利的。
根據(jù)本發(fā)明，動(dòng)作監(jiān)測器的輸出信號(hào)提供與每個(gè)時(shí)鐘周期或者N個(gè)時(shí)鐘周期期間的功耗相關(guān)的信息，其中N為整數(shù)?？傻玫降男畔⒃谀承┣闆r下分成兩部分。由于時(shí)序邏輯的特性，所以信息可從過去向?qū)硎占?。從過去開始，該信息與在當(dāng)前時(shí)鐘周期或者過去N個(gè)時(shí)鐘周期期間已經(jīng)產(chǎn)生的觸發(fā)器輸入中的邏輯狀態(tài)改變的數(shù)量相關(guān)。這種信息是有用的并且是有益的，因?yàn)樗梢允沟妙A(yù)測能夠根據(jù)未來功耗而做出。對于未來，這種信息與在下一個(gè)時(shí)鐘周期過程中將產(chǎn)生的觸發(fā)器輸出上的邏輯狀態(tài)改變的數(shù)量相關(guān)。這種能夠預(yù)測未來邏輯改變的能力在改進(jìn)功耗，性能或者這兩方面都改進(jìn)之時(shí)是有益的。
應(yīng)該注意的是，上述實(shí)施例僅僅是說明而不是限制本發(fā)明，并且本領(lǐng)域的技術(shù)人員能設(shè)計(jì)許多不脫離所附權(quán)利要求范圍的可替換實(shí)施例。在權(quán)利要求中，位于括號(hào)之間的附圖標(biāo)記將不對權(quán)利要求構(gòu)成限制。單詞“包括”，“組成”等并不排除作為整體列在任一權(quán)利要求或者說明書中的那些元件或者步驟以外的元件或步驟的存在。一個(gè)元件的單數(shù)引用并不排除這種元件的多數(shù)引用，相反也是這樣。本發(fā)明可通過包括幾種不同的元件，并且合適的可編程計(jì)算機(jī)來實(shí)現(xiàn)。在枚舉幾個(gè)裝置中的設(shè)備權(quán)利要求中，幾種這樣的裝置可通過一個(gè)或者相同系列的硬件實(shí)施。在互不相同的從屬權(quán)利要求中記載了特定手段這一純粹的事實(shí)，并不表明這些手段的組合不能被有益地使用。
權(quán)利要求
1.一種電子電路，包括至少一個(gè)時(shí)序邏輯元件(12)，該時(shí)序邏輯元件包括用于接收時(shí)鐘信號(hào)(CLK)的至少一個(gè)時(shí)鐘端；用于接收輸入信號(hào)(I)的至少一個(gè)輸入端(D)；用于提供輸出信號(hào)(O)的至少一個(gè)輸出端(Q)；其特征在于所述電子電路還包括用于監(jiān)測所述輸入和輸出信號(hào)(I，O)以響應(yīng)所述輸入和輸出信號(hào)(I，O)提供控制信號(hào)(CS)的電路(20)；以及用于響應(yīng)所述控制信號(hào)(CS)來控制該電子電路的功耗的裝置。
2.如權(quán)利要求1所述的電子電路，其特征在于，所述電子電路能以所述時(shí)鐘信號(hào)(CLK)所確定的速率加以控制。
3.如權(quán)利要求1或2所述的電子電路，其特征在于所述電子電路能提供與未來功耗相關(guān)的信息。
4.如上述任一權(quán)利要求所述的電子電路，其特征在于所述電子電路具有基于過去的邏輯事件可使未來功耗預(yù)先受到控制的能力。
5.一種包括如權(quán)利要求1所述的電子電路的設(shè)備。
6.一種控制電子電路的功耗的方法，該電子電路包括至少一個(gè)時(shí)序邏輯元件(12)，該時(shí)序邏輯元件包括用于接收時(shí)鐘信號(hào)(CLK)的至少一個(gè)時(shí)鐘端；用于接收輸入信號(hào)(I)的至少一個(gè)輸入端(D)；用于提供輸出信號(hào)(O)的至少一個(gè)輸出端(Q)；其特征在于，該方法包括步驟監(jiān)測所述輸入和輸出信號(hào)(I，O)；響應(yīng)該輸入和輸出信號(hào)(I，O)提供控制信號(hào)(CS)；以及響應(yīng)該控制信號(hào)可操作地控制所述功耗。
全文摘要
本發(fā)明涉及用于監(jiān)測和控制功耗的電子電路、設(shè)備以及方法。因此，提供一種電子電路、設(shè)備和方法，包括一個(gè)或多個(gè)時(shí)序邏輯元件(12)，該時(shí)序邏輯元件能接收時(shí)鐘信號(hào)(CLK)以及輸入信號(hào)(I)并能提供輸出信號(hào)(O)。該時(shí)序邏輯元件(12)還包括用于監(jiān)測輸入和輸出信號(hào)(I，O)并且響應(yīng)該輸入和輸出信號(hào)(I，O)提供控制信號(hào)(CS)的電路(20)，其中IC的功耗可操作地響應(yīng)該控制信號(hào)加以控制。
文檔編號(hào)H03K19/21GK1795428SQ200480014774
公開日2006年6月28日 申請日期2004年5月17日 優(yōu)先權(quán)日2003年5月27日
發(fā)明者J·D·J·皮內(nèi)達(dá)德格維滋, J·里尤斯瓦奎滋 申請人:皇家飛利浦電子股份有限公司