專利名稱：電容倍增器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容倍增器，尤其是具有自偏壓、柵-陰放大器負(fù)荷、和/或多個(gè)倍增路徑的，用于高效地產(chǎn)生倍增電容的電容倍增器。
背景技術(shù)：
電容倍增器是倍增電容器電容的電路。圖1A是說(shuō)明傳統(tǒng)的電容倍增器的電路圖，圖1B說(shuō)明了圖1A的電容倍增器的小信號(hào)模式。
由Sergio Solis-Bustos，Jose Silva-Martinez，F(xiàn)ranco Maloberti和EdgarSanchez-Sinencio，在2000年12月發(fā)表于IEEE Transactions on Circuits andSystems II(關(guān)于電路和系統(tǒng)II的IEEE會(huì)報(bào))47卷第12號(hào)的“A 60-dBDynamic-Range CMOS Sixth-Order 2.4-Hz Low-Pass Filter for MedicalApplication(醫(yī)用60-dB動(dòng)態(tài)范圍CMOS第六序列2.4赫茲的低通濾波器)”一文中詳細(xì)討論了這種電容倍增器。
參看圖1A，流過(guò)第一PMOS晶體管MP1的電流的電平會(huì)對(duì)第二PMOS晶體管MP2的工作產(chǎn)生影響。第一PMOS晶體管MP1的工作又受到偏壓電流IBIAS的電平的影響，而此偏壓電流的電平還會(huì)影響到第二PMOS晶體管MP2的工作。
另一方面，流過(guò)第一NMOS晶體管MN1的電流的電平會(huì)對(duì)第二NMOS晶體管MN2的工作產(chǎn)生影響。因此，PMOS和NMOS晶體管MP2和MN2的工作會(huì)受到不同的偏壓電流的影響。結(jié)果，當(dāng)POMOS和NMOS晶體管MP2和MN2不匹配時(shí)，圖1A的電容倍增器就不能穩(wěn)定工作。
參看圖1B，經(jīng)過(guò)小信號(hào)分析，流過(guò)第一節(jié)點(diǎn)的總電流由下式表示iin=(1+N)×S×Ci1+s×Ci/gmn1×Vin,]]>在這里iin和vin分別表示在第一節(jié)點(diǎn)中的電流和電壓。gmn1是在流過(guò)PMOS和NMOS晶體管MP2和MN2的泄漏電流可以忽略不計(jì)的情況下的第一NMOS晶體管MN1的跨導(dǎo)。
N表示PMOS晶體管MP1和MP2之間，以及NMOS晶體管MN1和MN2之間尺寸倍增系數(shù)(size multiplication ratio)。因此，第二POMS晶體管MP2的W/L(寬與長(zhǎng)的比率)是第一PMOS晶體管MP1的W/L的N倍。同樣，第二NMOS晶體管MN2的W/L是第一NMOS晶體管MN1的W/L的N倍。
這里，圖1A和圖1B的電容倍增器的帶寬由下式表示w＝gmn1/Ci。以這種方式，在第一節(jié)點(diǎn)生成在上述帶寬內(nèi)的輸出電容Ci*(N+1)。
不幸的是，圖1A和圖1B的電容倍增器具有相對(duì)較窄的帶寬，而且由IBIAS的電流源和額外的MOS晶體管MP3、MN3和MN4組成的偏壓電路需要占用相對(duì)較大的面積(high area)。結(jié)果，當(dāng)現(xiàn)有技術(shù)的電容倍增器結(jié)合在諸如頻率合成器這樣的應(yīng)用系統(tǒng)中時(shí)，就會(huì)大大地增加應(yīng)用系統(tǒng)中的芯片的體積。因此，希望可以在縮減所占面積的同時(shí)增大電容倍增器的帶寬。

發(fā)明內(nèi)容
一種電容倍增器，包括自偏壓、柵-陰放大器負(fù)荷(cascode loads)、和/或多個(gè)倍增路徑，用于高效地生成以更高的帶寬、縮小的面積、和/或較高的輸出阻抗的倍增電容。
根據(jù)本發(fā)明的一方面，電容倍增器包括具有第一電容的電容器C，其連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間。此外，一個(gè)有源負(fù)荷(active load)被連接到第二節(jié)點(diǎn)，用于利用來(lái)自在有源負(fù)荷內(nèi)流動(dòng)的第一電流電平I的自偏壓在其上產(chǎn)生偏壓。進(jìn)一步，一個(gè)倍增部分被連接在第一和第二節(jié)點(diǎn)，用于利用在倍增部分內(nèi)流動(dòng)的第二電流電平N*I在第一節(jié)點(diǎn)產(chǎn)生第二電容(N+1)*C。
在本發(fā)明的示范實(shí)施例中，電容倍增器的有源負(fù)荷包括連接在高壓電源和第二節(jié)點(diǎn)之間的PMOS晶體管，以及包括連接在低壓電源和第二節(jié)點(diǎn)之間的NMOS晶體管。這樣，電容倍增器的帶寬為(gmn+gmp)/C，使得帶寬與現(xiàn)有技術(shù)相比得以增加，其中g(shù)mn是有源負(fù)荷NMOS晶體管的跨導(dǎo)，gmp是有源負(fù)荷PMOS晶體管的跨導(dǎo)。第一電流電平I流過(guò)有源負(fù)荷的PMOS和NMOS晶體管。
在本申請(qǐng)的另一個(gè)實(shí)施例中，電容倍增器的倍增部分包括連接在高壓電源、第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間的PMOS晶體管。倍增部分還包括連接在低壓電源、第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間的NMOS晶體管。第二電流電平N*I流過(guò)倍增部分的PMOS和NMOS晶體管。
在本發(fā)明的又一個(gè)實(shí)施例中，電容倍增器的有源負(fù)荷包括連接在高壓電源和第二節(jié)點(diǎn)之間的PMOS晶體管的偏壓柵-陰放大器。有源負(fù)荷還包括連接在低壓電源和第二節(jié)點(diǎn)之間的NMOS晶體管的偏壓柵-陰放大器。第一電流電平I流過(guò)有源負(fù)荷的偏壓柵-陰放大器。
在本發(fā)明的另一個(gè)實(shí)施例中，電容倍增器的倍增部分還包括連接在高壓電源、第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間的PMOS晶體管的PMOS柵-陰放大器。倍增部分還包括連接在低壓電源、第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間的NMOS晶體管的NMOS柵-陰放大器。第二電流電平N*I流過(guò)倍增部分的PMOS和NMOS柵-陰放大器。
按照這種方式，利用自偏壓的有源負(fù)荷，不使用單獨(dú)的偏流以最小化電容倍增器的面積。此外，通過(guò)使用柵-陰放大器，增大了輸出阻抗，從而提高了充電/放電效率。
在本發(fā)明的另一方面，電容倍增器包括多個(gè)電容器，每個(gè)電容器都連接到第一節(jié)點(diǎn)上，并且具有各自的第一電容Ci。電容倍增器還包括每個(gè)電容器的各自的偏壓部分，用于產(chǎn)生各自的偏壓。電容倍增器進(jìn)一步包括每個(gè)電容器的各自的倍增部分，用于在第一節(jié)點(diǎn)產(chǎn)生各自的第二電容(Ni+1)*Ci，這是通過(guò)使由各自的偏壓確定的流過(guò)倍增部分內(nèi)的電流電平I乘以各自的Ni來(lái)實(shí)現(xiàn)的。
在這樣的實(shí)施例中，第一節(jié)點(diǎn)的總電容是多個(gè)電容器的各自的第二電容的總和，使得噪音效應(yīng)得以減少，從而更加穩(wěn)定地產(chǎn)生倍增的電容。


通過(guò)參照附圖對(duì)本發(fā)明示范實(shí)施例的詳細(xì)描述，本發(fā)明的以上和其他特征和優(yōu)點(diǎn)將變得更加清楚。
圖1A是傳統(tǒng)的電容倍增器的電路圖。
圖1B是圖1A的電容倍增器的小信號(hào)模型。
圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的，具有自偏壓有源負(fù)荷的電容倍增器的框圖。
圖3是根據(jù)本發(fā)明一個(gè)實(shí)施例的，具有自偏壓有源負(fù)荷的電容倍增器的電路圖。
圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例的，具有自偏壓有源負(fù)荷和柵-陰放大器負(fù)荷的電容倍增器的電路圖。
圖5示出用于比較圖1A、3、4的電容倍增器的模擬結(jié)果。
圖6是闡述根據(jù)本發(fā)明另一個(gè)實(shí)施例的，具有多個(gè)倍增路徑的電容倍增器的框圖。
圖7是根據(jù)本發(fā)明一個(gè)實(shí)施例的，圖6的偏流部分、第一偏壓部分以及第一倍增部分的電路圖。
圖8A是根據(jù)本發(fā)明一個(gè)實(shí)施例的，圖6的偏流部分、第二偏壓部分以及第二倍增部分的電路圖。
圖8B是用于確定輸出阻抗Rout的，圖8A的第二倍增部分的等效電路圖。
圖8C是用于圖8B電路的小信號(hào)模型。
圖8D示出了在圖8A的第一節(jié)點(diǎn)的電流對(duì)電壓的特性。
圖9是根據(jù)本發(fā)明另一個(gè)實(shí)施例的，圖6的偏流部分、第一偏壓部分以及第一倍增部分的電路圖。
圖10是根據(jù)本發(fā)明一個(gè)實(shí)施例的，圖6的偏流部分、第二偏壓部分以及第二倍增部分的電路圖。
圖11是示出用于比較圖6的電容倍增器與現(xiàn)有技術(shù)的電容倍增器的模擬結(jié)果的圖表。
在此參照的附圖用于清楚地闡述本發(fā)明，而不一定是依照比例畫出的。圖1A、1B、2、3、4、5、6、7、8A、8B、8C、8D、9、10和11中具有相同附圖標(biāo)記的元件表示具有相似結(jié)構(gòu)和/或作用的元件。
具體實(shí)施例方式
圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有自偏壓有源負(fù)荷10的電容倍增器的框圖。參看圖2，電容倍增器還包括電容器C1和倍增部分30。為了減少面積和有更高的穩(wěn)定性，有源負(fù)荷10產(chǎn)生偏壓并且不使用單獨(dú)的偏流，因此有源負(fù)荷10是自偏壓。第一節(jié)點(diǎn)是I/O(輸入-輸出)端子，在此節(jié)點(diǎn)上產(chǎn)生倍增的電容。倍增部分30倍增電容器C1的電容C。
圖3是圖2的電容倍增器的一個(gè)示例實(shí)施例的電路圖。參看圖3，有源負(fù)荷10包括第一PMOS晶體管MP21和第一NMOS晶體管MN21。第一PMOS晶體管MP21具有連接在高壓電源VDD上的源極，并且具有一起連接在第二節(jié)點(diǎn)上的柵極和漏極。第一MNOS晶體管MN21具有連接在低壓電源VSS(諸如地)上的源極，并且具有一起連接在第二節(jié)點(diǎn)上的漏極和柵極。
倍增部分30包括第二PMOS晶體管MP22和第二NMOS晶體管MN22。第二PMOS晶體管MP22具有連接在高壓電源VDD上的源極，并且具有分別連接在第二節(jié)點(diǎn)和第一節(jié)點(diǎn)上的柵極和漏極。圖2和圖3中的第一節(jié)點(diǎn)是相似的。第二NMOS晶體管MN22具有分別連接在低壓電源VSS、第二節(jié)點(diǎn)，第一節(jié)點(diǎn)上的源極、柵極和漏極。
第一PMOS晶體管MP21與第二PMOS晶體管MP22的尺寸比(size ratio)為1∶N，其中N是正整數(shù)。因此，第二PMOS晶體管MP2的W/L(寬與長(zhǎng)的比率)是第一PMOS晶體管MP1的W/L的N倍。第一NMOS晶體管MN21與第二NMOS晶體管MN22的尺寸比為1∶N。因此，第二NMOS晶體管MN2的W/L是第一NMOS晶體管MN1的W/L的N倍。電容為Ci的電容器連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間。
圖3的電容倍增器與產(chǎn)生施加在第二節(jié)點(diǎn)上的偏壓的有源負(fù)荷10一起工作?，F(xiàn)在描述在不使用單獨(dú)的偏流的情況下，這種偏壓的產(chǎn)生原理。在此假設(shè)晶體管MP21和MN21在飽和狀態(tài)下工作，則I＝K(VGS-VTH)2。這個(gè)用于計(jì)算在飽和狀態(tài)下工作的、流過(guò)晶體管MP21和MN21的電流電平的公式是本領(lǐng)域普通技術(shù)人員熟知的。
如圖3所示，PMOS和NMOS晶體管MP21和MN21的柵極一起連接在第二節(jié)點(diǎn)上。此外，這樣的晶體管MP21和MN21的源極連接在高壓和低壓電源VDD和VSS之間。因此，晶體管MP21和MN21的柵-源電壓VGS是恒定的。另外，晶體管MP21和MN21的每個(gè)閥值電壓都是預(yù)先確定的。結(jié)果，流過(guò)晶體管MP21和MN21的電流電平就是確定的。
進(jìn)一步，由于每個(gè)晶體管MP21和MN21具有連接在一起的漏極和柵極，因此第二節(jié)點(diǎn)的偏壓可以在穩(wěn)定工作的同時(shí)，在高壓電源VDD和低壓電源VSS之間擺動(dòng)(swing)。
當(dāng)電流電平I流過(guò)第一PMOS晶體管MP21時(shí)，流過(guò)第二MNOS晶體管MN22的電流電平為N×I(即，電流電平I的N倍大)。此外，第一和第二PMOS晶體管MP21和MN21以及第二晶體管NM21和NM22的柵極一起連接到第二節(jié)點(diǎn)。因此，第一節(jié)點(diǎn)處的電壓基本上等于第二節(jié)點(diǎn)處的電壓。
由于第一PMOS和NMOS晶體管MP21和MN21的每一個(gè)都具有連接在一起的漏極和柵極，因此這種晶體管MP21和MN21能夠在不考慮在電壓電源VDD和VSS上的電壓變化的情況下，或是在晶體管MP21和MN21之間不匹配的情況下(即，|VDS||VGS-VTH|)工作在飽和狀態(tài)。因此，流過(guò)這樣的晶體管MP21和NM21的恒定電流電平使得在第一和第二節(jié)點(diǎn)產(chǎn)生的偏壓是穩(wěn)定的，而不考慮在電壓電源VDD和VSS的電壓變化以及晶體管MP21和MN21之間的不匹配。
通過(guò)對(duì)圖3的電容倍增器的小信號(hào)分析，在第一節(jié)點(diǎn)的總的電流由下式表示im=(1+N)sCi1+sCigmn1+gmp1·Vin,]]>其中iin和Vin分別代表第一節(jié)點(diǎn)的電流和電壓，gmn1代表第一NMOS晶體管MN21的跨導(dǎo)，而gmp1代表第一PMOS晶體管MP21的跨導(dǎo)。
因此，圖3的電容倍增器的帶寬(即，-3dB頻率)由下式表示ω-3dB＝(gmn1+gmp1)/Ci。圖2的電容倍增器的這樣的帶寬比圖1A的傳統(tǒng)電容倍增器的帶寬增加了。
按照這種方式，有源負(fù)荷10在第二節(jié)點(diǎn)上產(chǎn)生穩(wěn)定的偏壓，而且不使用單獨(dú)的偏流，由此縮減了圖3的電容倍增器的面積。此外，圖3的電容倍增器的帶寬比現(xiàn)有技術(shù)的電容倍增器的帶寬增大了。
圖4是根據(jù)本發(fā)明另一個(gè)實(shí)施例的，使用柵-陰放大器負(fù)荷的圖2的示范電容倍增器的電路圖。參看圖4，有源負(fù)荷10分別包括第一、第二、第三和第四PMOS晶體管MP35、MP36、MP33和MP34。有源負(fù)荷10還分別包括第一、第二、第三和第四NMOS晶體管MN35、MN36、MN33和MN34。
第一PMOS晶體管MP35具有源極、柵極和漏極，分別連接到高壓電源VDD，第三PMOS晶體管MP33的柵極，以及第二PMOS晶體管MP36的源極。第二PMOS晶體管MP36還具有柵極和漏極，分別連接到第四PMOS晶體管MP34的柵極和第一NMOS晶體管MN35的漏極。第三PMOS晶體管MP33具有源極和漏極，分別連接到高壓電源VDD和第四PMOS晶體管MP34的源極。第三PMOS晶體管MP33的漏極和柵極連接在一起。第四PMOS晶體管MP34具有連接到第三NMOS晶體管MN33的漏極上的漏極，并且第四PMOS晶體管MP34的漏極和柵極連接到一起。
第一和第二PMOS晶體管MP35和MP36形成有源負(fù)荷10的第一PMOS柵-陰放大器。第三和第四PMOS晶體管MP33和MP34形成有源負(fù)荷10的PMOS偏壓柵-陰放大器。
第一NMOS晶體管MN35具有漏極，其在第三節(jié)點(diǎn)連接到第二PMOS晶體管MP36的漏極。第一NMOS晶體管MN35還具有分別與第三NMOS晶體管MN33的柵極和第二MNOS MN36的漏極連接的柵極和源極。第一NMOS晶體管MN35的柵極和漏極連接在一起。第二NMOS晶體管MN36具有分別與第三節(jié)點(diǎn)和低壓電源VSS連接的柵極和源極。
第三NMOS晶體管MN33的漏極在第二節(jié)點(diǎn)與第四PMOS晶體管MP34的漏極連接。第三NMOS晶體管MN33的源極與第四NMOS晶體管MN34的漏極連接。第四NMOS晶體管MN34的柵極和源極分別與第二節(jié)點(diǎn)和低壓電源VSS連接。
第一和第二NMOS晶體管MN35和MN36形成有源負(fù)荷10的第一NMOS柵-陰放大器。第三和第四NMOS晶體管MN33和MN34形成有源負(fù)荷10的NMOS偏壓柵-陰放大器。
倍增部分30分別包括第五和第六PMOS晶體管MP31和MP32，還分別包括第五和第六NMOS晶體管MN31和MN32。第五PMOS晶體管MP31具有分別連接到高壓電源VDD、第三PMOS晶體管MP33的柵極和第六PMOS晶體管MP32的源極上的源極、柵極和漏極。第六PMOS晶體管MP32具有連接到第四PMOS晶體管的柵極上的柵極。第六PMOS晶體管MP32的漏極在第一節(jié)點(diǎn)連接到第五NMOS晶體管MN31的漏極。電容為Ci的電容器連接在第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間。
第五NMOS晶體管MN31具有分別與第三NMOS晶體管MN33的柵極和第六NMOS晶體管MN32的漏極連接的柵極和源極。第六NMOS晶體管MN32具有分別與第四NMOS晶體管MN34的柵極和低壓電源VSS連接的柵極和源極。
第五和第六PMOS晶體管MP31和MP32形成倍增部分30的PMOS柵-陰放大器，以及第五和第六NMOS晶體管MN31和MN32形成倍增部分30的NMOS柵-陰放大器。第五PMOS晶體管MP31的W/L(寬與長(zhǎng)的比率)是第三PMOS晶體管MP33的W/L的N倍。第六PMOS晶體管MP32的W/L是第四PMOS晶體管MP34的W/L的N倍。第五NMOS晶體管MN31的W/L是第三NMOS晶體管MN33的W/L的N倍。第六NMOS晶體管NM32的W/L是第四NMOS晶體管MN34的W/L的N倍。
圖4的電容倍增器工作時(shí)，有源負(fù)荷10不使用單獨(dú)的偏流。而是用由PMOS晶體管MP33和MP34以及NMOS晶體管MN33和MN34形成的偏壓柵-陰放大器的柵-源壓降(VGS)的整數(shù)倍來(lái)生成在第二節(jié)點(diǎn)的偏壓。在圖4中，第三和第四PMOS晶體管MP33和MP34的柵-源電壓連接在高壓電源VDD和第二節(jié)點(diǎn)之間，第四NMOS晶體管MN34的柵-源電壓連接在低壓電源VSS和第二節(jié)點(diǎn)之間。
通過(guò)使用這種在飽和狀態(tài)下工作的晶體管MP33、MP34和MN34，并且經(jīng)過(guò)這些晶體管的電流電平都保持恒定，使得在第二節(jié)點(diǎn)上產(chǎn)生恒定的偏壓，而不考慮在電壓電源VDD和VSS的電壓變化或是在晶體管MP33、MP34和MN24之間的不匹配。
與圖3的電容倍增器相似，在圖4的第一節(jié)點(diǎn)處產(chǎn)生的電容為(N+1)*Ci，圖4的電容倍增器的帶寬也比圖1A中的現(xiàn)有技術(shù)的帶寬增大了。此外，由于由倍增部分30的PMOS晶體管MP31和MP32和NMOS晶體管NM31和MN32形成的柵-陰放大器負(fù)荷，圖4的第一節(jié)點(diǎn)處的輸出阻抗與圖3相比也增大了。通過(guò)使用這種較高的輸出阻抗，可以有更多的電流對(duì)在第一節(jié)點(diǎn)的倍增的電容(N+1)*Ci充電或放電，從而高效率地進(jìn)行充電或放電。
圖5說(shuō)明了圖1A的傳統(tǒng)的電容倍增器，和用于本發(fā)明實(shí)施例的圖3和圖4的電容倍增器的模擬結(jié)果。特別是，圖5的模擬結(jié)果是在將8nF的倍增的電容的N設(shè)置為15以及Ci設(shè)置為500pF的情況下產(chǎn)生的。圖5示出了用于結(jié)果的倍增的電容的頻率響應(yīng)的幅值和相位的模擬結(jié)果。
在圖5中，S1是圖1A的傳統(tǒng)電容倍增器的模擬結(jié)果，S2是圖3的電容倍增器的模擬結(jié)果，S3是圖4的電容倍增器的模擬結(jié)果。參看圖5，圖3的電容倍增器的寬帶大于傳統(tǒng)的電容倍增器的寬帶。此外，圖5示出了圖4的電容倍增器產(chǎn)生三個(gè)電容倍增器中最理想的倍增電容。
圖6是根據(jù)本發(fā)明另一個(gè)實(shí)施例的，具有多個(gè)倍增路徑的電容倍增器的框圖。參看圖6，電容倍增器包括偏流部分100，偏壓部分120，倍增部分140，第一電容器，以及第二電容器。
偏流部分100產(chǎn)生第一、第二、第三和第四偏流。偏壓部分120包括第一偏壓部分200和第二偏壓部分220。此外，倍增部分140包括第一倍增部分240和第二倍增部分260。
第一偏壓部分200使用來(lái)自偏流部分100的第一偏流，用于在第一倍增部分240的預(yù)定節(jié)點(diǎn)產(chǎn)生恒定的偏壓。第二電壓部分220使用來(lái)自偏流部分100的第三偏流，用于在第二倍增部分240的預(yù)定節(jié)點(diǎn)上產(chǎn)生恒定的偏壓。
第一倍增部分240倍增第一電容器的第一電容，而第二倍增部分260倍增第二電容器的第二電容。倍增部分240和260的示范實(shí)施例包括用于增大第一節(jié)點(diǎn)的輸出阻抗的柵-陰放大器負(fù)荷，從而增強(qiáng)第一節(jié)點(diǎn)的倍增電容的DC特性(諸如改進(jìn)的充點(diǎn)/放電效率)。
此外，與第一節(jié)點(diǎn)連接的第一和第二電容器的每一個(gè)都具有各自的偏壓部分和各自的倍增部分，用于形成各自的倍增路徑。通過(guò)使用多個(gè)倍增路徑，可以降低第一節(jié)點(diǎn)的噪音效應(yīng)，從而在第一節(jié)點(diǎn)更加穩(wěn)定地產(chǎn)生倍增電容。
圖7是偏流部分100，第一偏壓部分200，以及第一倍增部分240的示范實(shí)施例的電路圖。偏流部分100包括第一和第二電流源，用于分別提供第一電流I1和第二電流I2。第一偏壓部分200包括第一PMOS晶體管MPP1，其源極與高壓電源VDD連接，漏極與第一電流源(提供電流I1)和第一PMOS晶體管MPP1的柵極連接。
第一倍增部分240分別包括第二、第三、第四和第五PMOS晶體管MPP2、MPP3、MPP4和MPP5。第二PMOS晶體管MPP2具有分別與高壓電源VDD、第三節(jié)點(diǎn)和第三PMOS晶體管MPP3的源極連接的源極、柵極和漏極。第三PMOS晶體管MPP3具有分別與第一PMOS晶體管MPP1的柵極和第三節(jié)點(diǎn)連接的柵極和漏極。第三節(jié)點(diǎn)與第二電流源(提供電流I2)連接。
第四PMOS晶體管具有分別與高壓電源VDD、第二PMOS晶體管MPP2的柵極和第五PMOS晶體管MPP5的源極連接的源極、柵極和漏極。第五PMOS晶體管MPP5具有分別與第三PMOS晶體管MPP3的柵極和第一節(jié)點(diǎn)連接的柵極和漏極。第一電容器連接在第三節(jié)點(diǎn)和第一節(jié)點(diǎn)之間。
第四和第五PMOS晶體管MPP4和MPP5形成第一倍增部分240的第一PMOS柵-陰放大器。第二和第三PMOS晶體管MPP2和MPP3形成第一倍增部分240的第二PMOS柵-陰放大器。第四PMOS晶體管MPP4的W/L(寬與長(zhǎng)的比率)是第二PMOS晶體管MPP2的W/L的N倍。第五PMOS晶體管MPP5的W/L是第三PMOS晶體管MPP3的W/L的N倍。
在本發(fā)明的一個(gè)實(shí)施例中，第一電容器的電容為C/2，使得圖7中的第一節(jié)點(diǎn)處生成的倍增電容為(N+1)*C/2。
圖8A是偏流部分100、第二偏壓部分220和第二倍增部分260的示范實(shí)施例的電路圖。參看圖8A，偏流部分100包括分別提供第三電流I3和第四電流I4的第三和第四電流源。第二偏壓部分220包括其源極與低壓電源VSS連接的第一NMOS晶體管MNN1。第一NMOS晶體管MNN1具有一起連接到第四節(jié)點(diǎn)上的柵極和漏極，第四節(jié)點(diǎn)上還連接有第三電流源，通過(guò)第三電流源，電流I3流至第四節(jié)點(diǎn)。
第二倍增部分260分別包括第二、第三、第四和第五NMOS晶體管MNN2、MNN3、MNN4以及MNN5。第二NMOS晶體管MNN2具有分別與低壓電源VSS、第五節(jié)點(diǎn)和第三MNOS晶體管MNN3的源極連接的源極、柵極和漏極。第三NMOS晶體管MNN3具有分別與第一NMOS晶體管MNN1的柵極和第五節(jié)點(diǎn)連接的柵極和漏極。第五節(jié)點(diǎn)與第四電流源連接，通過(guò)第四電流源，電流I4流至第五節(jié)點(diǎn)。
第四NMOS晶體管MNN4具有分別與低壓電源VSS、第二NMOS晶體管MNN2的柵極和第五NMOS晶體管MNN5的源極連接的源極、柵極和漏極。第五NMOS晶體管MNN5具有分別與第三NMOS晶體管MNN3的柵極和第一節(jié)點(diǎn)連接的柵極和漏極。
第四和第五NMOS晶體管MNN4和MNN5形成第二倍增部分260的第一NMOS柵-陰放大器。第二和第三NMOS晶體管MNN2和MNN3形成第二倍增部分260的第二NMOS柵-陰放大器。第四NMOS晶體管MNN4的W/L(寬與長(zhǎng)的比率)是第二NMOS晶體管MNN2的W/L的N倍。第五NMOS晶體管MNN5的W/L是第三NMOS晶體管MNN3的W/L的N倍。
在本發(fā)明的一個(gè)實(shí)施例中，第二電容器的電容為C/2，使得圖8A中的第一節(jié)點(diǎn)處生成的倍增電容為(N+1)*C/2。
參看圖6、7和8A，第一電容器與第二電容器基本上并聯(lián)連接。因此，在圖6的第一節(jié)點(diǎn)處生成的總電容是由圖7的第一倍增路徑在第一節(jié)點(diǎn)處生成的第一倍增電容，和由圖8A的第二倍增路徑在第一節(jié)點(diǎn)處生成的第二倍增電容的總和。因此，對(duì)于此實(shí)施例來(lái)說(shuō)，當(dāng)?shù)谝缓偷诙娙萜鞯拿恳粋€(gè)的電容都為C/2時(shí)，在第一節(jié)點(diǎn)處生成的總電容就為(N+1)*C＝(N+1)*C/2+(N+1)*C/2。
由于在圖6中由多個(gè)倍增路徑生成的倍增電容被相加，因此總的電容更加不容易受到噪音影響，并且更加穩(wěn)定。
此外，通過(guò)圖7和圖8A的小信號(hào)分析，第一節(jié)點(diǎn)的總電流由下式表示iin=(1+N)·sC1+sCgmn5+gmp5·vin,]]>其中iin和vin分別表示第一節(jié)點(diǎn)的電流和電壓，gmn5是第五NMOS晶體管MNN5的跨導(dǎo)，gmp5是第五PMOS晶體管MPP5的跨導(dǎo)。這樣，當(dāng)?shù)谝缓偷诙娙萜鞯拿恳粋€(gè)的電容都為C/2時(shí)，帶寬(即，-3dB頻率)由下式表示ω-3dB＝(gmn+gmp)/C。因此，與現(xiàn)有技術(shù)相比，圖6的第一節(jié)點(diǎn)處的總電容的帶寬擴(kuò)大了。
此外，圖8B示出了第二倍增部分260的等效電路圖，其用于確定圖8A的第一節(jié)點(diǎn)處的輸出阻抗ROUT。圖8C是用于圖8B電路的小信號(hào)模式，圖8D示出了圖8A的第一節(jié)點(diǎn)處的電流對(duì)電壓的特性。
參看圖8B和8C，圖8A的第二倍增部分260具有由第四和第五NMOS晶體管MNN4和MNN5組成的NMOS柵-陰放大器。在圖8B的小信號(hào)模式中，iout和vout分別是第一節(jié)點(diǎn)的電流和電壓。此外，r05代表第五NMOS晶體管MNN5的內(nèi)部阻抗，r04代表第四NMOS晶體管MNN4的內(nèi)部阻抗。
在gm5×r04＞＞1，voutioutgm5×r04×r05]]>的情況下，經(jīng)由圖8C電路的小信號(hào)分析voutiout≈gm5×r04×r05+r05]]>與圖1A的傳統(tǒng)的電容倍增器相比，通過(guò)使用倍增部分240和260內(nèi)的柵-陰放大器，圖7和8A中的第一節(jié)點(diǎn)處的輸出阻抗增加了。利用在第一節(jié)點(diǎn)處與倍增電容并聯(lián)的這樣的較大的輸出阻抗，可以有更多的電流對(duì)倍增的電容進(jìn)行充電/放電，從而提高充電/放電效率。
參看圖8A和8D，如果電流電平I流過(guò)第二和第三NMOS晶體管MNN2和MNN3，那么會(huì)有更高的電流電平N*I流過(guò)第四和第五NMOS晶體管MNN4和MNN5。在本發(fā)明的一個(gè)實(shí)施例中，圖8A的電容倍增器是為大擺動(dòng)?xùn)?陰放大器配置而設(shè)計(jì)的。在這種情況中，即使對(duì)于來(lái)自傳統(tǒng)電容倍增器的較低的輸出電壓vout，流過(guò)第四和第五NMOS晶體管MNN4和MNN5的電流也保持為N*I。
圖8D中的下面的曲線是傳統(tǒng)的電容倍增器(諸如圖1A中的電容倍增器)的輸出節(jié)點(diǎn)處(例如第一節(jié)點(diǎn))的電流對(duì)電壓的特性。圖8D中的上面的曲線是本發(fā)明的圖8A的電容倍增器的輸出節(jié)點(diǎn)處(即第一節(jié)點(diǎn))的電流對(duì)電壓的特性。參看圖8D，在傳統(tǒng)的電容倍增器中，電壓電平為V1時(shí)，電流電平N*I不流過(guò)MOS晶體管。相反，在本發(fā)明的圖8A的電容倍增器中，即使電壓電平為低壓V1，電流電平N*I也流過(guò)第五和第六NMOS晶體管MNN5和MNN6。
采用這種大擺動(dòng)?xùn)?陰放大器配置，可以從高壓電源VDD供應(yīng)更低的電壓電平，同時(shí)電流電平N*I仍舊流過(guò)柵-陰放大器NMOS晶體管MNN5和MNN6。因此，圖8D的電容倍增器具有更高的電壓范圍。
圖9是偏流部分100、第一偏壓部分200和第一倍增部分240的另一個(gè)示例實(shí)施例的電路圖。圖10是偏流部分100、第二偏壓部分220和第二倍增部分260的另一個(gè)示例實(shí)施例的電路圖。
由圖9和圖10的元件形成的電容倍增器的工作方式基本上與由圖7和8A的元件形成的電容倍增器相似。差別在于第一偏壓部分200和第二偏壓部分220的實(shí)施方式，下面對(duì)此將對(duì)此詳細(xì)描述。
第一偏壓部分200包括第一PMOS晶體管MPP11和第二PMOS晶體管MPP12。第二PMOS晶體管MPP12包括分別與高壓電源VDD、第二節(jié)點(diǎn)和第一PMOS晶體管MPP11的電源連接的源極、柵極和漏極。第一PMOS晶體管包括一起連接到第二節(jié)點(diǎn)上的柵極和漏極。與圖7相似，圖9的第一偏壓部分200在第二節(jié)點(diǎn)生成由至少一個(gè)從高壓電源VDD下降的源-柵電壓VSG的整數(shù)倍構(gòu)成的穩(wěn)定偏壓。
參看圖10，第二偏壓部分220包括第一NMOS晶體管MNN11和第二NMOS晶體管MNN12。第二NMOS晶體管MNN12具有分別與低壓電源VSS、第四節(jié)點(diǎn)和第一NMOS晶體管MNN11的電源連接的源極、柵極和漏極。第一NMOS晶體管MNN11具有一起連接到第四節(jié)點(diǎn)的柵極和漏極。與圖8A相似，圖10的第二偏壓部分220在第四節(jié)點(diǎn)產(chǎn)生由至少一個(gè)從低壓電源VSS下降的柵-源電源VGS的整數(shù)倍構(gòu)成的穩(wěn)定偏壓。
圖11示出了與現(xiàn)有技術(shù)的電容倍增器相比，具有多個(gè)倍增路徑的圖6的電容倍增器的模擬結(jié)果。特別是，N被設(shè)置為9，電容C被設(shè)置為100pF，使得通過(guò)電容倍增器產(chǎn)生1nF的總電容。圖11說(shuō)明本發(fā)明的電容倍增器的帶寬高于傳統(tǒng)電容倍增器的帶寬。
以上所進(jìn)行的描述僅是用于舉例，而并不是用于限制本發(fā)明。例如，本發(fā)明可以采用不使用單獨(dú)的偏流的其他類型的電路拓?fù)鋱D來(lái)實(shí)現(xiàn)產(chǎn)生偏壓的自偏壓有源負(fù)荷，此外，本發(fā)明可以采用其他類型的電路拓?fù)鋪?lái)實(shí)現(xiàn)通過(guò)使用自偏壓有源負(fù)荷的偏壓來(lái)倍增電容的倍增部分。
此外，這里示出和描述的所有數(shù)字都只是以舉例的方式給出的。例如，圖6示出兩個(gè)倍增路徑，但是本發(fā)明可以采用任何數(shù)量的倍增路徑。
本發(fā)明僅是由在以下的權(quán)利要求以及等同物中定義的內(nèi)容來(lái)限定的。
權(quán)利要求
1.一種電容倍增器，包括具有第一電容C的電容器，連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間；連接在第二節(jié)點(diǎn)上的有源負(fù)荷，用于利用來(lái)自在有源負(fù)荷內(nèi)流動(dòng)的第一電流電平I的自偏壓在其上產(chǎn)生偏壓；以及連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)上的倍增部分，用于利用在倍增部分內(nèi)流動(dòng)的第二電流電平N*I在第一節(jié)點(diǎn)產(chǎn)生第二電容(N+1)*C。
2.權(quán)利要求1的電容倍增器，其中所述有源負(fù)荷包括連接在高壓電源和第二節(jié)點(diǎn)之間的PMOS晶體管；和連接在低壓電源和第二節(jié)點(diǎn)之間的NMOS晶體管；其中第一電流電平I流過(guò)有源負(fù)荷的PMOS和NMOS晶體管。
3.權(quán)利要求2的電容倍增器，其中PMOS晶體管的漏極和柵極連接在一起，其中NMOS晶體管的漏極和柵極連接在一起。
4.權(quán)利要求2的電容倍增器，其中倍增部分包括連接在高壓電源、第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間的PMOS晶體管；以及連接在低壓電源、第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間的NMOS晶體管，其中第二電流電平N*I流過(guò)倍增部分的PMOS和NMOS晶體管。
5.權(quán)利要求4的電容倍增器，其中倍增部分的PMOS晶體管的W/L是有源負(fù)荷的PMOS晶體管的W/L的N倍，并且其中倍增部分的NMOS晶體管的W/L是有源負(fù)荷的NMOS晶體管的W/L的N倍。
6.權(quán)利要求2的電容倍增器，其中電容倍增器的帶寬是(gmn+gmp)/C，其中g(shù)mn是有源負(fù)荷的NMOS晶體管的跨導(dǎo)，gmp是有源負(fù)荷的PMOS晶體管的跨導(dǎo)。
7.權(quán)利要求1的電容倍增器，其中有源負(fù)荷包括連接在高壓電源和第二節(jié)點(diǎn)之間的PMOS晶體管的PMOS偏壓柵-陰放大器；以及連接在低壓電源和第二節(jié)點(diǎn)之間的NMOS晶體管的NMOS偏壓柵-陰放大器，其中第一電流電平I流過(guò)有源負(fù)荷的PMOS和NMOS偏壓柵-陰放大器。
8.權(quán)利要求7的電容倍增器，其中有源負(fù)荷的PMOS偏壓柵-陰放大器由兩個(gè)PMOS晶體管組成，而有源負(fù)荷的NMOS偏壓柵-陰放大器由兩個(gè)NMOS晶體管組成。
9.權(quán)利要求7的電容倍增器，其中在高壓電源和低壓電源之間配置PMOS和NMOS偏壓柵-陰放大器的晶體管的柵-源電壓降的整數(shù)倍。
10.權(quán)利要求7的電容倍增器，其中倍增部分包括連接在高壓電源、第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間的PMOS晶體管的PMOS柵-陰放大器；以及連接在低壓電源、第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間的NMOS晶體管的NMOS柵-陰放大器，其中第二電流電平N*I流過(guò)倍增部分的PMOS和NMOS柵-陰放大器。
11.權(quán)利要求10的電容倍增器，其中倍增部分的PMOS柵-陰放大器由兩個(gè)PMOS晶體管組成，而倍增部分的NMOS柵-陰放大器由兩個(gè)NMOS晶體管組成。
12.權(quán)利要求10的電容倍增器，其中倍增部分的每個(gè)PMOS晶體管的W/L是有源負(fù)荷的每個(gè)PMOS晶體管的W/L的N倍，而其中倍增部分的每個(gè)NMOS晶體管的W/L是有源負(fù)荷的每個(gè)NMOS晶體管的W/L的N倍。
13.一種電容倍增器，包括多個(gè)電容器，每個(gè)電容器都連接在第一節(jié)點(diǎn)上，并且具有各自的第一電容Ci；用于每個(gè)電容器的各自的偏壓部分，產(chǎn)生各自的偏壓；以及用于每個(gè)電容器的各自的倍增部分，通過(guò)使流過(guò)倍增部分的電流電平I乘以各自的Ni，在第一節(jié)點(diǎn)生成各自的第二電容(Ni+1)*Ci，其中各自的偏壓影響電流電平I。
14.權(quán)利要求13的電容倍增器，其中第一節(jié)點(diǎn)的總電容是多個(gè)電容器的各自的第二電容的總和。
15.權(quán)利要求13的電容倍增器，進(jìn)一步包括偏流部分，產(chǎn)生由各自的偏壓部分和各自的倍增部分使用的偏流。
16.權(quán)利要求13的電容倍增器，其中多個(gè)電容器包括兩個(gè)電容器，每個(gè)電容器的電容為C/2，并且其中每個(gè)電容器的各自的倍增部分通過(guò)使電流電平I乘以N，在第一節(jié)點(diǎn)產(chǎn)生各自的第二電容(N+1)*C/2。
17.權(quán)利要求13的電容倍增器，其中多個(gè)電容器包括第一電容器和第二電容器，其中第一電容器的各自的偏壓部分包括連接在高壓電源和電流源之間的PMOS晶體管，該P(yáng)MOS晶體管的漏極和柵極連接在一起；其中第二電容器的各自的偏壓部分包括連接在低壓電源和電流源之間的NMOS晶體管，該NMOS晶體管的漏極和柵極連接在一起。
18.權(quán)利要求13的電容倍增器，其中多個(gè)電容器包括第一電容器和第二電容器，其中第一電容器的各自的偏壓部分包括連接在高壓電源和電流源之間的PMOS晶體管，PMOS晶體管的柵極連接在一起，用于在其上產(chǎn)生各自的偏壓；其中第二電容器的各自的偏壓部分包括連接在低壓電源和電流源之間的NMOS晶體管，NMOS晶體管的柵極連接在一起，用于在其上產(chǎn)生各自的偏壓。
19.權(quán)利要求13的電容倍增器，其中多個(gè)電容器包括第一電容器和第二電容器，其中第一電容器的各自的倍增部分包括連接在高壓電源和第一節(jié)點(diǎn)之間的PMOS晶體管的第一PMOS柵-陰放大器，以及連接在高壓電源和第一電容器的另一節(jié)點(diǎn)之間的PMOS晶體管的第二PMOS柵-陰放大器，其中第一電容器上連接有第一電流源；其中第二電容器的各自的倍增部分包括連接在低壓電源和第一節(jié)點(diǎn)之間的NMOS晶體管的第一NMOS柵-陰放大器，以及連接在低壓電源和第二電容器的另一節(jié)點(diǎn)之間的NMOS晶體管的第二NMOS柵-陰放大器，其中第二電容器上連接有電流源。
20.權(quán)利要求19的電容倍增器，其中電流電平I流過(guò)第二PMOS柵-陰放大器和第二NMOS柵-陰放大器的每一個(gè)，以及其中電流電平N*I流過(guò)第一PMOS柵-陰放大器和第二NMOS柵-陰放大器的每一個(gè)，用于產(chǎn)生第一和第二電容器的每一個(gè)的各自的第二電容(N+1)*Ci。
21.權(quán)利要求20的電容倍增器，其中第一PMOS柵-陰放大器的每個(gè)晶體管的W/L是第二PMOS柵-陰放大器的每個(gè)晶體管的W/L的N倍，而第一NMOS柵-陰放大器的每個(gè)晶體管的W/L是第二NMOS柵-陰放大器的每個(gè)晶體管的W/L的N倍。
全文摘要
一種電容倍增器，包括自偏壓有源負(fù)荷，用于在不需要單獨(dú)的偏流的情況下產(chǎn)生穩(wěn)定的偏壓。此外，電容倍增器包括在倍增部分內(nèi)的柵－陰放大器，用于增加輸出阻抗并因而提高充電/放電效率。另外，電容倍增器設(shè)置有多個(gè)倍增路徑，用于降低噪音的影響，從而更加穩(wěn)定地產(chǎn)生倍增的電容。
文檔編號(hào)H03H11/00GK1607726SQ20041009512
公開日2005年4月20日 申請(qǐng)日期2004年9月15日 優(yōu)先權(quán)日2003年9月15日
發(fā)明者金永鎮(zhèn), 黃仁哲, 李漢一, 李在憲 申請(qǐng)人:三星電子株式會(huì)社