專利名稱：半導(dǎo)體電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)半導(dǎo)體電路裝置中相對于與該半導(dǎo)體電路裝置連接的外部系統(tǒng)的系統(tǒng)接地、其基準(zhǔn)電位也與時間相對應(yīng)變化進(jìn)行驅(qū)動的半導(dǎo)體電路裝置。
背景技術(shù)：
近些年里，隨著向信息化社會的發(fā)展，液晶顯示裝置以攜帶式終端、OA、電視接收機(jī)等為主，在更加廣闊的領(lǐng)域中得以應(yīng)用。特別在小型攜帶式設(shè)備上得到廣泛應(yīng)用，其它顯示裝置更難以步其后塵。
在上述領(lǐng)域中，因?yàn)閿y帶方便尤為重要，所以力求小型化及低功耗。另外，從觀賞性的角度來看，希望大畫面的面板。但是反過來，在矩陣型液晶面板中，隨著畫面增大，驅(qū)動液晶顯示面板的掃描電極驅(qū)動裝置的電壓將逐漸上升，功耗也隨之增加。
作為為了降低這種功耗的方法之一有降低掃描電極驅(qū)動裝置耐壓的方法。這種方法可列舉出有采用特開2001-282208號公報(bào)所示的電源擺動法的驅(qū)動方法及驅(qū)動電路。
現(xiàn)利用圖5和圖6說明特開2001-282208公報(bào)的圖12揭示的電源擺動法中的驅(qū)動電路。
圖5表示已有技術(shù)的電壓變換電路，用PMOS晶體管515、516和NMOS晶體管517、518、519、520構(gòu)成。
PMOS晶體管515的柵極接信號輸入手段530，源極和反向柵板接低壓的直流電源的“H”電平的電位VDD。VDD為外部系統(tǒng)輸入信號的“H”電平電位。
PMOS晶體管516的柵板接低壓的直流電源的“L”電平電位VSS，源極接信號輸入手段530，反向柵極接電位VDD。VSS為外部系統(tǒng)的地電位。
再有，以上的說明中提及的“H”電平為高電平，意即某信號中高電位一側(cè)，“L”電平為低電平，意即某信號中低電位一側(cè)，這一點(diǎn)在以后的說明中都一樣。
NMOS晶體管517的柵極接電位VDD，漏極接PMOS晶體管516的漏極，反向柵極接內(nèi)部電路的VL。該電位VL為電路內(nèi)部的地電位。
NMOS晶體管518的柵極接電位VDD，漏極接PMOS晶體管515的漏極，反向柵極接地電位VL。
NMOS晶體管519的柵極接PMOS晶體管516的漏極，漏極接NMOS晶體管518的源極，源極和反向柵極接地電位VL。
NMOS晶體管520的柵極接PMOS晶體管515的漏極，漏極接NMOS晶體管517的源極，源板和反向柵極接地電位VL。
以下，說明圖5的電路動作。
下面說明的情況是，作為來自外部系統(tǒng)的輸入信號即信號輸入手段530的信號，是輸入將外部系統(tǒng)的“H”電平即VDD的電位和外部系統(tǒng)的“L”電平即VSS之間作為振幅的信號(VDD-VSS)。
首先在信號輸入手段530的輸入電位為VDD時，PMOS晶體管515截止，PMOS晶體管516導(dǎo)通。于是，VDD加在NMOS晶體管519的柵極上，NMOS晶體管519導(dǎo)通。
而NMOS晶體管517的柵極上外加VDD，NMOS晶體管517導(dǎo)通而有一定電阻。該NMOS晶體管517具有抑制PMOS晶體管516和NMOS晶體管520在導(dǎo)通與截止轉(zhuǎn)換中的貫穿電流的作用。
再有，由于NMOS晶體管520的柵極電位為近似地電位的低電位，所以NMOS晶體管520截止。其結(jié)果，信號540為低電位。
然后說明輸入手段530的輸入電位為VSS時的動作。
當(dāng)VSS(低電位)輸入至輸入手段530時，PMOS晶體管515導(dǎo)通，PMOS晶體管516截止。于是，VDD加在NMOS晶體管520的柵極上，NMOS晶體管520變?yōu)閷?dǎo)通。另一方面，VDD加在NMOS晶體管518的柵極上，NMOS晶體管518導(dǎo)通而有一定電阻。該NMOS晶體管518具有抑制PMOS晶體管515和NMOS晶體管519在導(dǎo)通與截止轉(zhuǎn)換中的貫穿電流的作用。再有，由于NMOS晶體管519的柵極電位為近似地電位VL的低電位，所以NMOS晶體管519截止。其結(jié)果，信號540為高電位。因此，能夠從將VDD和VSS之間作為振幅的信號(VDD-VSS)變換成將VDD和VL之間作為振幅的信號(VDD-VL)。另外，利用NMOS晶體管517和NMOS晶體管518的導(dǎo)通電阻，能抑制PMOS晶體管515和NMOS晶體管519、或PMOS晶體管516和NMOS晶體管520在導(dǎo)通與截止轉(zhuǎn)換中的貫穿電流，減少功耗，并防止由于晶體管的發(fā)熱而造成損壞。
圖6為表示已有技術(shù)中與電源擺動法的電位相對應(yīng)的輸入信號電位電平的示例。
圖6中，除了外部系統(tǒng)的輸入信號的“H”電平電位VDD、外部系統(tǒng)的輸入信號的“L”電平電位即外部系統(tǒng)的地電位VSS、和電路內(nèi)部的地電位VL外，VH為電路內(nèi)部的高耐壓的擺動高電源，VCC為電路內(nèi)部的低耐壓的電源電位。
再有，雖然本申請中未作圖示，但從特開2001-282208公報(bào)的圖1、圖4可知，圖5的信號540是從將VDD和VL之間作為振幅的信號(VDD-VL)電壓變換為將VCC和VL之間作為振幅的信號(VCC-VL)在內(nèi)部電路中使用的信號，再在向外部輸出的階段，進(jìn)行電壓變換成將VH和VL之間作為振幅的信號(VH-VL)后使用，這一點(diǎn)從事這項(xiàng)技術(shù)的人員均相當(dāng)清楚。
在該圖6中，電位VH為“L”電平時，有VH＞VDD＞VSS＞VCC＞VL的關(guān)系。另外，在電位VH為“H”電平時，有VH＞VCC＞VDD＞VSS＞VL的關(guān)系。上述不等式可以不一定滿足，但最好能這樣。對于圖6的實(shí)際實(shí)施例中的電位關(guān)系，則如下所示。
a.(VH為“L”時)VH、VDD＞VSS＞VCC＞VLb.(VH為“H”時)VH＞VCC、VDD＞VSS＞VL如圖6所示，電位VH為“H”電平時，同時VCC和VL都為“H”電平。即，電位VH為“H”電平時的電位VH和電位VL的電位差、與電位VH為“L”電平時的電位VH和電位VL的電位差大致相同。
這樣，雖然電位VH或電位VL其本身在變化，但電位VH和電位VL的電位差始終保持不變，因?yàn)檫@樣構(gòu)成電源，故稱之為擺動電源。

發(fā)明內(nèi)容
但是，在圖5中所示的電壓變換電路中，由于若外部系統(tǒng)使用的電源的電位VDD和電路內(nèi)部使用的地電位VL之間的電位差增大，則對于NMOS晶體管517、518、519、520，就要求是具有高耐壓特性的晶體管，為了讓信號540、545輸出電壓，需要有高耐壓特性的晶體管的門限電平以上的電位差的輸入信號，所以必須在某種程度上增大外部系統(tǒng)使用的電源的電位VDD和外部系統(tǒng)的地電位VSS間的電位差。
在這樣的構(gòu)成中，難以從近些年里向低壓化發(fā)展的外部系統(tǒng)控制電路直接將以低電壓方式輸入的信號輸入半導(dǎo)體裝置，直接進(jìn)行驅(qū)動，而需要另行設(shè)置外部系統(tǒng)輸入的信號用的電壓變換電路。
例如，即使自外部系統(tǒng)輸入的信號的“H”電平和“L”電平間的電位差增大為5.5伏左右，但為了謀求降低功耗，仍還要推進(jìn)降低電壓的工作。
與此相對應(yīng)，前面說明過的具有高耐壓特性的晶體管的門限電平將非常大，也有的超過5伏，在這樣的情況下采用已有的電源擺動法的液晶驅(qū)動裝置的系統(tǒng)將無法建立。
另外，外部系統(tǒng)輸入的信號數(shù)量越多，變換電位的電路規(guī)模也越大，系統(tǒng)難以實(shí)現(xiàn)小型化。另外，因?yàn)楸仨毞珠_設(shè)置電路，所以對于降低電壓、降低功耗、小型化等都是不合適的。
但是，在采用現(xiàn)有電源擺動法的通常的電壓變換電路的構(gòu)成中，電位VDD和電位VL間電位差大時，將以低電壓輸入的外部系統(tǒng)的控制信號直接輸入半導(dǎo)體裝置并進(jìn)行驅(qū)動是件非常困難的事。
本發(fā)明之目的在于提供一種半導(dǎo)體電路裝置，它采用電源擺動法，同時不用外附的電路對低電壓輸入的輸入信號作電平移，能直接將以低電壓輸入的外部系統(tǒng)的輸入信號電平進(jìn)行輸入。
為解決上述問題，本發(fā)明的半導(dǎo)體電路裝置，是在將相對于系統(tǒng)接地在高電位側(cè)具有規(guī)定電位差的直流電壓源和相對于所述系統(tǒng)接地而電位隨時間變化的電源進(jìn)行輸入、并驅(qū)動輸出元件的半導(dǎo)體電路裝置中，包括將所述系統(tǒng)接地和所述直流電壓源之間作為振幅的輸入信號、變換成將控制成使電位相對于所述系統(tǒng)接地而隨時間變化的內(nèi)部接地、和控制成與所述內(nèi)部接地的變化相對應(yīng)變化并在所述內(nèi)部接地為一定電位時在所述高電位側(cè)具有所述規(guī)定電位差的內(nèi)部電源之間作為振幅的變換信號、然后再輸出的電壓變換電路；及根據(jù)所述內(nèi)部接地的電位選擇所述輸入信號和所述變換信號后進(jìn)行輸出的選擇電路。
根據(jù)該構(gòu)成，即使在輸入信號的高電平和低電平為低電位時，也不用在外部追加電平移位，能輸入至采用擺動電源法驅(qū)動的半導(dǎo)體電路裝置。另外，因能用低電壓源驅(qū)動外部系統(tǒng)的電源，故能力求降低功耗。
另外，本發(fā)明的半導(dǎo)體電路裝置中，所述內(nèi)部接地最好控制成交替地變成和所述系統(tǒng)接地實(shí)質(zhì)上相同的第一電位、及在比所述第一電位低的低電位側(cè)具有能驅(qū)動所述輸出元件的電位差的第二電位。
另外，最好所述第一電位為0伏，所述第二電位為-40伏，所述規(guī)定的電位差為小于5.5伏。
根據(jù)該構(gòu)成，就能用于進(jìn)行一般交流驅(qū)動的顯示裝置的信號電極驅(qū)動裝置及掃描電極驅(qū)動裝置。
另外，本發(fā)明的半導(dǎo)體電路裝置中，最好所述選擇電路在所述內(nèi)部接地和所述系統(tǒng)接地實(shí)質(zhì)上為相同時，選擇所述輸入信號作為輸出信號，在所述內(nèi)部接地為在比所述系統(tǒng)接地低的低電位側(cè)具有能驅(qū)動所述輸出元件的電位差的電位時，選擇所述變換信號作為輸出信號。
另外，本發(fā)明的半導(dǎo)體電路裝置中，也可以再包括為了生成輸入所述選擇電路的第一輸入信號和輸入所述電壓變換電路的第二輸入信號而配置的、并且根據(jù)控制信號的輸入使所述第一輸入信號或所述第二輸入信號中之任一輸出信號固定在所述系統(tǒng)接地或所述直流電壓源的電位而輸出的邏輯電路。
還有，最好所述控制信號這樣進(jìn)行控制，使得與所述內(nèi)部接地的電位對應(yīng)，在所述內(nèi)部接地和所述系統(tǒng)接地實(shí)質(zhì)上為相同時，將所述第二輸入信號固定在所述系統(tǒng)接地或所述直流電壓源的電位，在所述內(nèi)部接地為在比所述系統(tǒng)接地低的低電位側(cè)具有能驅(qū)動所述輸出元件的電位差的電位時，將所述第一輸入信號固定在所述系統(tǒng)接地或所述直流電壓源的電位。
根據(jù)該構(gòu)成，能減少選擇電路中未選擇一側(cè)的信號開關(guān)動作。
另外，本發(fā)明的半導(dǎo)體電路裝置中，所述電壓變換電路最好包括將以所述系統(tǒng)接地和所述直流電壓源之間作為振幅的輸入信號變換成以所述內(nèi)部接地和所述直流電壓源之間作為振幅的信號的第一電平移位器、及將以所述內(nèi)部接地和所述直流電壓源之間作為振幅的所述信號變換成以所述內(nèi)部接地和所述內(nèi)部電源之間作為振幅的信號的第二電平移位器，所述第二電平移位器具有設(shè)置在構(gòu)成所述第二電平移位器的NMOS晶體管的源極和所述內(nèi)部接地之間、柵極連接所述系統(tǒng)接地的防止貫穿電流用的NMOS晶體管。
還有，所述選擇電路的特征為，包括柵極接所述系統(tǒng)接地的反相信號而源極接所述輸入信號的第一NMOS晶體管、及柵極接所述系統(tǒng)接地而源極接所述變換信號的第二NMOS晶體管，從所述第一NMOS晶體管的漏極和所述第二NMOS晶體管的漏極互相連接的結(jié)點(diǎn)取出輸出信號。
另外，所述反相信號的特征為，作為設(shè)在高電位電源和所述內(nèi)部接地之間、輸入為所述系統(tǒng)接地的反相器的輸出來供給。
再有，與所述內(nèi)部接地的變化相對應(yīng)變化的所述高電位電源這樣構(gòu)成，在所述內(nèi)部接地為在比所述系統(tǒng)接地低的低電位側(cè)成為能驅(qū)動所述輸出元件的第二電位時，進(jìn)行控制使其成為和所述系統(tǒng)接地實(shí)質(zhì)上為相同的所述第一電位，在所述內(nèi)部接地為和所述系統(tǒng)接地實(shí)質(zhì)上相同的第一電位時，進(jìn)行控制使其成為相對于所述系統(tǒng)接地所述第一NMOS晶體管能將所述輸入信號從源極向漏極輸出的第三電位。
另外，這時所述第一電位為0伏，所述第二電位為-40伏，所述第三電位為+40伏，所述規(guī)定的電位差為小于5.5伏。


圖1為本發(fā)明的半導(dǎo)體電路裝置構(gòu)成圖。
圖2為同一實(shí)施形態(tài)的電壓變換電路構(gòu)成圖。
圖3為同一實(shí)施形態(tài)的選擇器電路構(gòu)成圖。
圖4為表示同一實(shí)施形態(tài)的電源電位示意圖。
圖5為表示已有技術(shù)的電壓變換電路示意圖。
圖6為表示已有技術(shù)的電壓擺動法的電源電位示意圖。
具體實(shí)施例方式
以下，根據(jù)圖1~圖4所示的實(shí)施形態(tài)，對本發(fā)明的半導(dǎo)體電路裝置進(jìn)行說明。
圖1表示本發(fā)明的半導(dǎo)體電路裝置的系統(tǒng)圖。
1為以和該半導(dǎo)體電路裝置所連接的外部系統(tǒng)相同的電位差動作的低耐壓的NAND電路。2為以和外部系統(tǒng)相同的電位差動作的低耐壓的NOR電路。101為以和外部系統(tǒng)相同的電位動作的輸入信號。102為根據(jù)電位VL擺動的狀態(tài)決定相應(yīng)動作的電路的控制信號。
3為以和外部系統(tǒng)相同的電位差動作的低耐壓的緩沖電路。輸入信號101和控制信號102接NAND電路1和NOR電路2的輸入，NAND電路1的輸出信號103接緩沖電路3的輸入。
4為電壓變換電路，以使和外部系統(tǒng)相同的電位差動作的信號進(jìn)行擺動的電壓為基準(zhǔn)，將NOR電路2的輸出信號104作為輸入信號，變換成在低耐壓電路上動作的信號。
5為選擇電路，對于以和外部系統(tǒng)相同的電位差動作的電路、及以使和外部系統(tǒng)相同的電位差動作的信號進(jìn)行擺動的電壓為基準(zhǔn)變換成在低耐壓電路中動作的信號的電路間的信號進(jìn)行切換。具體為從緩沖電路3的輸出信號105和電壓變換電路4的輸出信號106中選擇一個信號作為信號107輸出。
以下說明圖1的電路動作。
首先，對控制信號102的電平為“H”電平、半導(dǎo)體電路裝置的地電位(內(nèi)部接地)即電位VL和系統(tǒng)接地VSS間的電位差為低電位時的動作進(jìn)行說明。
控制信號102的電平為“H”電平時，NOR電路2的輸出始終固定為“L”電平。這時，電壓變換電路4的輸出固定為電位VL，并輸入至選擇電路5，在NAND電路1的輸出端，輸入信號101反相后輸出，經(jīng)緩沖電路3緩沖，并通過選擇電路5輸出信號107。
然后，對控制信號102的電平為“L”電平、電位VL和系統(tǒng)接地VSS之間的電位差為高電位時的動作進(jìn)行說明。
在控制信號102的電平為“L”電平時，NAND電路1的輸出始終固定為“H”電平，經(jīng)緩沖電路3緩沖，輸入至選擇電路5，在NOR電路2的輸出端，輸入信號101的輸入信號反相后輸出，在電壓變換電路4作電壓變換，變換成將VCC和VL之間作為振幅的信號(VCC-VL)，通過選擇電路5輸出信號107。
電壓變換電路4的構(gòu)成如圖2所示。
和外部控制器相同的電位VDD的直流電源連接PMOS晶體管10、11、12、13、14的源極及反向柵極。這里，晶體管10、11用低耐壓的晶體管，晶體管12、13、14用高耐壓的晶體管。
外部系統(tǒng)接地VSS連接NMOS晶體管18、19的源極及反向柵極。另外，外部系統(tǒng)接地VSS連接NMOS晶體管26、27、28、29的柵極。
半導(dǎo)體電路裝置的接地即電位VL連接NMOS晶體管20、21、22、26、27、28、29的源極及反向柵極。另外，電位VL連接NMOS晶體管22、23、24、25的反向柵極。這里，晶體管18、19、25用低耐壓的晶體管，晶體管20、21、22、23、24、27、28、29用高耐壓的晶體管。
半導(dǎo)體內(nèi)部的低耐壓的電源電位VCC接PMOS晶體管15、16、17的各源極及各反向柵極。作為向電壓變換電路4輸入的信號104接PMOS晶體管10和NMOS晶體管18的柵極。這里，晶體管15、16、17用低耐壓的晶體管，晶體管12、13、14用高耐壓的晶體管。
PMOS晶體管10的漏極與NMOS晶體管18的漏極接PMOS晶體管11、13的柵極和NMOS晶體管19的柵極。
PMOS晶體管11的漏極和NMOS晶體管19的漏極接PMOS晶體管12的柵極。
PMOS晶體管12的漏極和NMOS晶體管20的漏極接NMOS晶體管21的柵極。
PMOS晶體管13的漏極和NMOS晶體管21的漏極接NMOS晶體管20的柵極和NMOS晶體管24的柵極，同時與PMOS晶體管14的柵極和NMOS晶體管22的柵極連接。
PMOS晶體管14的漏極與NMOS晶體管22的漏極及NMOS晶體管23的柵極互相連接。PMOS晶體管15的漏極與NMOS晶體管23的漏極和PMOS晶體管16的柵極互相連接。
PMOS晶體管16的漏極和NMOS晶體管24的漏極和PMOS晶體管15的柵極、PMOS晶體管17的柵極及NMOS晶體管25的柵極連接。
NMOS晶體管22的源極和NMOS晶體管26的源極連接。NMOS晶體管23的源極和NMOS晶體管27的漏極連接。NMOS晶體管24的源極和NMOS晶體管28的漏極連接。NMOS晶體管25的源極和NMOS晶體管29的漏極連接。
PMOS晶體管17的漏極和NMOS晶體管25的漏極連接，得到電壓變換電路4的輸出即信號106。如此連接后，用PMOS晶體管10和NMOS晶體管18構(gòu)成反相器，用PMOS晶體管11和NMOS晶體管19構(gòu)成反相器，用PMOS晶體管14和NMOS晶體管22、26構(gòu)成反相器，用PMOS晶體管17和NMOS晶體管25、29構(gòu)成反相器。
另外，用PMOS晶體管12、13及NMOS晶體管20、21構(gòu)成將以VDD和VSS之間作為振幅的信號(VDD-VSS)變換成以VDD和VL之間作為振幅的信號(VDD-VL)的第一電平移位器。用PMOS晶體管15、16和NMOS晶體管23、24、27、28構(gòu)成將以VDD和VL之間作為振幅的信號(VDD-VL)變換成以VCC和VL之間作為振幅的信號(VCC-VL)的第二電平移位器。
這里說明圖2的電壓變換電路4的動作。
以下，來自外部系統(tǒng)的輸入信號由具有電位VDD及外部系統(tǒng)接地VSS的脈沖信號構(gòu)成，該脈沖信號作為信號104加在電壓變換電路4的輸入端，以此為前提。
首先，對半導(dǎo)體電路裝置的接地即電位VL相對于外部系統(tǒng)接地VS為低電位時(VL＜VSS)的動作進(jìn)行說明。
NMOS晶體管26、27、28、29在VL＞VSS時導(dǎo)通，向各漏極輸出電位VL，與此相反，在VL＜VSS時截止，使貫穿電流不流動。
作為向電壓變換電路4輸入的輸入信號104一變成電位VDD，PMOS晶體管10就截止，NMOS晶體管18就導(dǎo)通，信號110輸出電位VSS。通過這樣，PMOS晶體管13導(dǎo)通。
當(dāng)信號110輸出電位VSS時，PMOS晶體管11就導(dǎo)通，NMOS晶體管19截止，信號111輸出電位VDD。通過這樣，PMOS晶體管12截止。
當(dāng)信號110輸出電位VSS，PMOS晶體管13導(dǎo)通時，信號113輸出電位VDD，PMOS晶體管14截止。另外，通過信號113輸出電位VDD，從而NMOS晶體管20、22導(dǎo)通，信號112、114輸出電位VL。NMOS晶體管21截止。
另外，信號113輸出電位VDD，NMOS晶體管24導(dǎo)通，信號114輸出電位VL，NMOS晶體管23截止，信號115輸出電位VCC，PMOS晶體管16截止，信號116輸出電位VL。
通過信號116輸出電位VL，從而PMOS晶體管17導(dǎo)通，NMOS晶體管25截止，電壓變換電路4輸出的信號106輸出電位VCC。如此，信號104的電位VDD變換成電位VCC，作為信號106輸出。
接著說明信號104為電位VSS時的動作。
當(dāng)作為輸入電壓變換電路4的輸入信號的信號104變成電位VSS時，PMOS晶體管10導(dǎo)通，NMOS晶體管18截止，信號110輸出電位VDD，PMOS晶體管11、13截止，NMOS晶體管19導(dǎo)通，信號111輸出電位VSS，PMOS晶體管12導(dǎo)通。
信號113輸出電位VL，PMOS晶體管14導(dǎo)通，NMOS晶體管20、22、24截止，信號112、114輸出電位VDD。
通過信號114輸出電位VDD，從而NMOS晶體管23導(dǎo)通，信號115輸出電位VL，PMOS晶體管16導(dǎo)通，信號116輸出電位VCC，PMOS晶體管15截止，PMOS晶體管17截止，NMOS晶體管25導(dǎo)通，作為電壓變換電路4輸出的信號106輸出電位VL。如此，信號104的電位VSS變換成電位VL，產(chǎn)生電壓變換電路4輸出的信號106。
以下，對半導(dǎo)體電路裝置的接地即電位VL相對于外部系統(tǒng)接地VSS近似相等時(VL≈VSS)的動作進(jìn)行說明。
由于NMOS晶體管26、27、28、29和作為輸入電壓變換電路4的輸入信號的信號104的電平無關(guān)，因電位VL相對于電位VSS的電位差為低電位，故通常處于截止?fàn)顟B(tài)，所以電壓變換電路4輸出的信號106為高阻抗。例如，如以后將說明的那樣，即使電壓變換電路4的輸出為高阻抗，但由于下一級的選擇電路5的開關(guān)斷開所以沒有問題。
通過如以上所述構(gòu)成電壓變換電路4，能從電位VDD的信號進(jìn)行電壓變換成電位VCC的信號，能從電位VSS的信號進(jìn)行電壓變換成電位VL的信號。
圖1中的選擇電路5的構(gòu)成如圖3所示。
這里，半導(dǎo)體電路裝置內(nèi)部的高耐壓的電源即電位VH接PMOS晶體管30的源極及反向柵極。
半導(dǎo)體電路裝置的接地即電位VL接NMOS晶體管31的源極和反向柵板以及高耐壓的NMOS晶體管32、33的反向柵極。這里，晶體管30、31、32、33用高耐壓的晶體管。
外部系統(tǒng)的接地即系統(tǒng)接地的電位VSS連接NMOS晶體管31的柵極、構(gòu)成反相器的PMOS晶體管30的柵極、和NMOS晶體管31的柵極。
在PMOS晶體管30的漏極和NMOS晶體管31的漏極的連接點(diǎn)處，所述系統(tǒng)接地VSS的反相信號NVSS連接NMOS晶體管32的柵極。
該選擇電路5的兩個輸入信號之一的緩沖電路3輸出的信號105接NMOS晶體管32的源極。另一個輸入信號即信號106接NMOS晶體管33的源極。該選擇電路5輸出的信號107從高耐壓的NMOS晶體管32的漏極與高耐壓的NMOS晶體管33的漏極互相連接點(diǎn)處取出。
以下，說明圖3的電路動作。
首先，對外部系統(tǒng)接地即電位VSS與半導(dǎo)體電路裝置的接地即電位VL相等的情況(VSS＝VL)進(jìn)行說明。
(VSS＝VL)時，電位VSS和半導(dǎo)體電路裝置內(nèi)部的高耐壓的電位VH間存在高電壓的電位差，通過PMOS晶體管30導(dǎo)通，NMOS晶體管31、33截止，從而NMOS晶體管32的柵極輸出電位VH，NMOS晶體管32導(dǎo)通。
通過NMOS晶體管32導(dǎo)通，同時NMOS晶體管33截止，從而電壓變換電路4輸出的信號106在NMOS晶體管33處切斷，緩沖電路3輸出的信號105作為信號107輸出。
這時的信號107是信號105的“H”電平為電位VDD、“L”電平為電位VSS(但這種情況下，VSS＝VL)的低電壓信號。
然后，對外部系統(tǒng)接地即電位VSS和半導(dǎo)體電路裝置的接地即電位VL間的電位差為高電位的情況(VSS＞＞VL)進(jìn)行說明.
這時，外部系統(tǒng)接地即電位VSS和半導(dǎo)體電路裝置內(nèi)部的高耐壓電源VH間的電壓差為低電壓的電位差，通過PMOS晶體管30截止，NMOS晶體管31、33導(dǎo)通，從而NMOS晶體管32的柵極輸出電位VL，NMOS晶體管32截止。
通過NMOS晶體管32截止，同時NMOS晶體管33導(dǎo)通，從而緩沖電路3輸出的信號105在NMOS晶體管處切斷，電壓變換電路4輸出的信號106作為信號107輸出。
這時的信號107是信號106的“H”電平為電位VCC、“L”電平為電位VL的低電壓信號。
這樣，只要用選擇電路，就可不再另設(shè)控制信號，而能與和外部系統(tǒng)接地對應(yīng)變化的半導(dǎo)體電路裝置的接地電位VL相應(yīng)來選擇信號，另外能只用NMOS晶體管32、33構(gòu)成選擇電路5的開關(guān)結(jié)構(gòu)，故能實(shí)現(xiàn)小型化及降低功耗。
另外，用PMOS晶體管30和NMOS晶體管31構(gòu)成的反相電路，可不必在選擇電路5之內(nèi)，而在外部形成信號，能用一個反相器控制所有的選擇電路，這對于半導(dǎo)體裝置的小型化非常有效。
還有，圖4表示輸入至圖1、2、3所示的電路裝置的輸入信號電位電平的例子。
電位VH為“H”電平的期間，有VH＞VCC、VDD＞VSS、VL的關(guān)系。
而電位VH為“L”電平的期間，有VDD＞VH、VSS＞VCC＞VL的關(guān)系。上述不等式也可以不一定滿足，最好能這樣，具體的電位關(guān)系設(shè)定如下。
電位VH為“H”電平期間VH＞(VCC＝VDD)＞(VSS＝VL)電位VH為“L”電平期間VDD＞(VH＝VSS)＞VCC＞VL更具體為，電位VH在“H”電平期間的各電位為電位VDD＝3.0伏、電位VSS＝0.0伏、電位VH＝+40伏、電位VL＝0.0伏、電位VCC＝3.0伏，電位VH在“L”電平期間的各電位為電位VDD＝3.0伏、電位VSS＝0.0伏、電位VH＝0.0伏、電位VL＝-40.0伏、電位VCC＝-37.0伏。
但并不一定限于本實(shí)施例的數(shù)值，作為電位VH輸入的電壓不必和內(nèi)部電路的擺動高電位VH相同。但是，通常由于電壓公用的電路規(guī)模小，故上述實(shí)施形態(tài)中將電位VH公用。在實(shí)際上，例如在電位VH為“H”電平期間的擺動高電源的電位VH，只要是相對于(VH≈VSS＝0.0伏)能足夠使NMOS晶體管32導(dǎo)通的電位便可。而電位VH為“L”電平期間的擺動高電源VH的電位，若對于系統(tǒng)接地VSS，PMOS晶體管30截止，則也可以是有稍微一些電位差，但近似相同，即當(dāng)然只要是實(shí)質(zhì)上相同即可。
這樣，在電位VH為“H”電位時的電位VH和電位VL的電位差與電位VH為“L”電平時的電位VH和電平VL的電位差相同，并且，電位VH為“L”電平時的電位VDD和電位VSS的電位差(VDD-VSS)與電位VCC和電位VL的電位差(VCC-VL)相同。這樣，雖電位VH或電位VL本身的電位在變化，但電位VH和電位VL的電位差保持一定。
這里，上述實(shí)施例中，是以電位VDD和電位VSS的電位差及電位VCC和電位VL的電位差是3伏的情況為例進(jìn)行了說明，但只要是電位差小于5.5伏的系統(tǒng)，則也能取得同樣的效果。另外，在電位差比3.0伏還要低的低電壓的場合，本發(fā)明的半導(dǎo)體電路裝置也能動作。即在外部系統(tǒng)的高電位VDD和外部系統(tǒng)接地VSS為小于3伏的低電位差時，只要隨著擺動低電源VL，輸入內(nèi)部電路的低耐壓電源VCC，使得與外部系統(tǒng)的高電位VDD和外部系統(tǒng)接地VSS具有相同的電位差即可。這樣就能根據(jù)擺動低電源即內(nèi)部接地VL和外部系統(tǒng)的接地即系統(tǒng)接地的電位差進(jìn)行控制，使得在選擇電路5的輸出端始終輸出有一定電位差的信號107。
還有，上述實(shí)施形態(tài)的NAND電路1也可以為NOR電路，NOR電路2也可以為NAND電路，只要由輸入的控制信號的極性(正邏輯/負(fù)邏輯)來決定即可。
另外，NAND電路1也可以為OR電路，NOR電路2也可以為AND電路，這時為了符合邏輯要求，只要在前級或后級插入反相器即可。
另外，該各實(shí)施形態(tài)的半導(dǎo)體電路裝置能使用于驅(qū)動多個信號電極的信號電極驅(qū)動裝置和驅(qū)動多個掃描電極的掃描電極驅(qū)動裝置的電極配置成矩陣狀的進(jìn)行交流驅(qū)動的顯示裝置的信號電極驅(qū)動裝置及掃描電極驅(qū)勸裝置。尤其是進(jìn)行交流驅(qū)動的被動型液晶顯示屏裝置的來自掃描電極驅(qū)動裝置的輸出電壓，在交流驅(qū)動時，相對于系統(tǒng)接地VSS交替輸出電位VH(上述實(shí)施形態(tài)中為+40伏)和電位VL(上述實(shí)施形態(tài)中為-40伏)，通過使用該半導(dǎo)體電路裝置，能使掃描電極驅(qū)動裝置的使用耐壓電壓減小一半。再因能將控制信號以低電壓輸入的信號直接輸入半導(dǎo)體進(jìn)行驅(qū)動，所以就不需要控制信號輸入的信號用的電壓變換電路，能將芯片做得更小。
根據(jù)本發(fā)明的半導(dǎo)體電路裝置，即使在輸入信號的高電平和低電平都是低電位時，能在外部不設(shè)追加的電平移位電路，直接輸入采用擺動電源法驅(qū)動的半導(dǎo)體裝置。另外，因能用低電壓源驅(qū)動外部系統(tǒng)的電源所以能力求降低功耗。
另外，常對用低電壓驅(qū)動的電路和進(jìn)行電壓變換而使用的電路分別根據(jù)各個電壓的電平進(jìn)行驅(qū)動，從而能降低使用的工藝過程的耐壓，對于縮小芯片面積也有效果。
權(quán)利要求
1.一種半導(dǎo)體電路裝置，將相對于系統(tǒng)接地在高電位側(cè)具有規(guī)定電位差的直流電壓源和相對于所述系統(tǒng)接地而電位隨時間變化的電源進(jìn)行輸入、并驅(qū)動輸出元件，其特征在于，包括將以所述系統(tǒng)接地和所述直流電壓源之間作為振幅的輸入信號、變換成將控制成使電位相對于所述系統(tǒng)接地而隨時間變化的內(nèi)部接地、和控制成與所述內(nèi)部接地的變化相對應(yīng)變化并在所述內(nèi)部接地為一定電位時在所述高電位側(cè)具有所述規(guī)定電位差的內(nèi)部電源之間作為振幅的變換信號、然后輸出的電壓變換電路；以及根據(jù)所述內(nèi)部接地電位選擇所述輸入信號和所述變換信號后進(jìn)行輸出的選擇電路。
2.如權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，所述內(nèi)部接地控制成交替地變成實(shí)質(zhì)上和所述系統(tǒng)接地相同的第一電位、及在比所述第一電位低的低電位側(cè)具有能驅(qū)動所述輸出元件的電位差的第二電位。
3.如權(quán)利要求2所述的半導(dǎo)體電路裝置，其特征在于，所述第一電位為0伏，所述第二電位為-40伏，所述規(guī)定的電位差為小于5.5伏。
4.如權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，所述選擇電路在所述內(nèi)部接地和所述系統(tǒng)接地實(shí)質(zhì)上相同時，選擇所述輸入信號作為輸出信號，所述內(nèi)部接地為在比所述系統(tǒng)接地低的低電位側(cè)具有能驅(qū)動所述輸出元件的電位差的電位時，選擇所述變換信號作為輸出信號。
5.如權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，還包括邏輯電路，該電路是為了生成輸入所述選擇電路的第一輸入信號、及輸入所述電壓變換電路的第二輸入信號而配置的，根據(jù)控制信號的輸入使所述第一輸入信號或所述第二輸入信號中的任一個輸出信號固定在所述系統(tǒng)接地或所述直流電壓源的電位而輸出。
6.如權(quán)利要求5所述的半導(dǎo)體電路裝置，其特征在于，所述控制信號這樣進(jìn)行控制，使得與所述內(nèi)部接地的電位對應(yīng)，在所述內(nèi)部接地和所述系統(tǒng)接地實(shí)質(zhì)上相同時，將所述第二輸入信號固定在所述系統(tǒng)接地或所述直流電壓源的電位，在所述內(nèi)部接地為在比所述系統(tǒng)接地低的低電位側(cè)具有能驅(qū)動所述輸出元件的電位差的電位時，將所述第一輸入信號固定在所述系統(tǒng)接地或所述直流電壓源的電位。
7.如權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，所述電壓變換電路包括將以所述系統(tǒng)接地和所述直流電壓源之間作為振幅的輸入信號變換成以所述內(nèi)部接地和所述直流電壓源之間作為振幅的信號的第一電平移位器、及將以所述內(nèi)部接地和所述直流電壓源之間作為振幅的所述信號變換成以所述內(nèi)部接地和所述內(nèi)部電源之間作為振幅的信號的第二電平移位器，所述第二電平移位器具有設(shè)在構(gòu)成所述第二電平移位器的NMOS晶體管的源極和所述內(nèi)部接地之間、柵極連接所述系統(tǒng)接地的防止貫穿電流用的NMOS晶體管。
8.如權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，所述選擇電路包括柵極接所述系統(tǒng)接地的反相信號而源極接所述輸入信號的第一NMOS晶體管、及柵極接所述系統(tǒng)接地而源極接所述變換信號的第二NMOS晶體管，從所述第一NMOS晶體管的漏極和所述第二NMOS晶體管的漏極互相連接的結(jié)點(diǎn)取出輸出信號。
9.如權(quán)利要求8所述的半導(dǎo)體電路裝置，其特征在于，作為設(shè)在高電位電源和所述內(nèi)部接地之間、輸入為所述系統(tǒng)接地的反相器的輸出供給所述反相信號。
10.如權(quán)利要求9所述的半導(dǎo)體電路裝置，其特征在于，與所述內(nèi)部接地的變化相對應(yīng)變化的所述高電位電源這樣構(gòu)成，在所述內(nèi)部接地為在比所述系統(tǒng)接地低的低電位側(cè)成為能驅(qū)動所述輸出元件的第二電位時，進(jìn)行控制使其成為和所述系統(tǒng)地實(shí)質(zhì)上相同的所述第一電位，在所述內(nèi)部接地為和所述系統(tǒng)接地實(shí)質(zhì)上相同的第一電位時，進(jìn)行控制使其成為相對于所述系統(tǒng)接地所述第一NMOS晶體管能將所述輸入信號從源極向漏極輸出的第三電位。
11.如權(quán)利要求10所述的半導(dǎo)體電路裝置，其特征在于，所述第一電位為0伏，所述第二電位為-40伏，所述第三電位為+40伏，所述規(guī)定電位差為小于5.5伏。
全文摘要
在將高電位側(cè)相對于系統(tǒng)接地(VSS)具有規(guī)定電位差的直流電壓源(VDD)和電位相對于所述系統(tǒng)接地(VSS)而隨時間變化的電源(VH)輸入、并驅(qū)動輸出元件的半導(dǎo)體電路裝置中，包括將以系統(tǒng)接地(VSS)和所述直流電壓源(VDD)之間作為振幅的輸入信號(105)、變換成將控制成使電位相對于所述系統(tǒng)接地而隨時間變化的內(nèi)部接地(VL)和控制成與內(nèi)部接地(VL)的變化相對應(yīng)變化并在所述內(nèi)部接地為一定電位時在高電位側(cè)具有所述規(guī)定電位差的內(nèi)部電源之間作為振幅的變換信號(106)、然后輸出的電壓變換電路(4)，根據(jù)所述內(nèi)部接地(VL)的電位，選擇所述輸入信號(105)和所述變換信號(106)后，選擇電路(5)切換輸出。
文檔編號H03L5/00GK1542724SQ20041004560
公開日2004年11月3日 申請日期2004年5月8日 優(yōu)先權(quán)日2003年5月2日
發(fā)明者市原隆 申請人:松下電器產(chǎn)業(yè)株式會社