專利名稱：可編程輸入范圍sar adc的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及模擬輸入信號(hào)的縮放，并特別涉及在獲取和轉(zhuǎn)換之前，把雙極性和單極性輸入信號(hào)都縮放到ADC的動(dòng)態(tài)范圍，并且，尤其涉及通過高壓傳輸門把模擬輸入信號(hào)采樣到采樣電容器被選擇的組合上，以便對(duì)SAR ADC的輸入范圍編程。
背景技術(shù)：
在獲取和轉(zhuǎn)換能夠發(fā)生之前，多輸入、寬動(dòng)態(tài)范圍雙極性和單極性逐次逼近模數(shù)轉(zhuǎn)換器(ADC)傳統(tǒng)上在模擬輸入處使用電阻器分壓器網(wǎng)絡(luò)把輸入信號(hào)縮放到轉(zhuǎn)換器的動(dòng)態(tài)范圍。這種在由ADC轉(zhuǎn)換之前衰減輸入信號(hào)的方法在過去已經(jīng)被非常成功地使用了。但是，它具有很多突出的缺點(diǎn)。
首先，在傳統(tǒng)的電阻器分壓器方法中，模擬輸入源總是看到對(duì)地或?qū)δ硞€(gè)參考電壓的阻性負(fù)載。源必須能夠驅(qū)動(dòng)這個(gè)負(fù)載。其次，電阻器分壓器網(wǎng)絡(luò)既從內(nèi)部參考消耗功率，也從模擬輸入源消耗功率。第三個(gè)問題是這種現(xiàn)有技術(shù)不給用戶提供對(duì)被允許的模擬輸入范圍編程的簡(jiǎn)單方法。第四個(gè)缺點(diǎn)是輸入電阻器的尺寸將限制轉(zhuǎn)換器的全功率帶寬的事實(shí)。
可以使得形成電阻器分壓器的電阻器網(wǎng)絡(luò)節(jié)點(diǎn)通過集成電路(IC)上的引腳可被用戶訪問。然后，用戶通過硬件連接配置電阻器分壓器網(wǎng)絡(luò)，以適應(yīng)所需的模擬輸入范圍。但是，如果用戶希望改變范圍，則硬件必須被重新連線。
因此，出現(xiàn)了對(duì)如下模擬輸入電壓縮放技術(shù)的需求它能很容易地適用于集成電路應(yīng)用，但是不要求輸入信號(hào)驅(qū)動(dòng)對(duì)地的阻性負(fù)載，使得功耗最小，并且在被允許的模擬輸入電壓范圍需要更改的情況下，可以很容易地編程。

發(fā)明內(nèi)容
本發(fā)明的可編程輸入電壓范圍系統(tǒng)和方法滿足了這些以及其他需求，其中，分裂柵氧化物工藝允許在和標(biāo)準(zhǔn)亞微米5伏CMOS器件相同的襯底上使用高壓(±15伏)開關(guān)。利用這種工藝，模擬輸入電壓可以被直接采樣到采樣電容器上，而不需要前面的衰減電路。通過僅僅采樣到給定比例的采樣電容器上，模擬輸入可以被縮放或衰減，以適應(yīng)SAR(逐次逼近寄存器)ADC自身的動(dòng)態(tài)范圍。
在本發(fā)明的系統(tǒng)中，采樣電容器可以是在SAR ADC自身中使用的實(shí)際的電容重分配數(shù)模轉(zhuǎn)換器(CapDAC)，或者是單獨(dú)的電容器陣列。通過選擇采樣在CapDAC或單獨(dú)的采樣陣列的哪一位上，人們能夠?qū)斎敕秶幊?。一旦模擬輸入信號(hào)已經(jīng)被衰減以便和SAR轉(zhuǎn)換器被允許的動(dòng)態(tài)范圍匹配，則可以使用傳統(tǒng)的SAR把輸入信號(hào)轉(zhuǎn)換為數(shù)字的字。
以這種方式，克服了很多傳統(tǒng)方法的問題。模擬源看到容性的對(duì)地負(fù)載而非阻性對(duì)地負(fù)載，因此，不需要來自該源的DC功率。第二，不消耗額外的功率來偏置電阻器分壓器網(wǎng)絡(luò)。最后，通過選擇采樣在CapDAC或單獨(dú)的采樣陣列的哪一位上，人們能夠通過軟件對(duì)模擬輸入范圍編程。
根據(jù)本發(fā)明的一個(gè)方案，可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器包含具有特征動(dòng)態(tài)范圍的逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)，和輸入電壓縮放網(wǎng)絡(luò)，其中，輸入電壓被采樣到一個(gè)或更多個(gè)被選擇的電容器上，以便把輸入電壓縮放得基本上與SAR ADC的特征動(dòng)態(tài)范圍匹配。在本發(fā)明的一種形式中，輸入電壓縮放網(wǎng)絡(luò)是形成了SAR ADC的一部分的電容重分配數(shù)模轉(zhuǎn)換器。
高壓采樣開關(guān)網(wǎng)絡(luò)可以被插在輸入電壓和輸入電壓縮放網(wǎng)絡(luò)之間，以便范圍解碼器邏輯選擇輸入電壓縮放網(wǎng)絡(luò)的一個(gè)或更多個(gè)元件，輸入電壓被采樣在這一個(gè)或更多個(gè)元件上。輸入電壓范圍可以是雙極性的。
在本發(fā)明的另一種形式中，低壓到高壓電平移動(dòng)器網(wǎng)絡(luò)把控制信號(hào)耦合到高壓采樣開關(guān)。范圍解碼器邏輯最好對(duì)被寫入相關(guān)聯(lián)的范圍寄存器的范圍選擇控制字有響應(yīng)。范圍寄存器通過數(shù)字通訊接口可編程。數(shù)字通訊接口最好是串行、雙向通訊接口，以便既容許由用戶對(duì)范圍寄存器編程，也容許讀回范圍寄存器內(nèi)容用于驗(yàn)證，以及用于對(duì)SAR ADC自身的其他功能編程。
依據(jù)本發(fā)明的另一個(gè)方案，一種SAR ADC包含電容重分配數(shù)模轉(zhuǎn)換器(CapDAC)，該數(shù)模轉(zhuǎn)換器具有耦合到比較器的輸出；SAR邏輯，該邏輯控制對(duì)SAR ADC輸入信號(hào)的重復(fù)采樣，并監(jiān)視比較器的輸出；輸入電壓縮放網(wǎng)絡(luò)，其中，輸入電壓被采樣到一個(gè)或更多個(gè)被選擇的采樣電容器上，以便把輸入電壓縮放得基本上與SAR ADC的特征動(dòng)態(tài)范圍匹配；高壓采樣開關(guān)網(wǎng)絡(luò)，它被插在輸入電壓和輸入電壓縮放網(wǎng)絡(luò)之間，以使輸入電壓被選擇性地采樣到一個(gè)或更多個(gè)采樣電容器上；范圍解碼器邏輯，它控制高壓采樣開關(guān)網(wǎng)絡(luò)選擇一個(gè)或更多個(gè)采樣電容器；和范圍寄存器，范圍選擇控制字被寫入該范圍寄存器，范圍寄存器邏輯對(duì)范圍選擇控制字有響應(yīng)。
CapADC至少可以形成輸入電壓縮放網(wǎng)絡(luò)的一部分，并且，輸入電壓可以被采樣到CapDAC的一個(gè)或更多個(gè)被選擇的電容器上，以便把輸入電壓縮放得基本上與SAR ADC的特征動(dòng)態(tài)范圍匹配?；蛘?，輸入電壓縮放網(wǎng)絡(luò)可以包含獨(dú)立于CapDAC陣列的采樣電容器網(wǎng)絡(luò)。
根據(jù)下面的說明和附圖，本發(fā)明進(jìn)一步的目的、特征和優(yōu)點(diǎn)將變得清晰。


圖1示出了用來在轉(zhuǎn)換之前衰減模擬輸入信號(hào)的現(xiàn)有技術(shù)電阻器分壓器電路；圖2示出了雙極性模擬輸入信號(hào)被依據(jù)本發(fā)明的原理采樣到CapDAC陣列上；圖3是適于在本發(fā)明中使用的開關(guān)晶體管布置的簡(jiǎn)化圖；圖4是包含本發(fā)明的原理的完整SAR ADC的框圖；圖5示出了適于和本發(fā)明一起使用的范圍解碼器邏輯；圖6示出了依據(jù)本發(fā)明的另一個(gè)實(shí)施例的采樣陣列，該采樣陣列與轉(zhuǎn)換陣列分離。
具體實(shí)施例這里描述了與現(xiàn)有技術(shù)相比，提供了突出優(yōu)點(diǎn)的可編程輸入范圍SAR ADC。圖1示出了用來在轉(zhuǎn)換之前衰減寬范圍雙極性和單極性輸入信號(hào)的傳統(tǒng)方法。參考電壓Vref被施加到緩沖器102的輸入，在這個(gè)例子中，參考電壓Vref是+2.5V。被緩沖的參考電壓被施加到由電阻器R1、R2和R3形成的電阻器分壓器的頂部。
模擬輸入信號(hào)Ain被施加到分壓器輸入103，這個(gè)示范性電路中，模擬輸入信號(hào)Ain在-10伏和+10伏之間的范圍內(nèi)變動(dòng)。參考電壓Vref起到分壓器的偏置電壓的作用，結(jié)果是分壓器網(wǎng)絡(luò)縮放并移動(dòng)輸入信號(hào)電平。當(dāng)模擬輸入電壓Ain從-10伏變化到+10伏時(shí)，它在公共節(jié)點(diǎn)104產(chǎn)生了從0伏到+2.5伏的變化。通常就是這個(gè)輸出節(jié)點(diǎn)104及其被縮放的輸出電壓被耦合到SARADC的采樣和保持輸入。應(yīng)當(dāng)注意，在這個(gè)現(xiàn)有技術(shù)網(wǎng)絡(luò)中的模擬輸入信號(hào)Ain對(duì)地必須驅(qū)動(dòng)40K(千歐)。
圖2示出了雙極性(±10伏)模擬輸入信號(hào)被依據(jù)本發(fā)明的原理采樣到8位CapDAC陣列上。對(duì)模擬輸入信號(hào)的開關(guān)是能夠直接采樣雙極性輸入信號(hào)的±15伏開關(guān)。開關(guān)在下面被更詳細(xì)地描述。
應(yīng)當(dāng)注意，針對(duì)圖2，比較器和ADC所有的SAR邏輯可以使用5伏亞微米CMOS技術(shù)來實(shí)現(xiàn)。只有模擬輸入開關(guān)需要使用±15伏CMOS器件來制作，±15伏CMOS器件使用更厚的柵氧化物來應(yīng)對(duì)所需要的更高柵電壓。
對(duì)于±10伏輸入范圍，在采樣期間的電荷方程如下Qncp＝Ctot*{-Ain*(32C/256C)+Vcom}＝Ctot*Vncp (1)其中，Ctot＝256C。
即，被采樣的模擬輸入電壓將是
Vncp＝-Ain/8+Vcom(2)如果Vcom等于1.25伏，則對(duì)于±10伏范圍內(nèi)的任何模擬輸入電壓，被采樣的模擬輸入在0伏到2.5伏之間。如果參考電壓是2.5伏，則模擬輸入被保持在轉(zhuǎn)換器的動(dòng)態(tài)范圍內(nèi)，并且可以使用通常的SAR技術(shù)轉(zhuǎn)換雙極性輸入信號(hào)。
為了對(duì)輸入范圍編程，人們可以簡(jiǎn)單地選擇采樣到CapDAC陣列的哪一位上。在下面的表1中針對(duì)8位的例子對(duì)其說明

在這個(gè)例子中，為了選擇范圍只需要三位極性位(指示輸入信號(hào)是雙極性的還是單極性的)和兩個(gè)范圍位。下面的表2示出了針對(duì)很多輸入范圍的選擇位值。

應(yīng)當(dāng)注意，對(duì)于雙極性信號(hào)，MSB(極性位)在采樣期間被保持在參考電壓。其原因稍后在說明中將變得清晰。
如上所述，圖2示出了電容重分配DAC或CapDAC，CapDAC由二進(jìn)制加權(quán)的電容器C7到C0和被置于最靠近比較器204的“偽”電容器(或終端電容器)CD構(gòu)成。CD的值基本上等于LSB電容器C0的電容。在圖2的電路中，終端電容器不采樣模擬輸入，而是被保持接地，以幫助最小化偏移。圖2的8位電容器陣列被示出處于采樣模式。陣列的總電容是256C，其中，C是所示實(shí)施的單位電容。
在這個(gè)示范性實(shí)施例中，MSB B7在采樣期間通過開關(guān)S7被連接到Vref 202，S7是下面將被進(jìn)一步討論的模擬開關(guān)陣列207的一部分。第三高位B5通過開關(guān)S5被連接到模擬輸入電壓201。當(dāng)采樣周期完成時(shí)，通過把S5切換到地208，從模擬輸入積累的電荷被轉(zhuǎn)移到電容器陣列的上極板。共模開關(guān)206被首先打開，以保存跨過采樣電容器的總電荷。
這樣，在這個(gè)例子中，模擬輸入信號(hào)被衰減8倍。因此，假設(shè)輸入信號(hào)在+10伏和-10伏之間變化，比較器204實(shí)際上看到±1.25伏。如果共模電壓Vcom 203是1.25伏，則輸入信號(hào)被保持比較器204的共模范圍內(nèi)。則已知的逐次逼近技術(shù)可以被用來數(shù)字化輸入信號(hào)。
對(duì)MSB位試探的檢驗(yàn)是有益的。像前面所指出的那樣，MSB在采樣期間被連接到Vref(2.5伏)。采樣之后，MSB保持在Vref，直到做出對(duì)MSB做何處置的決定為止。僅僅作為一個(gè)例子，如果模擬輸入信號(hào)恰好是正的(例如+10伏)，則在比較器的非反相輸入(NCP節(jié)點(diǎn)205)處的電壓將由上面的方程(2)給定，是-Ain/8+Vom。在共模電壓Vcom是+1.25伏的情況下，則Vncp＝0伏。比較器204的輸出將是邏輯低電平。
人們將期望NCP節(jié)點(diǎn)電壓向共模電壓收斂。為了實(shí)現(xiàn)它，保持MSB連接到Vref，因?yàn)榘堰@個(gè)點(diǎn)切換到地將把負(fù)電荷轉(zhuǎn)移到電容器陣列的上極板，并導(dǎo)致NCP電壓偏離共模電壓。SAR邏輯可以被構(gòu)建得在這些情形下將數(shù)據(jù)輸出的第一位設(shè)置為邏輯“1”，因?yàn)樵撨壿媽⒅垒斎胧请p極性。
通過使用開關(guān)S6把B6從地切換到Vref，開始第二MSB B6位試探。這把加權(quán)Vref/4的正電荷轉(zhuǎn)移到電容器陣列的上極板。NCP電壓205得方程現(xiàn)在變成VnCp＝-Ain/8+Veom+Vref/4 (3)
因?yàn)樵谶@個(gè)例子中，被采樣的模擬輸入信號(hào)是+10V，共模電壓是+1.25伏，而參考電壓Vref是+2.5伏，所以在NCP節(jié)點(diǎn)205處的電壓是0.625伏。比較器的輸出仍舊是邏輯低，但是NCP電壓正在開始收斂在共模電壓。因此，第二MSB B6被保持連接到Vref，并且SAR邏輯將其認(rèn)為是邏輯“1”，并把數(shù)據(jù)輸出的第二位設(shè)置為“1”。剩余位試探以同樣的方式發(fā)生，直到所有8位都已經(jīng)被測(cè)試，并且NCP節(jié)點(diǎn)205處于共模電壓得1LSB之內(nèi)。
在模擬輸入電壓是負(fù)的的情況下，將發(fā)生相反的事件。如果-10伏的輸入電壓被作為模擬輸入信號(hào)施加，則上面的方程(2)指示NCP節(jié)點(diǎn)電壓將是2.5伏。比較器輸出將是邏輯高，并且SAR邏輯將這么認(rèn)為，把MSB從Vref切換到地，并且把數(shù)據(jù)輸出的第一位設(shè)置為邏輯“0”。對(duì)于第二MSB位試探，B6將被切換到Vref，NCP節(jié)點(diǎn)將穩(wěn)定到+1.875伏，并且比較器輸出仍將是高。SAR邏輯將通過把這一位切換到地來丟棄它。這樣，SAR過程將繼續(xù)，直到NCP節(jié)點(diǎn)收斂在共模電壓。下面給出了在位試探期間NCP電壓的方程Vncp＝-Ain/8+Vcom+[-B7*(Vref/2)+B6*(Vref/4)+…+B0*(Vref/256]Vref/2項(xiàng)(MSB)具有負(fù)號(hào)，并且還被位7的反相乘。這是因?yàn)閮H當(dāng)B7是邏輯“0”(即如果實(shí)際的模擬輸入電壓極性是負(fù)的)時(shí)，才包括Vref/2項(xiàng)。因此，MSB表現(xiàn)得像是符號(hào)位。
圖3是適于在本發(fā)明中使用的開關(guān)布置的簡(jiǎn)化圖。為了容許從-10伏到+10伏范圍內(nèi)的模擬輸入信號(hào)，由一對(duì)并聯(lián)的高壓PMOS 301和NMOS 302晶體管形成了傳輸門。所示器件最好將承受住任意兩個(gè)端子之間30伏的差，并且在處理±10伏的范圍內(nèi)的輸入信號(hào)時(shí)，將提供充足的安全裕度。高壓器件301、302取出模擬輸入信號(hào)，并將其直接切換到采樣電容器303。當(dāng)然，對(duì)于高壓晶體管301、302的柵極，需要高壓控制信號(hào)，但是這些控制信號(hào)可以通過從5伏CMOS電平簡(jiǎn)單的電平移動(dòng)被提供。
圖4是包含根據(jù)本發(fā)明的可編程輸入范圍特征的完整SARADC系統(tǒng)的框圖，并一般性地被用數(shù)字400表示。模擬輸入信號(hào)401被通過高壓開關(guān)陣列402施加到CapDAC陣列403的一個(gè)或更多個(gè)電容器上。SAR邏輯406控制輸入信號(hào)被采樣到CapDAC的哪一個(gè)電容器上，SAR邏輯406還以已知的方式控制信號(hào)獲取和轉(zhuǎn)換。
SAR邏輯406基于范圍解碼器邏輯407來完成它，范圍解碼器邏輯407從范圍寄存器409接收范圍編程輸入。范圍解碼器邏輯407在后面被更詳細(xì)地描述。目前來說，注意到通過在常規(guī)串行端口410上寫寄存器，可以更改范圍寄存器409的內(nèi)容就足夠了。允許用戶訪問范圍寄存器409提供了對(duì)SAR ADC 400的范圍的軟件編程能力。
圖5提供了范圍解碼器邏輯的詳細(xì)視圖。當(dāng)然，很多邏輯實(shí)施將滿足這個(gè)應(yīng)用。圖5的實(shí)施僅僅是一種為SAR ADC產(chǎn)生合適的范圍集合的令人滿意的方法。存在三個(gè)控制SAR ADC的范圍的輸入信號(hào)。它們是極性位501、范圍1位502和范圍0位503。這些信號(hào)中的每一個(gè)均被施加到反相器504，以使信號(hào)及其邏輯補(bǔ)碼對(duì)于解碼器部分來說都可用。
解碼器自身是NOR門陣列，輸入信號(hào)及其補(bǔ)碼的唯一組合被施加到該NOR門陣列。例如，在模擬輸入信號(hào)是雙極性的，具有在-10伏到+10伏之間的預(yù)期電壓擺幅的情況下，極性位501的補(bǔ)碼與范圍1和范圍0位一起被施加到NOR門505。如圖所示，在這種情況下，為了適當(dāng)?shù)目s放，輸入信號(hào)被采樣到CapDAC陣列的第三MSB上。控制位的唯一組合被映射到不同NOR門的輸入，以便通過軟件編程，可以為SAR ADC選擇6個(gè)不同的輸入范圍。
圖6示出了本發(fā)明的另一個(gè)實(shí)施例，其中，模擬輸入信號(hào)被采樣到單獨(dú)的采樣陣列601上，而不是選擇直接采樣到CapDAC轉(zhuǎn)換陣列602的被選擇的電容器上。在這個(gè)實(shí)施中，為了對(duì)SARADC的范圍編程，選擇邏輯選擇采樣陣列601的一個(gè)或更多個(gè)元件。這種結(jié)構(gòu)的主要優(yōu)點(diǎn)是所需的高壓開關(guān)的數(shù)量被顯著地降低了。如人們所預(yù)期的那樣，如果使用單獨(dú)的采樣陣列，則在芯片面積方面也有相應(yīng)的節(jié)約。
這里已經(jīng)描述了一種與現(xiàn)有技術(shù)相比，提供突出的優(yōu)點(diǎn)的可編程輸入范圍SAR ADC。對(duì)于本領(lǐng)域熟練技術(shù)人員來說很清楚，不偏離本發(fā)明的精神和范圍，可以做出修改。因此，除了在考慮到所附權(quán)利要求有必要時(shí)，不對(duì)本發(fā)明做出限制。
權(quán)利要求
1.一種可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，包含逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)，它具有特征動(dòng)態(tài)范圍；和輸入電壓縮放網(wǎng)絡(luò)，其中，輸入電壓被采樣到一個(gè)或更多個(gè)被選擇的采樣電容器上，以便把輸入電壓縮放得基本上與SAR ADC的特征動(dòng)態(tài)范圍匹配。
2.如權(quán)利要求1所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，其中，輸入電壓縮放網(wǎng)絡(luò)是形成SAR ADC的一部分的電容重分配數(shù)模轉(zhuǎn)換器。
3.如權(quán)利要求1所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，還包含被插在輸入電壓和輸入電壓縮放網(wǎng)絡(luò)之間的高壓采樣開關(guān)網(wǎng)絡(luò)。
4.如權(quán)利要求3所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，還包含范圍解碼器邏輯，范圍解碼器邏輯選擇輸入電壓縮放網(wǎng)絡(luò)的一個(gè)或更多個(gè)元件，輸入電壓被采樣所述一個(gè)或更多個(gè)元件上。
5.如權(quán)利要求4所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，其中，輸入電壓范圍是雙極性的。
6.如權(quán)利要求5所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，其中，低壓到高壓電平移動(dòng)器網(wǎng)絡(luò)把控制信號(hào)耦合到高壓采樣開關(guān)。
7.如權(quán)利要求4所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，其中，范圍解碼器邏輯對(duì)被寫入相關(guān)聯(lián)的范圍寄存器的范圍選擇控制字有響應(yīng)。
8.如權(quán)利要求7所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，其中，范圍寄存器通過數(shù)字通訊接口可編程。
9.如權(quán)利要求8所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，其中，數(shù)字通訊接口是串行通訊接口。
10.如權(quán)利要求9所述的可編程輸入電壓范圍模數(shù)轉(zhuǎn)換器，其中，串行通訊接口是雙向的。
11.一種SAR ADC，包含電容重分配數(shù)模轉(zhuǎn)換器(CapDAC)，它具有耦合到比較器的輸出；SAR邏輯，它控制對(duì)SAR ADC輸入信號(hào)的重復(fù)采樣，并監(jiān)視比較器的輸出；和輸入電壓縮放網(wǎng)絡(luò)，其中，輸入電壓被采樣到一個(gè)或更多個(gè)被選擇的采樣電容器上，以便把輸入電壓縮放得基本上與SAR ADC的特征動(dòng)態(tài)范圍匹配。
12.如權(quán)利要求11所述的SAR ADC，其中，電容重分配DAC至少形成了輸入電壓縮放網(wǎng)絡(luò)的一部分。
13.如權(quán)利要求12所述的SAR ADC，還包含被插在輸入電壓和電容重分配DAC之間的高壓采樣開關(guān)網(wǎng)絡(luò)，以使輸入電壓被選擇性地采樣到CapDAC陣列的一個(gè)或更多個(gè)電容器上。
14.如權(quán)利要求13所述的SAR ADC，還包含范圍解碼器邏輯，范圍解碼器邏輯選擇CapDAC的一個(gè)或更多個(gè)元件，用于輸入電壓采樣。
15.如權(quán)利要求14所述的SAR ADC，其中，輸入電壓范圍是雙極性的。
16.如權(quán)利要求15所述的SAR ADC，其中，低壓到高壓電平移動(dòng)器網(wǎng)絡(luò)把控制信號(hào)耦合到高壓采樣開關(guān)。
17.如權(quán)利要求14所述的SAR ADC，其中，范圍解碼器邏輯對(duì)被寫入相關(guān)聯(lián)的范圍寄存器的范圍選擇控制字有響應(yīng)。
18.如權(quán)利要求17所述的SAR ADC，其中，范圍寄存器通過數(shù)字通訊接口可編程。
19.如權(quán)利要求18所述的SAR ADC，其中，數(shù)字通訊接口是串行通訊接口。
20.如權(quán)利要求19所述的SAR ADC，其中，串行通訊接口是雙向的。
21.一種SAR ADC，包含電容重分配數(shù)模轉(zhuǎn)換器(CapDAC)，它具有耦合到比較器的輸出；SAR邏輯，它控制對(duì)SAR ADC輸入信號(hào)的重復(fù)采樣，并監(jiān)視比較器的輸出；輸入電壓縮放網(wǎng)絡(luò)，其中，輸入電壓被采樣到一個(gè)或更多個(gè)被選擇的采樣電容器上，以便把輸入電壓縮放得基本上與SAR ADC的特征動(dòng)態(tài)范圍匹配；高壓采樣開關(guān)網(wǎng)絡(luò)，它被插在輸入電壓和輸入電壓縮放網(wǎng)絡(luò)之間，以使輸入電壓被選擇性地采樣到一個(gè)或更多個(gè)采樣電容器上；范圍解碼器邏輯，它控制高壓采樣開關(guān)網(wǎng)絡(luò)，選擇所述一個(gè)或更多個(gè)采樣電容器；和范圍寄存器，范圍選擇控制字被寫入范圍寄存器，范圍解碼器邏輯對(duì)范圍選擇控制字有響應(yīng)。
22.如權(quán)利要求21所述的SAR ADC，其中，范圍寄存器通過整體的數(shù)字通訊接口可編程。
23.如權(quán)利要求22所述的SAR ADC，其中，數(shù)字通訊接口是串行通訊接口。
24.如權(quán)利要求21所述的SAR ADC，其中，CapADC至少形成輸入電壓縮放網(wǎng)絡(luò)的一部分，并且，輸入電壓被采樣到CapDAC的一個(gè)或更多個(gè)被選擇的采樣電容器上，以便把輸入電壓縮放得基本上與SAR ADC的特征動(dòng)態(tài)范圍匹配。
25.如權(quán)利要求21所述的SAR ADC，其中，輸入電壓縮放網(wǎng)絡(luò)包含獨(dú)立于CapDAC陣列的采樣電容器網(wǎng)絡(luò)。
26.如權(quán)利要求21所述的SAR ADC，其中，輸入電壓范圍是雙極性的。
全文摘要
一種輸入電壓范圍可編程的模數(shù)轉(zhuǎn)換器，其中，分裂柵氧化物工藝允許在和標(biāo)準(zhǔn)亞微米5伏CMOS器件相同的襯底上使用高壓(±15伏)開關(guān)。利用這種工藝，可以在衰減電路前直接對(duì)模擬輸入電壓采樣。通過僅僅采樣到給定比例的采樣電容器上，模擬輸入可以被縮放或衰減，以適應(yīng)SAR(逐次逼近寄存器)ADC自身的動(dòng)態(tài)范圍。在本發(fā)明的系統(tǒng)中，采樣電容器可以是在SAR ADC自身中使用的實(shí)際的電容重分配數(shù)模轉(zhuǎn)換器(CapDAC)，或者是單獨(dú)的電容器陣列。通過選擇采樣在CapDAC或單獨(dú)的采樣陣列的哪一位上，人們能夠?qū)斎敕秶幊?。一旦模擬輸入信號(hào)已經(jīng)被衰減以便和SAR轉(zhuǎn)換器被允許的動(dòng)態(tài)范圍匹配，則可以使用傳統(tǒng)的SAR把輸入信號(hào)轉(zhuǎn)換為數(shù)字的字。
文檔編號(hào)H03M1/80GK1732624SQ200380107809
公開日2006年2月8日 申請(qǐng)日期2003年12月24日 優(yōu)先權(quán)日2002年12月27日
發(fā)明者托馬斯·保羅·克尼 申請(qǐng)人:模擬裝置公司