專(zhuān)利名稱(chēng)：觸發(fā)器、移位寄存器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于通用集成電路(IC)的觸發(fā)器，及包括多個(gè)與其相連接的觸發(fā)器的移位寄存器。
背景技術(shù)：
附圖5示出了常規(guī)觸發(fā)器的一個(gè)實(shí)例。
該觸發(fā)器包括作為開(kāi)關(guān)元件的傳輸門(mén)電路，反相器和鎖存元件。在一般的待機(jī)狀態(tài)下，S端設(shè)置為高狀態(tài)，SX端設(shè)置為低狀態(tài)，從而使M端保持在高狀態(tài)，QX端保持在低狀態(tài)。
附圖6示出了包括串聯(lián)的如上所述多個(gè)觸發(fā)器的移位寄存器。
然而，因?yàn)橛糜谶@種觸發(fā)器的元件數(shù)目較多，所以存在問(wèn)題。
同樣，在包括多個(gè)串聯(lián)觸發(fā)器的移位寄存器中，需要用于S端和SX端的信號(hào)線。因此，必須使用包括用于C端和CX端的信號(hào)線的四根信號(hào)線。
這樣，就存在布局面積較大這一問(wèn)題。

發(fā)明內(nèi)容
按照本發(fā)明所說(shuō)的一觸發(fā)器包括第一開(kāi)關(guān)元件，其中它的第一端與一數(shù)據(jù)輸入端相連；第一反相器元件，其中它的輸入端與第一開(kāi)關(guān)元件的第二端相連；第二開(kāi)關(guān)元件，其中所述第一反相器元件的輸出被輸入至其第一端；以及第二反相器元件，其中它的輸入端與第二開(kāi)關(guān)元件的第二端相連。此外，所述觸發(fā)器的特征在于，所述第二反相器元件的輸出端是一數(shù)據(jù)輸出端。
根據(jù)本發(fā)明的觸發(fā)器，不須要用于維持待機(jī)狀態(tài)的晶體管，從而使得布局面積能夠減小。另外，在包括串聯(lián)的多個(gè)觸發(fā)器的所述移位寄存器中，引導(dǎo)所述移位寄存器進(jìn)入待機(jī)狀態(tài)的共用信號(hào)線也是不必要的，從而也使得布局面積能夠減小。
附圖簡(jiǎn)述在附圖中

圖1是本發(fā)明的觸發(fā)器的電路圖；圖2示出了產(chǎn)生提供給本發(fā)明觸發(fā)器的信號(hào)CX和C的電路的一實(shí)例；
圖3是一示出本發(fā)明的觸發(fā)器的操作的時(shí)序圖；圖4是包括多個(gè)串聯(lián)的本發(fā)明觸發(fā)器的移位寄存器的電路圖；圖5是一常規(guī)觸發(fā)器的電路圖；以及圖6是一常規(guī)移位寄存器的電路圖。
優(yōu)選實(shí)施例的詳細(xì)描述在下文中，將參考附圖對(duì)本發(fā)明進(jìn)行描述。
圖1是本發(fā)明的觸發(fā)器的電路圖。
該觸發(fā)器包括作為第一開(kāi)關(guān)元件的NMOS晶體管1，第一反相器2，作為第二開(kāi)關(guān)元件的NMOS晶體管3，第二反相器4，以及作為鎖存元件的晶體管5和6。由于所述觸發(fā)器包括2個(gè)開(kāi)關(guān)元件，2個(gè)反相器，以及2個(gè)晶體管，因此元件的數(shù)目可以變少。另外，若M端和QX端的電位穩(wěn)定，可以忽略鎖存元件5和6。
圖2示出產(chǎn)生輸入至所述觸發(fā)器中的開(kāi)關(guān)元件1和3的柵極的信號(hào)CX和C的電路的一實(shí)例。根據(jù)所述電路，當(dāng)RX在低狀態(tài)時(shí)，信號(hào)C和CX一定為高狀態(tài)。
圖3是示出附圖1和2所示電路的操作的時(shí)序圖。
當(dāng)RX在低狀態(tài)時(shí)，信號(hào)C和CX為高電平，以使開(kāi)關(guān)元件1和3保持導(dǎo)通。因此，觸發(fā)器中所有電位均是固定的。當(dāng)D處在低狀態(tài)時(shí)，M和Q被固定為低狀態(tài)，且MX和QX被固定為高狀態(tài)。當(dāng)D處在高狀態(tài)時(shí)，M和Q被固定為高狀態(tài)，且MX和QX被固定為低狀態(tài)。換句話(huà)說(shuō)，由于不存在不穩(wěn)定電位，因而可以獲得可靠的待機(jī)狀態(tài)。當(dāng)RX變?yōu)楦郀顟B(tài)時(shí)，信號(hào)C變?yōu)镃LK的反相脈沖，且信號(hào)CX變?yōu)榕cCLK同相的脈沖，以使數(shù)據(jù)傳輸成為可能。
圖4是包括多個(gè)串聯(lián)的本發(fā)明觸發(fā)器的移位寄存器的電路圖。所述移位寄存器包括附圖1所示觸發(fā)器，且信號(hào)C和CX由附圖2所示電路提供。因此，在待機(jī)狀態(tài)，所有Q輸出均被固定為低狀態(tài)或高狀態(tài)。
僅為信號(hào)C和CX提供所述移位寄存器的共用信號(hào)線，而引導(dǎo)移位寄存器進(jìn)入待機(jī)狀態(tài)的共用信號(hào)線是不必要的。換句話(huà)說(shuō)，包括移位寄存器的共用線是電源線和用于信號(hào)C和CX的兩條線，從而可以減小布局面積。
在上面的描述中，第一開(kāi)關(guān)元件或第二開(kāi)關(guān)元件可以為傳輸門(mén)或PMOS晶體管。
如上所述，根據(jù)本發(fā)明的觸發(fā)器，用于保持待機(jī)狀態(tài)的晶體管是不必要的，從而可以使布局面積減小。另外，在本發(fā)明的移位寄存器中，引導(dǎo)移位寄存器進(jìn)入待機(jī)狀態(tài)的普通信號(hào)線也是不必要的，從而也能夠使布局面積減小。
權(quán)利要求
1.一種觸發(fā)器，包括第一開(kāi)關(guān)元件，其中它的第一端與一數(shù)據(jù)輸入端相連；第一反相器元件，其中它的輸入端與所述第一開(kāi)關(guān)元件的第二端相連；第二開(kāi)關(guān)元件，其中所述第一反相器元件的輸出被輸入至它的第一端；以及第二反相器元件，其中它的輸入端與所述第二開(kāi)關(guān)元件的第二端相連，其中所述第二反相器元件的輸出端為一數(shù)據(jù)輸出端。
2.根據(jù)權(quán)利要求1所述的觸發(fā)器，進(jìn)一步包括第一MOS晶體管和第二MOS晶體管，其中所述第一反相器元件的輸出被輸入至所述第一MOS晶體管的柵極，所述第一MOS晶體管的漏極與所述第一反相器元件的輸入端相連，且其中所述第二反相器元件的輸出被輸入至所述第二MOS晶體管的柵極，所述第二MOS晶體管的漏極與所述第二反相器元件的輸入端相連。
3.根據(jù)權(quán)利要求2所述觸發(fā)器，其中所述第一開(kāi)關(guān)元件包括第一NMOS晶體管，第一控制信號(hào)(CX)輸入至所述第一NMOS晶體管柵極，所述第二開(kāi)關(guān)元件包括第二NMOS晶體管，第二控制信號(hào)(C)輸入至所述第二NMOS晶體管柵極。
全文摘要
提供一觸發(fā)器和一布局面積較小的移位寄存器。一數(shù)據(jù)輸入端與一第一開(kāi)關(guān)元件的第一端相連，且所述第一開(kāi)關(guān)元件的第二端與一第一反相器元件的輸入端相連。此外，所述第一反相器元件的輸出被輸入至一第二開(kāi)關(guān)元件的第一端，所述第二開(kāi)關(guān)元件的第二端與一第二反相器元件的輸入端相連，且所述第二反相器元件的輸出端為一數(shù)據(jù)輸出端。
文檔編號(hào)H03K3/3562GK1482738SQ03154508
公開(kāi)日2004年3月17日 申請(qǐng)日期2003年7月18日 優(yōu)先權(quán)日2002年7月19日
發(fā)明者町田聰 申請(qǐng)人:精工電子有限公司