專利名稱：具中央對稱差動電阻串與其它差動結(jié)構(gòu)的電阻－電容(rc)混合連續(xù)近似緩存器模擬數(shù)字 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種模擬數(shù)字轉(zhuǎn)換器(ADC)電路，且特別是有關(guān)于一種連續(xù)近似緩存器(SAR，successive approximation register)模擬數(shù)字轉(zhuǎn)換器電路。
背景技術(shù)：
連續(xù)近似緩存器(SAR，successive approximation register)模擬數(shù)字轉(zhuǎn)換器(ADC)是非常普遍的，因為其具有相當快的轉(zhuǎn)換時間，適當?shù)碾娐窂碗s度。SARADC的類型包括電阻串SARADC，電容數(shù)組SARADC及電阻-電容(R-C)混合SAR ADC。R-C混合SAR ADC通常用于減少實際布局中的冗長電阻串或大面積電容數(shù)組所導致的非線性。
圖1是習知10位電阻-電容(R-C)混合SAR ADC10圖式。該R-C混合SAR ADC10接收一個單端模擬輸入電壓“Vin”，且包括用以產(chǎn)生內(nèi)部參考電壓的一個電阻串12。如圖1所示，參考電壓包括16個粗(coarse)參考電壓“Vc[150]”與17個細(fine)參考電壓“Vf[160］”。
該R-C混合SAR ADC10的操作包括2個相初始取樣階段及位循環(huán)階段。在初始取樣階段中，一個開關(guān)S0是關(guān)閉的，將一個比較器16的輸出端耦合至該比較器16的負(-)輸入端以及一個節(jié)點“N”，其中有一個電壓“Vsum”存在于該節(jié)點“N”與一個接地參考電壓(亦即接地端)之間。一個開關(guān)S1是使得該模擬輸入電壓Vin耦合至由4個二進制加權(quán)電容所組成的一個電容數(shù)組14的最大電容的一端。開關(guān)S2，S3與S4是使得其它3個電容的端點接地。
該電容數(shù)組14的所有4個電容的另一端是耦合至該節(jié)點N。該比較器16的一個正(+)輸入端是連接至一個參考電壓“Vcm”。請注意，Vcm＝Vrh/2＝Vc[8]。(參考圖2)該比較器16驅(qū)動該節(jié)點N，直到該節(jié)點N的電壓Vsum等于Vcm為止。接著打開該開關(guān)S0，完成該初始取樣階段。理想上，在該初始取樣階段結(jié)束時，有關(guān)于該模擬輸入電壓Vin的一個初始電荷Q0會存在于該節(jié)點N，其中Q0＝(Vcm-Vin)*8C+Vcm*(4C+1C+1C)。
在該位循環(huán)階段中，該RC混合SAR ADC10的一個SAR方塊18在一個“CLOCK”信號的10個連續(xù)周期內(nèi)產(chǎn)生10位輸出信號［b9b0]。
在圖1的例中，在該位循環(huán)階段中所決定的位是根據(jù)一個字節(jié)群{4，4，1，1}。也即，在該CLOCK信號的前4個周期內(nèi)，先決定4位的第一群組[b9b6]。在該CLOCK信號的下一4個周期內(nèi)，決定4位的第二群組[b5b2]；在該CLOCK信號的第9個周期內(nèi)，決定1位的第三群組［b1]；在該CLOCK信號的第10個周期內(nèi)，決定1位的第四群組［b0]。
在該位循環(huán)階段中，該開關(guān)S1使得該電容數(shù)組14的上述二進制加權(quán)電容的最大電容的該相關(guān)端耦合至一個信號線DA1，而開關(guān)S2，S3與S4使得該電容數(shù)組14的其它三個電容的相關(guān)端耦合至各別的信號線DA2，DA3與DA4。
圖2是圖1的該電阻串12的一個習知例。如圖2所示，該電阻串12產(chǎn)生該16個粗參考電壓Vc[150]與該17個細參考電壓Vf［160]。
回到圖1，在決定4位的第一群組［b9b6]的位期間，該RC混合SARADC10的一個譯碼器與多任務器(MUX)組件20選擇性耦合該信號線DA1至該16個粗參考電壓Vc[150]之一，先從Vc[8]開始。所用的二進制搜尋算法一般需要該CLOCK信號的4個周期來決定前4位群組[b9b6]的位值。當該譯碼器與多任務器組件20選擇性耦合該信號線DA1至該16個粗參考電壓Vc[150]之一時，該譯碼器與多任務器組件20將信號線DA2，DA3與DA4接地。節(jié)點N的電壓Vsum可由Vsum＝Vcm-(Vin)*(8C/Ct)+DA1*(8C/Ct)+DA2*(4C/Ct)+DA3*(C/Ct)+DA4*(C/Ct)得到，其中Ct＝8C+4C+1C+1C＝14C?？稍试S確定該比較器的輸出信號“CmpOut”，接著栓鎖至該SAR方塊18內(nèi)。該SAR方塊18利用該CmpOut信號的栓鎖值于二進制搜尋算法內(nèi)以選擇用于下一階段中的參考電壓。
需要該CLOCK信號的4個周期來選擇耦合至該DA1信號線的一個最終參考電壓Vc[x]，其中0≤x≤15。當DA1＝Vc[x]時，致能該CmpOut信號(比如，邏輯“1”)；而當DA1＝Vc[x+1]時，失能該CmpOut信號(比如，邏輯“0”)。因為該16個參考電壓Vc[150]的各電壓有關(guān)于4位的二進制代碼，選擇該DA1信號線的該最終參考電壓Vc[x]是有關(guān)于前4位群組b9b6]的位決定值。
在決定4位的第一群組［b9b6]的位后，依相似方式來決定4位的第二群組［b5b2]。該比較器16所產(chǎn)生的該CmpOut輸出信號的值是用以選擇性耦合該16個細參考電壓Vf[150]之一至該DA2信號線。在確定該比較器16的該CmpOut輸出信號后，該CmpOut輸出信號是栓鎖至該SAR方塊18內(nèi)，且用以選擇下一個參考電壓。在該CLOCK信號的另4個周期后，可決定4位的第二群組［b5b2]。
在決定4位的第二群組［b5b2]后，是要決定1位的第三群組[b1]。在該CLOCK信號的第9個周期內(nèi)，從集合{Vf[2]，Vf
}擇出的一個參考電壓是耦合至該DA3信號線。在決定1位的第三群組[b1]后，要決定1位的第四群組［b0]。在該CLOCK信號的第10個周期內(nèi)，從集合{Vf[1]，Vf［0]}擇出的一個參考電壓是耦合至該DA4信號線。在該位循環(huán)階段結(jié)束時，該RC混合SAR ADC10的該SAR方塊18產(chǎn)生該10位輸出信號[b9b0]。
單端(single-ended)(未平衡)信號是參考通稱為“信號接地”的一個電位。雖然一般來說，該信號接地端是負電源電位，信號接地端也可為正電源電位或一個外部參考電位。單端信號一般是透過一對導線而傳送。此兩條導線的第一條導線載有該信號，而第二條導線當成電壓參考電位及/或一條電流回歸路徑。第二條導線一般連接至該信號接地端。
差動信號也透過一對導線傳導。然而，在此例中，此對導線載有相等但極性相反的信號，且該差動信號是介于導線間的電壓。因為各信號相等但極性相反，不需要分開的電路回歸路徑。用于傳導差動信號的導線一般隔開于固定間距，一般從一個來源繞線至一個目的，且各導線一般具相同電性阻抗。
因為電性阻抗，噪聲電壓是通常會產(chǎn)生于承載電壓信號的導線內(nèi)。噪聲源的例包括相鄰信號線的幅射電磁干擾(EMI)與信號?！肮材?commonmode)噪聲”定義為有關(guān)于共同參考源的導線上的相等且同相位的噪聲電壓成分。
載有單端信號的導線的電性阻抗并非相等，產(chǎn)生于上述導線內(nèi)的噪聲電壓也非相等。具單端信號的所收到電壓包括該信號電壓及相等于該噪聲電壓(彼此不相等)間的差值的一個噪聲電壓成分。
另一方面，載有差動信號的導線的電性阻抗一般是相等的。因此，產(chǎn)生于上述導線內(nèi)的噪聲電壓也本質(zhì)上相等。具差動信號的所收到電壓包括該信號電壓及相等于該噪聲電壓(本質(zhì)上彼此相等)間的差值的一個噪聲電壓成分。具差動信號的噪聲電壓成分一般遠小于具單端信號的噪聲電壓成分。
信號的最大電位與最小電位間的差值定義為該信號的“動態(tài)范圍”。因為載有差動信號的導線上的電壓是相等且極性相反的，給定了固定的電源電壓范圍，差動信號的動態(tài)范圍可為單端信號的動態(tài)范圍的兩倍。
因為較大動態(tài)范圍及產(chǎn)生于導線內(nèi)的噪聲電壓會趨向于相等(且因為本質(zhì)上會消失)，具動態(tài)信號的信號-噪聲比通常大于具單端信號的信號-噪聲比。
要注意，圖1的該R-C混合SAR ADC10無法提供差動發(fā)信號的好處(比如，共模噪聲消去，較大動態(tài)范圍及較大信號-噪聲比)，因為其內(nèi)部有許多的單端結(jié)構(gòu)(比如，該電阻串12與該電容數(shù)組14)。同時，差動放大器與纜線通常較復雜且成本昂貴在單端放大器與纜線，且差動輸入信號通常無法得到。因此需要一種能接收單端模擬輸入電壓或差動模擬輸入電壓的ADC，且利用差動發(fā)信號技術(shù)來產(chǎn)生噪聲能低于一般ADC的輸出信號。

發(fā)明內(nèi)容
本發(fā)明披露一種模擬數(shù)字轉(zhuǎn)換器，包括一個電阻網(wǎng)以產(chǎn)生復數(shù)參考電壓。該電阻網(wǎng)包括串聯(lián)的復數(shù)電阻以形成具一個中央節(jié)點與兩尾端節(jié)點的一個電阻串。中上述電阻的第一部分電阻位于此兩尾端節(jié)點之一與該中央節(jié)點之間；且上述電阻的第二部分電阻的位置較該第一部分電阻更遠離該中央節(jié)點。該第一部分電阻本質(zhì)上具有相等電阻值，且為該第二部分電阻的部分精細改進。該第二部分電阻的電性電阻值大于該第一部分電阻的電性電阻值。當在該兩尾端節(jié)點施加一個電位時，多重參考電壓是產(chǎn)生于該電阻串的相鄰電阻間。
本發(fā)明也披露一種模擬數(shù)字轉(zhuǎn)換器，包括第一與第二電容數(shù)組，以及一個比較器。該第一與第二電容數(shù)組皆包括復數(shù)電容。第一電容數(shù)組的各電容的兩端點之一是耦合至一個第一節(jié)點；且第二電容數(shù)組的各電容的兩端點之一是耦合至一個第二節(jié)點。該比較器耦合至該第一與第二節(jié)點，并根據(jù)該第一與第二節(jié)點間的一個電壓差來產(chǎn)生一個二進制輸出信號。
本發(fā)明披露一種產(chǎn)生有關(guān)于一個模擬輸入電壓的一個二進制值的方法。該方法包括提供一對節(jié)點及耦合至該對節(jié)點的一個比較器，其中該比較器根據(jù)該對節(jié)點的電壓差而產(chǎn)生一個二進制輸出信號。在該對節(jié)點間，建立代表的一個模擬輸入電壓的一個電壓；且將該比較器的該二進制輸出信號栓鎖成該二進制值的一個最大位(MSB)。也描述一種實施該方法的ADC。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉一個較佳實施例，并配合所附圖式，作詳細說明如下。


圖1是習知R-C混合SAR ADC的一例，其中該習知R-C混合SARADC包括一個電阻串。
圖2是圖1的該電阻串的一個習知例。
圖3是本發(fā)明實施例的包括中央對稱差動電阻串與多重多任務器組件的R-C混合SAR ADC。
圖4是圖3的中央對稱差動電阻串的一例。
圖5A是圖3的該多重多任務器組件的一個代表類型。
圖5B是圖3的另一類型多重多任務器組件的一個代表類型。
符號說明S0、S1、S2、S3、S4開關(guān)10、30電阻-電容(R-C)混合SAR ADC12電阻串14、44A、44B 電容數(shù)組16、42比較器18、54SAR方塊20譯碼器與多任務器組件31、420 多任務器32、34、36、38、40端點46單位緩沖電路48邏輯區(qū)50中央對稱差動電阻串52譯碼器與多任務器組件56中央節(jié)點58、60尾端節(jié)點
具體實施例方式
現(xiàn)將參考附圖來詳細描述本發(fā)明較佳實施例。圖式及解說中的相同或相似參考符號代表相同或相似組件。要注意，附圖是簡圖且未精準地示出尺寸。
在此的披露中，為方便解釋，方向性名詞，比如，頂端、底部、左、右、上、下、上方、下方、前、后等，是以相對于圖式來使用。此種方向性名詞未限制本發(fā)明的范圍。
雖然底下的披露代表某些實施例，要知道這些實施例只用于舉例而非用于限制本發(fā)明。下列詳細描述是涵蓋實施例的變化，替代例或等效例，皆落于本發(fā)明的精神與范圍內(nèi)。
圖3顯示一個電阻-電容(R-C)混合SAR ADC30的一例，其能操作于虛擬(pseudo)差動模式或全(fully)差動模式下。該R-C混合SAR ADC30可以，比如，形成于集成電路的半導體基底的表面上。
該R-C混合SAR ADC30具有一個全差動SAR ADC核心，用于接收單端模擬輸入電壓或差動模擬輸入電壓，且能將該模擬輸入電壓轉(zhuǎn)換成包括數(shù)個有順序的二進制元(也即位)的相關(guān)二進制值。底下，模擬輸入電壓也稱為“AVin”。
在圖3的實施例中，該R-C混合SAR ADC30包括5個端點接收一個第一模擬輸入電壓“Vin”的一個第一模擬輸入電壓端點32；一個模擬參考接地電位端點34(比如，模擬接地端)；接收一個全差動(FD)控制信號的一個輸入端點36；(選擇性)接收一個第二模擬輸入電壓“VinR”的一個第二模擬輸入電壓端點38；以及接收一個參考電壓“Vrh”的一個輸入端點40。
該R-C混合SAR ADC30的“單元緩沖(UnitBuffer)”電路46接收一個“midVrf”電位，其中midVrf＝Vrh/2，并產(chǎn)生一個輸出信號hlfVrf，其中hlfVrf＝midVrf＝Vrh/2。該單位緩沖電路46對該midVrf電位進行單元增益緩沖以克服負載效應。該單位緩沖電路46所產(chǎn)生的hlfVrf電位透過該R-C混合SAR ADC30而分布，且代表模擬參考接地電位(也即，模擬接地)。
如圖3所示，該模擬參考接地電位端點34連接至該單位緩沖電路46所產(chǎn)生的hlfVrf電位。
用于將單端模擬信號傳輸至該R-C混合SAR ADC30的兩條導線之一可為信號線，而另一導線可提供參考電位及/或電路回歸路徑。該信號線可連接至該第一模擬輸入電壓端點32，而另一線可連接至該模擬參考接地電位端點34。在此情況下，該第二模擬輸入電壓端點38也可連接至該模擬參考接地電位端點34，且該模擬輸入電壓信號Avin是等于Vin。
用于將單端模擬信號傳輸至該R-C混合SAR ADC30的兩條導線皆可為信號線。信號線之一可連接至該第一模擬輸入電壓端點32，而另一信號線可連接至該第二模擬輸入電壓端點38。圍繞著此兩條導線的一條保護導線可連接至該模擬參考接地電位端點34。在此情況下，該模擬輸入電壓信號Avin是等于(Vin-VinR)。該模擬輸入電壓信號AVin的直流電位可由外部電路驅(qū)動至該hlfVrf模擬接地電位。
該輸入端點36所接收的該FD控制信號決定該R-C混合SAR ADC30操作于虛擬差動模式或全差動模式。比如，在圖3的實施例中，當該FD控制信號為邏輯“0”時，該R-C混合SARADC30操作于虛擬差動模式下；而當該FD控制信號為邏輯“1”時，該R-C混合SAR ADC30操作于全差動模式下。當該模擬輸入電壓信號是單端信號時，該R-C混合SAR ADC30操作于虛擬差動模式下。當該模擬輸入電壓信號是差動信號時，該R-C混合SAR ADC30操作于全差動模式下。在虛擬差動模式下，該R-C混合SAR ADC30能得到相似于全差動模式下的優(yōu)點(比如，減少共模噪聲，增加動態(tài)范圍等)。
在圖3的實施例中，該R-C混合SAR ADC30也包括一個比較器42。該比較器42在正(+)與負(-)輸入端點接收兩模擬輸入信號，且在一個輸出端點產(chǎn)生一個輸出信號。該輸出信號的電壓處于有關(guān)于“高”邏輯電位的一個第一電壓范圍(比如，邏輯“1”電壓范圍)內(nèi)或有關(guān)于“低”邏輯電位的一個第二電壓范圍(比如，邏輯“0”電壓范圍)內(nèi)，取決于此兩模擬輸入信號具較大電壓者。
該比較器42的特征在于，具有能影響該輸出信號的一個輸入偏差電壓。在此情況下，該比較器42及/或?qū)⒂诘紫旅枋龅脑撊顒与娐份^好提供該比較器42的輸入偏差電壓消去能力。
在圖3的實施例中，該R-C混合SAR ADC30也包括產(chǎn)生參考電壓的一個中央對稱差動電阻串50；標為“MUX420”的一對多任務器；以及標為“MUX31”的4對多任務器。一般來說，在該R-C混合SAR ADC30的操作期間，該MUX420與MUX31組件共同地從上述參考電壓選擇參考電壓并將所選出的參考電壓連接至一個第一電容數(shù)組44A與一個第二電容數(shù)組44B的電容的端點。該MUX420與MUX31組件接收輸入模擬參考電壓信號與數(shù)字控制信號。如圖3所示，一個SAR方塊54產(chǎn)生該MUX420與MUX31組件所接收的數(shù)字控制信號“Pvin”與“Pda”。
該MUX420組件之一將所選的參考電壓連接至該電容數(shù)組44A的兩個電容的端點，并在“OUT1”與“OUT2”輸出端點產(chǎn)生兩個輸出信號。在“OUT1”端點所產(chǎn)生的信號具電壓“Vin1X”，而在“OUT2”端點所產(chǎn)生的信號具電壓“Vin2X”。MUX420組件接收此2控制信號Pvin與Pda；而任一時刻，只有此兩控制信號之一被致能(比如，邏輯“1”)。對于此MUX420組件，當致能控制信號Pvin(比如，邏輯“1”)且失能控制信號FD(比如，邏輯“0”)時，Vin1X與Vin2X皆等于另一MUX420組件所接收的電壓“VinR”。另一方面，當致能控制信號Pda(比如，邏輯“1”)且失能控制信號FD(比如，邏輯“0”)時，Vin1X與Vin2X皆等于該單位緩沖電路46所產(chǎn)生而被該MUX420組件所接收的電壓信號hlfVrf。
比如，該控制信號Pvin可初始化為致能態(tài)而該Pda信號可初始化為失能態(tài)。當失能該控制信號Pvin時，在小延遲時間(比如5ns)后，該Pda信號可被致能。
另一MUX420組件連接將所選的參考電壓連接至該電容數(shù)組44B的兩個電容的端點，并在OUT1與OUT2輸出端點產(chǎn)生兩個輸出信號。在OUT1端點所產(chǎn)生的信號具電壓“Vin1X”，而在OUT2端點所產(chǎn)生的信號具電壓“Vin2X”。此MUX420組件也接收該控制信號Pvin與Pda。對于此MUX420組件，當致能控制信號Pvin(比如，邏輯“1”)且失能控制信號FD(比如，邏輯“0”)時，Vin1X與Vin2X皆等于另一MUX420組件所接收的電壓“VinR”。另一方面，當致能控制信號Pda(比如，邏輯“1”)且失能控制信號FD(比如，邏輯“0”)時，Vin1X與Vin2X皆等于該MUX420組件所接收的電壓信號hlfVrf。
在該R-C混合SARADC30的操作期間，上述MUX31組件共同選擇4對參考電壓，并所選的參考電壓連接至該電容數(shù)組44A與44B的4對電容的端點。上述MUX31組件的一代表對的各MUX31組件接收該Pvin與Pda控制信號。該代表對的該MUX31組件之一連接所選擇的參考電壓至該電容數(shù)組44A的一個電容的一個端點。此MUX31組件接收一個“DAn”信號并在一個“OUT”輸出端點產(chǎn)生一個輸出信號“DAnX”，其中1≤n≤4。當致能該Pvin控制信號(比如，邏輯“1”)時，該DanX輸出信號等于MUX31組件所接收的該電壓hlfVrf。
一個邏輯區(qū)48接收該Pda控制信號與一個“SIGN”控制信號，并根據(jù)該Pda與該“SIGN”控制信號來產(chǎn)生控制信號“SIGNX”與“SIGNX_”。上述MUX31組件的該代表對的各MUX31組件也接收該控制信號“SIGNX”與“SIGNX_”。
當致能該Pda控制信號(比如，邏輯“1”)時，將所選出的參考電壓連接至該電容數(shù)組44A的該電容的該端點的該MUX31組件的該DAnX輸出信號為該代表對的另一個MUX31組件所接收的該DAn信號或“DAnR”信號，取決于該SIGN信號。
該代表對的另一個MUX31組件將所選出的參考電壓連接至該電容數(shù)組44B的一個電容的一個端點。此MUX31組件如上述般接收該DAnR信號，并且在一個“OUT”輸出端點產(chǎn)生一個輸出信號“DAnXR”，其中1≤n≤4。當致能該Pvin控制信號(比如，邏輯“1”)時，該DAnXR輸出信號等于MUX31組件所接收的該DAnR信號或DAn信號，取決于該SIGN信號。
該中央對稱差動電阻串50產(chǎn)生8個差動粗參考模擬對Vc[70]與Vcr[70]以及17個差動細參考模擬對Vc[160]與Vcr[160]。各差動參考電壓對具有中央對稱特性midVrf＝(Vc[m]+Vcr[m])/2以及midVrf＝(Vf[m]+Vfr[m])/2，其中0≤m≤7且0≤n≤16，且midVrf本質(zhì)上等于Vrh/2。
圖4是圖3的該中央對稱差動電阻串50的一例。在圖4的例中，該中央對稱差動電阻串50包括串聯(lián)的數(shù)個電阻組件(比如電阻)。在圖4中，所得的該中央對稱差動電阻串50包括一個中央節(jié)點56，兩尾端節(jié)點58與60。相同數(shù)量的電阻是連接于該中央節(jié)點56與各尾端節(jié)點之間。在圖4的例中，所接收的參考電壓Vrh是輸入于該中央對稱差動電阻串50的此兩尾端節(jié)點58與60之間，且該參考電壓是產(chǎn)生于該中央對稱差動電阻串50的相鄰電阻之間。
如圖4所示，該中央對稱差動電阻串50在該中央節(jié)點56產(chǎn)生該midVrf電位(midVrf＝Vrh/2)。如上述，該midVrf電位被該單位緩沖電路46接收，且該midVrf電位為該單位緩沖電路46所產(chǎn)生的該輸出電壓信號hlfVrf，其中hlfVrf＝midVrf＝Vrh/2。
在圖4的例中，該中央對稱差動電阻串50的第一部分的上述電阻的電阻值為單位值，且第二部分的上述電阻的電阻值則為單位值的8倍。該第一部分的電阻可稱為該第二部分的電阻的精細改進(refinement)。特別是，如圖4所示，第一部分的電阻是以8個為一組，因此，因為總電阻阻為相等，各組可視為第二部分的電阻的精細改進。要注意，該中央對稱差動電阻串50可只利用電阻值為單位值的電阻來實施，其中電阻值為8倍單位值的電阻可利用串聯(lián)8個電阻值為單位值的電阻而形成。
回到圖3，該R-C混合SAR ADC30也包括一個譯碼器與多任務器組件52與一個SAR方塊54。在該R-C混合SAR ADC30的操作期間，該譯碼器與多任務器組件52根據(jù)該SAR方塊54所產(chǎn)生的控制信號而選擇該中央對稱差動電阻串50所產(chǎn)生的該差動參考電壓對中的4對，并將該4對差動參考電壓輸出成DAn與DAnR信號，其中1≤n≤4。如上述與圖3所示，接收該DAn與DAnR信號的4對MUX31組件選擇性輸出該4對差動參考電壓至該電容數(shù)組44A的4個電容的端點以及輸出至該電容數(shù)組44B的4個相關(guān)電容。
比如，該譯碼器與多任務器組件52可以從集合{Vc[m]，VcR[m]}(0≤m≤7)選擇一個差動參考電壓對，并將該差動參考電壓對輸出成DA1與DA1R信號。相似地，該譯碼器與多任務器組件52可從集合{Vf[n]，VfR[n]}(0≤n≤16)選擇一個差動參考電壓對，并將該差動參考電壓對輸出成DA2與DA2R信號。該譯碼器與多任務器組件52可從集合{Vf[n]，VfR[n]}(n＝{0，2})選擇一個差動參考電壓對，并將該差動參考電壓對輸出成DA3與DA3R信號。該譯碼器與多任務器組件52可從集合{Vf[n]，VfR[n]}(n＝{0，1})選擇一個差動參考電壓對，并將該差動參考電壓對輸出成DA4與DA4R信號。
要注意，該譯碼器與多任務器組件52的MUX組件接收該中央對稱差動電阻串50輸出的模擬輸入信號以及該譯碼器與多任務器組件52的譯碼器組件輸出的數(shù)字控制輸入。該譯碼器組件包括數(shù)字邏輯電路，并接收該SAR方塊54輸出的控制信號。
一般來說，該SAR方塊54實現(xiàn)二進制搜尋算法以產(chǎn)生有關(guān)于該模擬輸入電壓信號的10位輸出信號b[90]，該模擬輸入信號可為單端模擬輸入電壓信號或差動模擬輸入電壓信號。輸出信號b[90]的位是從最大位(MSB)b[9]排序至最小位(LSB)b
，并傳輸一個二進制值。
該SAR方塊54如上述般實施該初始取樣階段與該位循環(huán)階段。在該位循環(huán)階段的第一部分期間，且在所接收“CLOCK”信號的單一周期內(nèi)，是決定10位輸出信號b[90]的MSBb[9]。如上述，b[9]的位值也當成該SIGN控制信號而分散于該R-C混合SARADC30內(nèi)。當該模擬輸入電壓信號AVin≥Vrh/2時，致能該SIGN控制信號(比如，邏輯“1”)。在后續(xù)的轉(zhuǎn)換操作期間，所有DAnX信號都大于Vrh/2，且所有DAnXR信號都小于Vrh/2，1≤n≤4。另一方面，當該模擬輸入電壓信號AVin＜Vrh/2時，失能該SIGN控制信號(比如，邏輯“0”)；且在后續(xù)的轉(zhuǎn)換操作期間，所有DAnX信號都小于Vrh/2，且所有DAnXR信號都大于Vrh/2，1≤n≤4。
在決定10位輸出信號b[90]的MSBb[9]后，該SAR方塊54可如上述般實施二進制搜尋算法來決定剩下的9個位b[80]。也即，剩下的9個位b[80]可分割成位群，且可根據(jù)位群而在位循環(huán)階段期間來決定位，其中各x位群的位是決定于該CLOCK信號的x周期內(nèi)，其中1≤X≤9。
在其它例中，該10位輸出信號b[90]可在該CLOCK信號的10個周期后產(chǎn)生。
在初始取樣階段期間，可關(guān)閉圖3的兩個獨立開關(guān)“S0”，使得節(jié)點“M”的電壓“Vsum”與節(jié)點“P”的電壓“VsumR”可驅(qū)動至共模電壓“Vcm”，其中Vcm＝hlfVrf。因此，該電容數(shù)組44A與44B的各電容的一個端點也驅(qū)動該共模電壓“Vcm”。同時，致能該控制信號Pvin(比如，邏輯“1”)且失能該控制信號Pda(比如，邏輯“0”)。連接至該電容數(shù)組44A的電容端點的該MUX420與MUX31組件的輸出信號，由圖4的左方至右方，形成一個集合{Vin1X，Vin2X，DA1X，DA2X，DA3X，DA4X}，且連接至該電壓集合{Vin，Vin，hlfVrf，hlfVrf，hlfVrf，hlfVrf}的相關(guān)電壓。也即，Vin1X＝Vin，Vin2X＝Vin，…及DA4X＝hlfVrf。
相似地，連接至該電容數(shù)組44B的電容端點的該MUX420與MUX31組件的輸出信號，由圖4的左方至右方，形成一個集合{Vin1XR，Vin2XR，DA1XR，DA2XR，DA3XR，DA4XR}，且連接至該電壓集合{VinR，VinR，hlfVrf，hlfVrf，hlfVrf，hlfVrf}的相關(guān)電壓。也即，Vin1XR＝VinR，Vin2XR＝VinR，…及DA4XR＝hlfVrf。
在該初始取樣階段結(jié)束時，打開上述兩個開關(guān)S0，失能該控制信號Pvin(比如，邏輯“0”)且致能該控制信號Pda(比如，邏輯“1”)。有關(guān)于Vin的初始電荷Q0會儲存于節(jié)點M，其中Q0＝(hlfVrf-Vin)*16C。相似地，有關(guān)于VinR的初始電荷Q0R會儲存于節(jié)點P，其中Q0R＝(hlfVrf-VinR)*16C當失能該控制信號Pvin且致能該控制信號Pda時，該位循環(huán)階段系開始。在該位循環(huán)階段開始時，連接至該MUX420與MUX31組件的輸出端點的該第一電容數(shù)組44A與第二電容數(shù)組44B的所有電容的端點是維持于hlfVRF電位。當打開兩個開關(guān)S0時，節(jié)點M的電壓Vsum與節(jié)點P的電壓VsumR得到新值。特別是，當致能該控制信號Pda時(也即，在該位循環(huán)階段開始時)，在打開兩個開關(guān)S0的一段時間后，節(jié)點M的電壓Vsum與節(jié)點P的電壓VsumR得到新值。要注意，當致能該控制信號Pvin時，該MUX420組件的輸出將會是Vin/VinR，而當致能該控制信號Pda時，則改變成hlfVrf。
節(jié)點M的電壓Vsum有關(guān)于Vin，且理想上，由下列等式?jīng)Q定Vsum＝hlfVrf+Q0*Ct，其中Ct＝8C+8C+8C+4C+1C+1C＝30C。相似地，節(jié)點P的電壓VsumR有關(guān)于VinR，且理想上，由下列等式?jīng)Q定VsumR＝hlfVrf+Q0R*Ct。一旦Vsum與VsumR穩(wěn)定后，該比較器42所產(chǎn)生的輸出信號CmpOut將被該SAR方塊54栓鎖。該SAR方塊54將所接收的信號CmpOut儲存成該輸出信號b[90]的MSB位b[9]；且也如上述般，將所接收的信號CmpOut輸出成該SIGN控制信號。決定MSB位b[9]將需要花費該CLOCK信號的一個周期。
在決定MSBb[9]的時候，剩下的位群的位，比如，可決定成b[86]，b[52]，b[1]與b
。SIGN信號的值(也即，MSBb[9]的值)可用于決定第一位群b[86]的位值。如果致能該SIGN信號(比如，邏輯“1”)，該SAR方塊54所產(chǎn)生的控制信號能造成該譯碼器與多任務器組件52選擇7對參考電壓Vc[m]與VcR[m](0≤m≤7)之一，將上述參考電壓對之一的一個參考電壓信號當成該DA1信號，并將該參考電壓對的另一個參考電壓信號當成該DA1R信號。接收該DA1與DA1R信號的該MUX31組件對是根據(jù)該SIGN信號而將該DA1X與DA1RX信號輸出至該電容數(shù)組44A與44B的相關(guān)電容。
透過二進制搜尋算法，且根據(jù)適當時間所栓鎖的CmpOut的信號態(tài)，在3個CLOCK信號周期后，可決定DA1X與DA1XR的適當電壓。在圖3的實施例中，當決定DA1X與DA1XR的適當電壓時，該比較器42所產(chǎn)生的CmpOut從高電位轉(zhuǎn)態(tài)至低電位，因為該DA1X信號從電壓參考Vc[p]改變成電壓參考Vc[q](q＞p)。決定位群b[86]的位將需要花費該CLOCK信號的3個周期。
重復用于決定DA1X與DA1XR的適當電壓的上述二進制搜尋算法以決定DA2X與DA2XR，DA3X與DA3XR及DA4X與DA4XR的適當電壓。要注意，在決定DAmX與DamXR(1≤m≤4)的適當電壓時，DAnX與DanXR[(m+1)≤n≤4]的適當電壓系保持于hlfVrf。在另外的6個CLOCK信號周期后，已決定剩余位群b[52]，b[1]與b
的位。
在位循環(huán)階段期間，節(jié)點M的電壓Vsum理想上由下列等式?jīng)Q定Vsum＝[Q0+(hlfVrf*16C+DA1X*8C+DA2X*4C+DA3X*C+DA4X*C)]/Ct，其中Ct＝8C+8C+8C+4C+1C+1C＝30C。相似地，節(jié)點P的電壓VsumR理想上由下列等式?jīng)Q定VsumR＝[Q0R+(hlfVrf*16C+DA1XR*8C+DA2XR*4C+DA3XR*C+DA4XR*C)]/Ct如上述，當FD控制信號是邏輯“1”時，該R-C混合SAR ADC30操作于全差動模式下。全差動模式下的該R-C混合SAR ADC30的操作相似于上述的虛擬差動模式下的操作；除了當FD＝1時，在取樣與位循環(huán)階段期間內(nèi)，該MUX420組件的該OUT1端點輸出hlfVrf至該電容數(shù)組44A與44B的相關(guān)電容的端點。在取樣階段期間內(nèi)，該MUX420組件的該OUT2端點輸出Vin/VinR至該電容數(shù)組44A與44B的相關(guān)電容的端點；在位循環(huán)階段期間內(nèi)，該MUX420組件的該OUT2端點輸出hlfVrf至該電容數(shù)組44A與44B的相關(guān)電容的端點。
圖5A是圖3的該MUX420組件的一個代表例；以及圖5B是圖3的該MUX31組件的一個代表類型。
如上述，圖3的該R-C混合SAR ADC30包括數(shù)個差動結(jié)構(gòu)(比如，該中央對稱差動電阻串50與雙電容數(shù)組44A與44B)，使得該R-C混合SAR ADC30能提供高于其它現(xiàn)有技術(shù)的共模噪聲消去能力(也即，共模噪聲抵抗力)。模擬輸入電壓是選擇性處理于虛擬差動或全差動方式，且此兩式之一皆能提供優(yōu)于圖1的習知單端輸入R-C混合SAR ADC10的性能?？稍诘谝浑A消去共模噪聲信號，包括直流(DC)電位偏移，串音(crosstalk)，開關(guān)噪聲，電源與接地電位變動等。
另外，在圖1的習知單端輸入R-C混合SAR ADC10內(nèi)，寄生電阻值是共同形成于該電阻串50(圖2)的芯片內(nèi)部參考接地端(也即Vc
)與打線墊的外部接地端之間(比如，因為偏壓，接點等)。這些寄生電阻值包括直流(DC)電位偏移，使得所產(chǎn)生的參考電壓包括這些DC電位偏移。當具這些DC電位偏移的參考電壓輸入至該電容數(shù)組14的電容值不同的電容時，此問題將會更嚴重。另一方面，圖3的該R-C混合SAR ADC30的該中央對稱差動電阻串50與該雙電容數(shù)組44A與44B借由驅(qū)動雙節(jié)點M與P的雙電路，有助于消去此種效應。
要注意的是，雖然圖3的該R-C混合SARADC30產(chǎn)生10位輸出信號b[90]，該R-C混合SAR ADC30可輕易改變成產(chǎn)生其它數(shù)量的輸出位。
雖然本發(fā)明已以一個較佳實施例披露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些少許的更動與潤飾，因此本發(fā)明的保護范圍當視上述的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種模擬數(shù)字轉(zhuǎn)換器，其特征在于包括用以產(chǎn)生復數(shù)參考電壓的一個電阻網(wǎng)，該電阻網(wǎng)包括串聯(lián)的復數(shù)電阻以形成具一個中央節(jié)點與兩尾端節(jié)點的一個電阻串，其中上述電阻的第一部分電阻位于此兩尾端節(jié)點之一與該中央節(jié)點之間；上述電阻的第二部分電阻的位置較該第一部分電阻更遠離該中央節(jié)點；該第二部分電阻的電性電阻值大于該第一部分電阻的電性電阻值。
2.如權(quán)利要求1所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，其中該第一部分電阻本質(zhì)上具有相等電性電阻值，且為該第二部分電阻的部分精細改進。
3.如權(quán)利要求2所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，其中相同數(shù)量的電阻是連接于該中央節(jié)點與各尾端節(jié)點之間；以及當在該兩尾端節(jié)點施加一個電位時，上述參考電壓是產(chǎn)生于該電阻串的相鄰電阻間。
4.如權(quán)利要求3所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，其中當該電位施加于該兩尾端節(jié)點之間時，在該中央節(jié)點產(chǎn)生本質(zhì)上等于該電位的一半的一個參考電壓。
5.如權(quán)利要求2所述的模擬數(shù)字轉(zhuǎn)換器，其中該第二部分電阻的電阻值是該第一部分電阻的電阻值的8倍。
6.一種模擬數(shù)字轉(zhuǎn)換器，其特征在于包括一個第一電容數(shù)組，包括復數(shù)第一電容，各第一電容具有兩端點，各第一電容的一個端點是耦合至一個第一節(jié)點；一個第二電容數(shù)組，包括復數(shù)第二電容，各第二電容具有兩端點，各第二電容的一個端點是耦合至一個第二節(jié)點；以及一個比較器，耦合至該第一與第二節(jié)點，并根據(jù)該第一與第二節(jié)點間的一個電壓差來產(chǎn)生一個二進制輸出信號。
7.如權(quán)利要求6所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，其中該第一與第二電容數(shù)組包括二進制加權(quán)電容。
8.如權(quán)利要求6所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于更包括一個第一復數(shù)多任務器，選擇性輸出復數(shù)模擬電壓信號之一至該第一電容數(shù)組的上述第一電容的另一端點。
9.如權(quán)利要求6所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于更包括一個第二復數(shù)多任務器，選擇性輸出復數(shù)模擬電壓信號之一至該第二電容數(shù)組的上述第二電容的另一端點。
10.如權(quán)利要求6所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于更包括復數(shù)個多任務器對，其中各多任務器對之一多任務器是選擇性輸出一個模擬電壓信號對之一至該第一電容數(shù)組的上述第一電容的一個電容的另一端點。
11.如權(quán)利要求10所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，其中各多任務器對的另一多任務器是選擇性輸出該模擬電壓信號對的另一信號至該第二電容數(shù)組的上述第二電容的一個電容的另一端點。
12.如權(quán)利要求6所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于更包括復數(shù)個多任務器對，其中一個既定多任務器對的各多任務器是接收一對模擬電壓信號及至少一個控制信號，且根據(jù)該控制信號而產(chǎn)生該對模擬電壓信號之一。
13.如權(quán)利要求12所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，其中當該控制信號具一個特定值時，該既定多任務對之一多任務器是輸出該模擬電壓信號對之一至該第一電容數(shù)組的一個電容的另一端點。
14.如權(quán)利要求13所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，其中該既定多任務對的另一多任務器是輸出該模擬電壓信號對的另一信號至該第二電容數(shù)組的一個電容的另一端點。
15.如權(quán)利要求6所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于更包括一個連續(xù)近似緩存器(SAR)方塊，在一個時脈信號的第一周期內(nèi)，該SAR方塊將該比較器的該二進制輸出信號栓鎖成有關(guān)于一個模擬輸入電壓的一個二進制值的一個最大位(MSB)。
16.如權(quán)利要求15所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于，其中在該時脈信號的該第一周期后，該SAR方塊將該二進制值的該MSB輸出成一個控制信號。
17.一種產(chǎn)生有關(guān)于一個模擬輸入電壓的一個二進制值的方法，其特征在于包括提供一對節(jié)點及耦合至該對節(jié)點的一個比較器，該比較器根據(jù)該對節(jié)點的電壓差而產(chǎn)生一個二進制輸出信號；在該對節(jié)點間，建立代表的一個模擬輸入電壓的一個電壓；以及將該比較器的該二進制輸出信號栓鎖成該二進制值的一個最大位(MSB)。
18.如權(quán)利要求17所述的方法，其特征在于，其中該建立與栓鎖步驟是在一個時脈信號的單一周期內(nèi)進行。
19.如權(quán)利要求17所述的方法，其特征在于，其中該MSB的一個值是代表該模擬輸入電壓是否大于或等于一個模擬接地參考電壓。
20.一種模擬模擬轉(zhuǎn)換器，其特征在于包括一對節(jié)點；一個比較器，耦合至該對節(jié)點，該比較器根據(jù)該對節(jié)點的電壓差而產(chǎn)生一個二進制輸出信號；用以建立代表該對節(jié)點間的一個模擬輸入電壓的一個電壓的一條電路；以及用以將該比較器的該二進制輸出信號栓鎖成有關(guān)于該模擬輸入電壓的一個二進制值的一個最大位(MSB)的一條電路。
21.一種模擬模擬轉(zhuǎn)換器，其特征在于包括產(chǎn)生復數(shù)參考電壓的一個電阻網(wǎng)，該電阻網(wǎng)包括串聯(lián)的復數(shù)電阻以形成具一個中央節(jié)點與兩尾端節(jié)點的一個電阻串，其中上述電阻的第一部分較靠近該中央節(jié)點而較遠離該兩尾端節(jié)點之一；上述電阻的第二部分電阻較靠近該兩尾端節(jié)點之一而較遠離該中央節(jié)點；該第二部分的電阻的電性電阻值大于該第一部分的電阻的電性電阻值。
全文摘要
一種模擬數(shù)字轉(zhuǎn)換器，包括產(chǎn)生復數(shù)參考電壓的一個電阻網(wǎng)。該電阻網(wǎng)包括串聯(lián)的復數(shù)電阻以形成一個電阻串。位于該電阻串的兩尾端節(jié)點之一與一個中央節(jié)點間的這些電阻的第一部分本質(zhì)上具有相等的電性電阻值。上述電阻的第二部分是該第一部分電阻的部分精細改進(refinement)，且上述電阻的第二部分較該第一部分電阻更遠離該中央節(jié)點。該第二部分電阻的電阻值大于該第一部分電阻的電阻值。當在此兩尾端節(jié)點輸入一個電位時，在相鄰電阻間是產(chǎn)生多重個參考電壓。本發(fā)明也描述一個ADC，包括第一與第二電容數(shù)組及一個比較器。也披露一種產(chǎn)生有關(guān)于一個模擬輸入電壓的二進制的裝置與方法。
文檔編號H03M1/12GK1581702SQ0315353
公開日2005年2月16日 申請日期2003年8月15日 優(yōu)先權(quán)日2003年8月15日
發(fā)明者楊志仁 申請人:旺宏電子股份有限公司