專(zhuān)利名稱(chēng)：電平變換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在二個(gè)不同的電源電壓之間收發(fā)信號(hào)時(shí)變換信號(hào)電平的信號(hào)電平變換電路。
背景技術(shù)：
電平變換電路用于變換從以電源電壓Va動(dòng)作的電路201傳遞給以電源電壓Vb動(dòng)作的電路204的信號(hào)電平。傳統(tǒng)的電平變換電路，如

圖1A所示，系由以電源電壓Ve動(dòng)作的逆變器202、以及輸入端子與逆變器202的輸出端子相連接且以電源電壓Vb動(dòng)作的逆變器203所構(gòu)成的。
當(dāng)從電路A傳遞來(lái)的輸入信號(hào)電壓Vin超過(guò)逆變器的閾值電壓Vth(a)時(shí)，逆變器202將輸出反轉(zhuǎn)。逆變器202的輸出電壓V1低于逆變器203的閾值電壓Vth(b)時(shí)，逆變器203將輸出反轉(zhuǎn)，再將輸出信號(hào)電壓Vout輸向電路204。接著，從電路201傳遞來(lái)的輸入信號(hào)電壓Vin低于逆變器202的閾值電壓Vth(a)時(shí)，逆變器202將輸出反轉(zhuǎn)，逆變器202的輸出電壓低于逆變器203的閾值電壓Vth(b)時(shí)，逆變器203將輸出反轉(zhuǎn)，再將輸出信號(hào)電壓Vout輸出。
但是，在將電源電壓高的逆變器202與電源電壓低的逆變器203串聯(lián)連接的情況下，由于二個(gè)逆變器202、203的閾值電壓Vth(a)、Vth(b)不同，故傳遞來(lái)的信號(hào)波形Vout在下降時(shí)會(huì)比上升時(shí)產(chǎn)生更大的延遲。也就是說(shuō)，如圖1B所示，輸出信號(hào)電壓Vout由于低電壓器件TBoff要比在高電壓期間TBon來(lái)得長(zhǎng)，而存在占空比發(fā)生變化的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的電平變換電路，它包括檢測(cè)輸入信號(hào)的上升沿而將之作為上升沿信號(hào)輸出的第1傳遞電路；檢測(cè)上述輸入信號(hào)的下降沿而將之作為下降沿信號(hào)輸出的第2傳遞電路；以及將上述上升沿信號(hào)和上述下降沿信號(hào)進(jìn)行合成而輸出的輸出合成電路。
附圖簡(jiǎn)述圖1A是說(shuō)明傳統(tǒng)的電平變換電路的結(jié)構(gòu)的圖。
圖1B是說(shuō)明傳統(tǒng)的電平變換電路的動(dòng)作的圖。
圖2是說(shuō)明本發(fā)明第1實(shí)施例的電平變換電路的圖。
圖3是本發(fā)明第1實(shí)施例的電平變換電路的時(shí)間過(guò)程曲線圖。
圖4是說(shuō)明本發(fā)明第2實(shí)施例的電平變換電路的圖。
圖5是說(shuō)明本發(fā)明第3實(shí)施例的電平變換電路的圖。
圖6是說(shuō)明本發(fā)明第4實(shí)施例的電平變換電路的圖。
圖7是說(shuō)明本發(fā)明第5實(shí)施例的電平變換電路的圖。
圖8是說(shuō)明本發(fā)明第6實(shí)施例的電平變換電路的圖。
圖9是說(shuō)明本發(fā)明第7實(shí)施例的電平變換電路的圖。
圖10是說(shuō)明本發(fā)明第8實(shí)施例的電平變換電路的圖。
圖11是說(shuō)明本發(fā)明第9實(shí)施例的電平變換電路的圖。
具體實(shí)施形態(tài)參照附圖來(lái)說(shuō)明本發(fā)明的各種實(shí)施例。在所有附圖中對(duì)于相同或類(lèi)同的部件和元件都標(biāo)以相同或類(lèi)同的標(biāo)號(hào)，對(duì)于相同或類(lèi)同的部件和元件的說(shuō)明從略或從簡(jiǎn)。
在如下的敘述中，給出了諸如具體的信號(hào)值等等的、大量的具體數(shù)據(jù)資料，是為使大家能清楚地理解本發(fā)明。但是，很顯然，那些熟悉本發(fā)明技術(shù)領(lǐng)域的技術(shù)人員也可以不采用這些具體數(shù)據(jù)資料。另外，對(duì)一些熟知的電路采用方框簡(jiǎn)圖的方式示出，以免那些不必要的贅述混淆本發(fā)明的闡述。
(第1實(shí)施例)如圖2所示，本發(fā)明第1實(shí)施例的電平變換電路具有檢測(cè)輸入信號(hào)的上升沿而形成上升沿信號(hào)的第1傳遞電路、檢測(cè)輸入信號(hào)的下降沿信號(hào)而形成下降沿信號(hào)的第2傳遞電路、以及將上升沿信號(hào)和下降沿信號(hào)進(jìn)行合成的輸出合成電路3。第1傳遞電路1具有分別將信號(hào)輸入端子50與柵極端子相連、將第1高位電壓VCC1與漏極端子相連、將低位電源VSS與背側(cè)(back)柵極端子相連、將輸出合成電路3的輸入端側(cè)與源極端子相連的第1 n MOS晶體管。第2傳遞電路2具有分別將信號(hào)輸入端子50與輸入端子相連、將第1高位電源VCC1與高位電源輸入端子相連、將低位電源VSS與低位電源輸入端子相連的第1逆變器11；以及分別將第1逆變器11的輸出端子與輸入端子相連、將第2高位電源VCC2與高位電源電源輸入端子相連、將低位電源VSS與低位電源輸入端子相連的第2逆變器12。輸出合成電路3具有分別將第1傳遞電路1和第2傳遞電路2的輸出端側(cè)與輸入端子相連、將第2高位電源VCC2與高位電源輸入端子相連、將低位電源VSS與低位電源電源輸入端子相連的第3逆變器13；以及分別將第3逆變器13的輸出端子與輸入端子相連、將第2高位電源VCC2與高位電源輸入端子、將低位電源VSS與低位電源電源輸入端子相連、將信號(hào)輸出端子51與輸出端相連的第4逆變器14。
采用圖4所示的時(shí)序圖，對(duì)于本發(fā)明第1實(shí)施例的電平變換電路的動(dòng)作進(jìn)行說(shuō)明。
(A)首先，在時(shí)刻t1處，如圖4(a)所示，輸入到信號(hào)輸入端子50的輸入信號(hào)電壓Vin開(kāi)始從低電平變化到高電平。
(B)接著，在時(shí)刻t2處，當(dāng)輸入信號(hào)電壓Vin超過(guò)第1 n MOS晶體管N1的閾值電壓Vth N時(shí)，第1 n MOS晶體管N1接通。第1 n MOS晶體管一接通時(shí)，則如圖4(d)所示，第2電壓V2開(kāi)始反轉(zhuǎn)。也就是說(shuō)，第1傳遞電路1將輸入信號(hào)Vin的上升沿傳遞到作為輸出合成電路3的輸入的第3逆變器13的輸入端子上。
(C)在時(shí)刻t3處，當(dāng)輸入信號(hào)電壓Vin超過(guò)第1逆變器I1的閾值電壓Vth(a)時(shí)，第1逆變器I1開(kāi)始反轉(zhuǎn)輸出，如圖4(b)所示，輸出第1電壓V1。
(D)在時(shí)刻t4處，圖4(d)所示的輸出電壓V2超過(guò)了第3逆變器I3的閾值電壓Vth(b)時(shí)，第3逆變器I3開(kāi)始反轉(zhuǎn)輸出，如圖4(e)所示，輸出第3電壓V3。
(E)在時(shí)刻t5處，圖4(e)所示的第3電壓V3低于第4逆變器I4的閾值電壓Vth(b)時(shí)，如圖4(b)所示，開(kāi)始將輸出電壓Vout反轉(zhuǎn)。
(F)在時(shí)刻t6處，輸入信號(hào)電壓Vin成為高電平。高電平時(shí)的電壓作為電源電壓Va進(jìn)行說(shuō)明。
(G)在時(shí)刻t9處，輸入信號(hào)電壓Vin開(kāi)始從高電平變化低電平。
(H)在時(shí)刻t10處，輸入信號(hào)電壓Vin低于第1逆變器I1的閾值電壓Vth(a)時(shí)，如圖4(b)所示，第1電壓V1反轉(zhuǎn)。
(I)在時(shí)刻t11處，第1電壓V1超過(guò)第2逆變器I2的閾值電壓Vth(b)時(shí)，如圖4(d)所示，第2電壓V2反轉(zhuǎn)。
(J)在時(shí)刻t12處，第2電壓V2低于第3逆變器I3的閾值電壓Vth(b)時(shí)，如圖4(e)所示，第3電壓反轉(zhuǎn)。
(K)在時(shí)刻t13處，當(dāng)?shù)?電壓V3超過(guò)第4逆變器I4的閾值電壓Vth(b)時(shí)，如圖4(f)所示，輸出電壓Vout反轉(zhuǎn)。
與此相應(yīng)，在傳統(tǒng)的電平變換電路中，在時(shí)刻t7處，第1電壓V1超過(guò)第2逆變器的閾值電壓Vth(b)時(shí)，輸出電壓Vout反轉(zhuǎn)。在時(shí)刻t8處，完成從低電平向高電平的移動(dòng)。
若采用本發(fā)明第1實(shí)施例的電平變換電路，就可高速傳遞輸入信號(hào)電壓Vin的上升沿。也就是說(shuō)，利用第1傳遞電路，上升沿延遲減小、且能夠傳遞占空比變動(dòng)小的信號(hào)波形。
(第2實(shí)施例)如圖4所示，本發(fā)明的第2實(shí)施例的電平變換電路的第1傳遞電路1采用pMOS晶體管而第1實(shí)施例中采用第1 n MOS晶體管，在這一點(diǎn)上是不同的。第1傳遞電路1具有分別將第1逆變器I1的輸出端子與柵極端子相連、將第1高位電源VCC1與源極子相連的第1 p MOS晶體管P1；以及在第1 p MOS晶體管P1的漏極端子和輸出合成電路3的第1輸入端側(cè)之間作二極管連接的第2 p MOS晶體管。第2 p MOS晶體管P2分別將第1 p MOS晶體管P1的漏極端子與源極端子相連、將輸出合成電路3的第1輸入端側(cè)與漏極端子及柵極端子相連接。其他的都與第1實(shí)施例實(shí)質(zhì)上相同，故略去重復(fù)性敘述。
第2實(shí)施例電平變換電路的第1逆變器I1在從信號(hào)輸入端子50輸入的信號(hào)電壓Vin成為高電平時(shí)輸出低電平信號(hào)。第1逆變器I1的輸出電壓在低于第1 p MOS晶體管P1的閾值電壓時(shí)，第1 p MOS晶體管P1接通。第1 p MOS晶體管一接通，則電流就從第1高位電源VCC供向第2 p MOS晶體管P2的源極端子。第2 p MOS晶體管P2則將從源極端子供來(lái)的電流從漏極端子輸出到輸出合成電路3的第1輸入端側(cè)。
第1 p MOS晶體管可使輸入信號(hào)電壓Vin的上升沿的延遲減小。另外，作二極管連接的第2 p MOS晶體管P2將在第1 p MOS晶體管P1接通時(shí)的第1傳遞電路1的輸出電壓抑制在Vb以下。也就是說(shuō)，即使第1 pMOS晶體管P1和第2逆變器I2的輸出電壓V2同時(shí)為高電平的情況下，第2 p MOS晶體管P2也能防止電流從第1高位電源VCC1流入到第2高位電源VCC2。
(第3實(shí)施例)如圖5所示，本發(fā)明第3實(shí)施例的電平變換電路的第1傳遞電路的不同之處在于，將第2實(shí)施例中所述的第1 p MOS晶體管P1替換成連接到低電位電源VCC側(cè)的第3 p MOS晶體管P3。第1傳遞電路1具有第3 p MOS晶體管，該晶體管具有施加第1高位電源電壓的背側(cè)柵極端子、施加低電源電壓Vg的漏極端子以及與輸出合成電路3的第1輸入端側(cè)相連接的源極端子。第3 p MOS晶體管P3的背側(cè)柵極端子與第1高位電源VCC1相連接。其他的都與第1實(shí)施例實(shí)質(zhì)上相同，故略去重復(fù)性的敘述。
若采用第3實(shí)施例的電平變換電路，就可與第1實(shí)施例同樣地減小輸入信號(hào)電壓Vin的上升沿的延遲。另外，即使不用第2實(shí)施例中所述的第2 n MOS晶體管P2，也不會(huì)有電流從第1高位電源VCC1流到第2高位電源VCC2。也就是說(shuō)，輸出電壓不會(huì)超過(guò)第2高位電源電壓，故可不要第2 p MOS晶體管P2。
(第4實(shí)施例)如圖6所示，本發(fā)明第4實(shí)施例的電平變換電路的不同之處在于，將第1實(shí)施例所述的第1 n MOS晶體管N1替換成第2 n MOS晶體管N2及第3 n MOS晶體管N3。第1傳遞電路1具有分別將第1高位電源VCC1與漏極端子相連、將第2傳遞電路2的反轉(zhuǎn)輸出端子與柵極端子相連的第2 n MOS晶體管N2；以及分別將第2 n MOS晶體管N2的源極端子與漏極端子相連、將輸入端子50與柵極端子相連、將低位電源VSS與源極端子相連的第3 n MOS晶體管。第2 n MOS晶體管N2的柵極端子與第1逆變器I1的輸出端子相連接。第1 n MOS晶體管N1和第2 n MOS晶體管N2的連接點(diǎn)與第3逆變器I3的輸出端子相連接。第2 nMOS晶體管N2的柵極端子與低電位電源VSS相連接。其他的都與第1實(shí)施例實(shí)質(zhì)上相同，故略去重復(fù)性的敘述。
第4實(shí)施例中所述的電平變換電路是使第2 n MOS晶體管N2和第3 n MOS晶體管N3根據(jù)輸入信號(hào)的電壓Vin的電平而交替地接通。第2晶體管N2接通時(shí)，就將第1高位電源電壓Va供給第4逆變器I4的輸入端側(cè)。也就是說(shuō)，將輸入信號(hào)電壓Vin的上升沿傳遞給輸出合成電路3。第3 n MOS晶體管接通時(shí)，第4逆變器I4的輸入端子的電壓就成為低電位電源電壓Vg。
若采用第4實(shí)施例的電平變換電路，就可與第1實(shí)施例同樣地減小輸入信號(hào)電壓Vin的上升沿的延遲。
(第5實(shí)施例)
如圖7所示，本發(fā)明第5實(shí)施例的電平變換電路的不同之處在于，第2 n MOS晶體管N2與第3 n MOS晶體管的輸出合成電路3的輸入端側(cè)之間設(shè)有第5逆變器I5而不同于第4實(shí)施例中所述的第1傳遞電路1。第1傳遞電路1具有分別將第1高位電源VCC1與漏極端子相連、將第2傳遞電路的反轉(zhuǎn)輸出端子與柵極端子相連的第2 n MOS晶體管N2；分別將第2 n MOS晶體管N2的源極端子與漏極端子相連、將輸入端子50與柵極端子相連、將低位電源VSS與源極端子相連的第3 n MOS晶體管；以及分別將第2晶體管N2和第3晶體管N3的連接點(diǎn)與輸入端子相連、將輸出合成電路3的第1輸入端子與輸出子相連的第5逆變器I5。第5逆變器I5的輸出端子與第3逆變器I3的輸入端子相連接。其他的都與第4實(shí)施例實(shí)質(zhì)上相同，故略去重復(fù)性的敘述。
第5實(shí)施例的電平變換電路是使第2 n MOS晶體管N2和第3 n MOS晶體管N3根據(jù)輸入信號(hào)的電壓Vin的電平而交替地接通。第2晶體管N2接通時(shí)，就將第1高位電源電壓V供給第5逆變器I5。第3 n MOS晶體管N3接通時(shí)，第5逆變器I5的輸入端子的電壓就成為低電位電源電壓Vg。第5逆變器I5將從輸入端輸入的信號(hào)反轉(zhuǎn)過(guò)來(lái)的信號(hào)輸出到第3逆變器I3的輸入端子。
若采用第5實(shí)施例所述的電平變換電路，就可與第1實(shí)施例同樣地減小輸入信號(hào)電壓Vin的上升沿的延遲。
(第6實(shí)施例)如圖8所示，本發(fā)明第6實(shí)施例的電平變換電路的不同之處在于，將第5實(shí)施例中所述的第2 n MOS晶體管N2和第3 n MOS晶體管的柵極端子的連接點(diǎn)互換。
第1傳輸電路1具有分別將第1高位電源VCC1與漏極端子相連、將輸入端子50與柵極端子相連的第2 n MOS晶體管N2；分別將第2 n MOS晶體管N2的源極端子和漏極端子相連、將第2傳遞電路2的反轉(zhuǎn)輸出端子與柵極端子相連、將低位電源VSS與源極端子相連的第3 n MOS晶體管N3；以及分別將第2晶體管N2與第3晶體管N3的連接點(diǎn)與輸出端子相連、將合成電路3的第1輸入端子與輸出端子相連的第5逆變器。第5逆變器I5的輸出端子與第3逆變器I3的輸入端子相連接。其他的都與第4實(shí)施例實(shí)質(zhì)上相同，故略去重復(fù)性的敘述。
第5實(shí)施例的電平變換電路是使第2 n MOS晶體管N2和第3 n MOS晶體管N3根據(jù)輸入信號(hào)電壓Vin的電平而交替地接通。第2晶體管N2接通時(shí)，就將第1高位電源電壓供給到第5逆變器I5的輸入端側(cè)。第3 n MOS晶體管N3接通時(shí)，第5逆變器I5的輸入端子的電壓就成為低電位電源電壓Vg。第5逆變器將從輸入端子輸入的信號(hào)反轉(zhuǎn)過(guò)來(lái)的信號(hào)輸出到第3逆變器I3的輸入端子。
若采用第5實(shí)施例所述的電平變換電路，就可與第1實(shí)施例同樣地減小輸入信號(hào)電壓Vin的上升沿延遲。
(第7實(shí)施例)如圖9所示，本發(fā)明第7實(shí)施例的電平變換電路的不同之處在于，將第1實(shí)施例所述的第1 n MOS晶體管N1替換為第4 p MOS晶體管P1的閾值電壓晶體管P4與逆變器I6。第1傳遞電路1具有分別將第1高位電源VCC1與源極端子相連、將輸入端子50與柵極端子相連的第4 p MPS晶體管P4；以及分別將第5 p MOS晶體管P4的漏極端子與輸入端子相連、將輸出合成電路3的輸入端子與第1輸入端子相連的第6逆變器I6。第6逆變器I6的輸出端子與第4逆變器I4的輸入端子相連接。其他的都與第1實(shí)施例實(shí)質(zhì)上相同，故略去重復(fù)性的敘述。
若采用第7實(shí)施例的電平變換電路，就可通過(guò)采用第6逆變器16來(lái)截?cái)嘤傻?高位電源Va到低位電源電壓Vg的電流路徑。
(第8實(shí)施例)如圖10所示，本發(fā)明第8實(shí)施例的電平變換電路的不同之處在于，將第7實(shí)施例所述的第4 p MOS晶體管P4替換為連接到低位電源VSS的第5 p MOS晶體管P5。第1傳遞電路1具有分別將第2傳遞電路的反轉(zhuǎn)輸出端子與柵極端子相連、將低位電源與漏極端子相連的第5 p MOS晶體管P5；以及分別將第5 pMOS晶體管P5的源極端子與輸入端子相連、將輸出合成電路3的第1輸入端子與輸出端相連的第7逆變器I7。第7逆變器I7的輸出端與第4逆變器I4的輸入端子相連接。其他的都與第1實(shí)施例實(shí)質(zhì)上相同，故略去重復(fù)性的敘述。
若采用第8實(shí)施例的電平變換電路，就能與第1實(shí)施例同樣地減小輸入信號(hào)電壓Vin的上升沿的延遲。
(第9實(shí)施例)如圖11所示，本發(fā)明第9實(shí)施例的電平變換電路的不同之處在于，對(duì)于第1實(shí)施例中所述的輸出合成電路3，具有任意級(jí)數(shù)的逆變器。其他的都與第1實(shí)施例實(shí)質(zhì)上相同，故略去重復(fù)性的敘述。
若采用第9實(shí)施例的電平變換電路，由于逆變器是多級(jí)連接的，故可將第1傳遞電路1和第2傳遞電路2的輸出信號(hào)輸出到任意位置，就可進(jìn)行傳遞輸入信號(hào)電壓Vin的上升沿的時(shí)序的調(diào)節(jié)。也就是說(shuō)，就可調(diào)節(jié)輸出信號(hào)相對(duì)于輸入信號(hào)的占空比變化。
熟悉本發(fā)明技術(shù)領(lǐng)域的技術(shù)人員可以在了解本發(fā)明所揭示的內(nèi)容后，在本發(fā)明的精神實(shí)質(zhì)范圍內(nèi)可作出各種各樣的具體變形。
權(quán)利要求
1.一種電平變換電路，它包括檢測(cè)輸入信號(hào)的上升沿而將之作為上升沿信號(hào)輸出的第1傳遞電路；檢測(cè)上述輸入信號(hào)的下降沿而將之作為下降沿信號(hào)輸出的第2傳遞電路；以及將上述上升沿信號(hào)和上述下降沿信號(hào)進(jìn)行合成而輸出的輸出合成電路。
2.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第1傳遞電路還包括施加上述輸入信號(hào)脈沖的柵極端子；與第1高位電源連接的漏極端子；以及具有連接上述輸出合成電路的第1輸入端側(cè)的源極端的第1 n MOS晶體管。
3.如權(quán)利要求1或2所述的電平變換電路，其特征在于，所述第1 n MOS晶體管的背側(cè)柵極端子與低位電源相連。
4.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第1傳遞電路還包括第1 p MOS晶體管，具有施加上述輸入信號(hào)電壓的反轉(zhuǎn)電壓的柵極端子與連接第1高位電源的源極端子；以及第2 p MOS晶體管，在上述第1 p MPS晶體管的漏極端子和所述輸出合成電路的第1輸入端側(cè)之間作二極管連接。
5.如權(quán)利要求4所述的電平變換電路，其特征在于，所述第2 p MOS晶體管還包括連接上述第1 p MOS晶體管的漏極端子的源極端子；以及與所述輸出合成電路的第1輸入端側(cè)相連接的漏極端子和柵極端子。
6.如權(quán)利要求6所述的電平變換電路，其特征在于，所述第1 p MOS晶體管的背側(cè)柵極端子與第1高位電源相連接。
7.如權(quán)利要求1所述的電平變換電路，其特征在于，上述第1傳遞電路還包括施加上述輸入信號(hào)電壓的反轉(zhuǎn)電壓的柵極端子；與低位電源相連接的漏極端子；以及具有與上述輸出合成電路的第1輸入端側(cè)相連接的源極端子的第3 p MOS晶體管。
8.如權(quán)利要求7所述的電平變換電路，其特征在于，所述第3 p MOS晶體管的背側(cè)柵極端子與第1高位電源相連接。
9.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第1傳遞電路還包括漏極端子與第1高位電源連接、柵極端子與第2傳遞電路的反轉(zhuǎn)輸出端子與柵極端子連接的第2 n MOS晶體管；以及具有與該第2 n MOS晶體管的源極端子相連接的漏極端子、施加所述輸入信號(hào)電壓的柵極端子和與低位電源連接的源極端子的第3 n MOS晶體管。
10.如權(quán)利要求9所述的電平變換電路，其特征在于，所述第2 n MOS晶體管的背側(cè)柵極端子與低位電源相連接。
11.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第1傳遞電路還包括具有與第1高位電源相連接的漏極端子以及與上述第2傳遞電路2的反轉(zhuǎn)輸出端子相連接的柵極端子的第2 n MOS晶體管；具有與該第2 n MOS晶體管的源極端子相連接的漏極端子、施加輸入信號(hào)電壓的柵極端子以及與低位電源相連接的源極端子的第3 n MOS晶體管；以及分別將上述第2與第3的n MOS晶體管的連接點(diǎn)連接到輸入端子、將上述輸出合成電路的第1輸入端子連接到輸出端子上的第5逆變器。
12.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第1傳遞電路還包括具有施加上述輸入信號(hào)電壓的柵極端子以及與第1高位電源相連接的漏極端子的第2 n MOS晶體管；具有施加上述輸入信號(hào)電壓的反轉(zhuǎn)電壓的柵極端子、與低位電源相連接的源極端子以及與上述第2 n MOS晶體管的源極端子相連接的漏極端子的第3 n MOS晶體管；以及具有與上述第3 n MOS晶體管的漏極端子相連接的輸入端子以及與上述輸出合成電路的第1輸入端側(cè)相連接的輸出端子的第5逆變器。
13.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第1傳遞電路還包括具有施加上述輸入信號(hào)電壓的柵極端子、與第1高位電源相連接的源極端子以及將反轉(zhuǎn)輸出電壓輸出到輸出合成電路上的漏極端子的第4 p MOS晶體管；以及分別將上述第4 p MOS晶體管的漏極端子與輸入端子相連接、將上述輸出合成電路的第1輸出端子與輸出端子相連接的第6逆變器。
14.如權(quán)利要求13所述的電平變換電路，其特征在于，所述第4 p MOS晶體管的背側(cè)柵極端子與第1高位電源相連接。
15.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第1傳遞電路還包括具有與上述第2傳遞電路的反轉(zhuǎn)輸出端相連接的柵極端子以及與低位電源相連接的漏極端子的第5 p MOS晶體管；以及分別將該第5 p MOS晶體管的源極端子與輸入端子相連接、將上述輸出合成電路的第1輸入端子與輸出端子相連接的第5逆變器。
16.如權(quán)利要求15所述的電平變換電路，其特征在于，上述第5 p MOS晶體管的背側(cè)柵極端子與第1高位電源相連接。
17.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第1傳遞電路還包括施加輸入信號(hào)電壓的反轉(zhuǎn)電壓的柵極端子；施加第1高位電源電平電壓的背側(cè)柵極端子；以及具有與低位電源相連的漏極端子以及與上述輸出合成電路的第1輸出端側(cè)相連接的源極端子的第1 p MOS晶體管。
18.如權(quán)利要求1所述的電平變換電路，其特征在于，所述第2傳遞電路還包括將輸入信號(hào)電壓輸入到輸入端子上而在第1高位電源電壓下動(dòng)作的第1逆變器；以及將上述第1逆變器的輸出端子與輸入端子相連接而在比上述第1高位電源電壓要低的第2高位電源電壓下動(dòng)作的第2逆變器。
19.如權(quán)利要求1所述的電平變換電路，其特征在于，所述輸出合成電路還包括其輸出與上述第1傳遞電路的輸出連接于同一個(gè)節(jié)點(diǎn)上的上述第2傳遞電路。
20.如權(quán)利要求1所述的電平變換電路，其特征在于，所述輸出合成電路還包括其輸出與上述傳遞電路的輸出連接于不同的節(jié)點(diǎn)上的上述第2傳遞電路。
全文摘要
本發(fā)明的電平變換電路包括檢測(cè)輸入信號(hào)的上升沿而將之作為上升沿信號(hào)輸出的第1傳遞電路；檢測(cè)上述輸入信號(hào)的下降沿而將之作為下降沿信號(hào)輸出的第2傳遞電路；以及將上述上升沿信號(hào)和上述下降沿信號(hào)合成后輸出的輸出合成電路。
文檔編號(hào)H03K19/003GK1428859SQ0215745
公開(kāi)日2003年7月9日 申請(qǐng)日期2002年12月19日 優(yōu)先權(quán)日2001年12月19日
發(fā)明者岡元立太, 竹中恭一, 吉沢秋彥 申請(qǐng)人:株式會(huì)社東芝