專利名稱：用于生成漂移或漂移序列的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于生成漂移(Wander)或漂移序列(Wandersequenzen)的電路，該漂移或漂移序列具有小于10Hz，特別地，小于1Hz的頻率，通過一個分頻電路，在輸入端接收一個頻率相對較高的脈沖信號，并在輸出端輸出經(jīng)過分頻的脈沖信號，由該脈沖信號形成各自的漂移或各自的漂移序列。
具有10Hz以下頻率的漂移和漂移序列應(yīng)用于測試和測量技術(shù)，用來研究長周期信號的信號傳輸電路的特性。因此漂移或漂移序列的應(yīng)用需要和同步數(shù)字信號傳輸聯(lián)系起來，例如在ITU-T推薦標(biāo)準(zhǔn)G.823(03/93)中所規(guī)定的。
產(chǎn)生上述種類的漂移或漂移序列目前只能以相當(dāng)高的設(shè)備技術(shù)上的開銷來實現(xiàn)。其中采用了可以調(diào)整功能和頻率的信號發(fā)生器，但是它導(dǎo)致了在低頻采樣下所需漂移幅度的輸出總是以很高的電路技術(shù)上的開銷來實現(xiàn)。
因此本發(fā)明的目的是提供一種方案，以相對較小的電路開銷來實現(xiàn)在開頭所提到的電路，用以生成頻率在10Hz以下，并優(yōu)選地在1Hz以下的漂移或漂移序列。
本發(fā)明在開頭所提到的那種電路中通過下述方案來實現(xiàn)上述目的該分頻電路具有兩個分別包括一個計數(shù)器陣列的單個的分頻器，這兩個分頻器在輸入端共同接收上述具有相當(dāng)高的頻率的脈沖信號，一個計數(shù)器陣列的計數(shù)周期相對于另一個計數(shù)器陣列的計數(shù)周期，在各自要生成的漂移周期或各自要生成的漂移序列周期之內(nèi)，根據(jù)所希望的漂移或漂移序列的波形(Verlauf)而改變。并且在兩個計數(shù)器陣列的輸出端接有一個相位比較器電路，從相位比較器的輸出端可得到各自的漂移或各自的漂移序列。
本發(fā)明表現(xiàn)為特別小的電路開銷的優(yōu)點，用以產(chǎn)生頻率在10Hz以下并優(yōu)選地在1Hz以下的漂移或漂移序列。僅僅通過采用兩個計數(shù)器陣列，以及通過在上述方法中使一個計數(shù)器陣列的計數(shù)周期相對于另一個計數(shù)器陣列的計數(shù)周期而改變，創(chuàng)造了一個前提，借助于一個連接在兩個計數(shù)器陣列輸出端上的相位比較器電路，可以得到各自所希望的漂移或各自所希望的漂移序列。
符合目的地，一個低通濾波器被連接在上述相位比較器之后。它帶來了這樣的優(yōu)點各自的漂移和各自的漂移序列得到一個所希望的平滑的波形。
優(yōu)選地，每個計數(shù)器電路被連接在一個本身的振蕩器電路的輸出端。由此通過至少兩個振蕩器電路之一的相應(yīng)的控制，可以在可能的情況下進一步改變各自的漂移或各自的漂移序列。
如果每個振蕩器電路分別屬于一個PLL電路，則具有特別的優(yōu)點。這樣產(chǎn)生的各自的漂移或各自的漂移序列可以具有很好的穩(wěn)定性，即具有很小的抖動。通過對位于PLL電路之一的輸出環(huán)路內(nèi)的計數(shù)器陣列施加影響，可以通過改變相應(yīng)計數(shù)器陣列的計數(shù)器值，在一個固定的計數(shù)周期內(nèi)以很高的穩(wěn)定性來生成各自要生成的漂移或各自要生成的漂移序列。
下面以附圖為例更詳細(xì)的說明本發(fā)明。


圖1以電路框圖的形式表示了根據(jù)本發(fā)明的電路的第一種實施例。
圖2以電路框圖的形式表示了根據(jù)本發(fā)明的電路的第二種實施例。
圖3表示了脈沖或信號的時間波形，這些脈沖或信號在圖1和圖2所示的電路中在不同的電路結(jié)點上出現(xiàn)。
圖4表示了漂移或一個漂移序列的時間波形，該漂移或漂移序列在圖1和圖所示的電路中在其它的電路結(jié)點上出現(xiàn)。
圖1中根據(jù)本發(fā)明以一個電路框圖的形式作為第一種實施例而表示的電路包括一個分頻電路，它具有兩個分別包含一個計數(shù)器陣列的單個的分頻器CNTa、CNTb，并且在一個共同的輸入端接口IN處輸入具有相對較高的頻率的輸入脈沖，例如頻率為8kHz的脈沖，該脈沖可以由頻率為例如16.384MHz的脈沖導(dǎo)出。提供這一脈沖的發(fā)生器電路必須以非常高的精確度(10-12)來工作，以能夠提供希望的漂移或漂移序列。所提到的兩個單個的分頻器CNTa、CNTb(這兩個分頻器基本上具有相同的分頻關(guān)系，即以相同的方法構(gòu)成)中的每一個包含一個計數(shù)器陣列，計數(shù)器陣列在這里通過兩個串聯(lián)的分計數(shù)器或單個計數(shù)器C11、C12或C21、C22構(gòu)成，其中分計數(shù)器C11、C21對輸入脈沖進行第一次粗略的分頻，而其中分計數(shù)器C12、C22進行最后的分頻。原則上每個計數(shù)器陣列也可以僅由一個計數(shù)器構(gòu)成。
通過屬于單個分頻器CNTb的分計數(shù)器C22的調(diào)節(jié)輸入端，也可能通過與之相連的分計數(shù)器C21的調(diào)節(jié)輸入端，一個控制電路CTR1與控制輸出端相連。CTR1通過一個控制輸入端被連接到一個輸入端接口Cin，并通過一個信號輸入端被連接到分計數(shù)器C22的輸出端。借助于這一控制電路CTR1，至少分計數(shù)器C22的計數(shù)周期相對于屬于另一個單個分頻器CNTa的相應(yīng)分計數(shù)器C12的計數(shù)周期，在各自要生成的漂移或各自要生成的漂移序列的固定的周期之內(nèi)，根據(jù)希望的漂移或漂移序列的波形而被改變，如從圖3和4的關(guān)系中進一步所說明的。
根據(jù)圖1，一個相位比較器電路COMg的輸入端被連接在兩個單個的分頻器CNTa和CNTb的輸出端O1和O2上。在這一作為包含一個“與”門的電路而表示的相位比較器電路COMg的輸出端O3處，連接著一個低通濾波器TPFg，它的輸出端與電路的一個輸出端O4相連。在剛剛提到的兩個輸出端O3和O4處可以得到各自希望的漂移或各自希望的漂移序列。對此將通過圖4進一步討論。
圖2中根據(jù)本發(fā)明表示了作為第二種實施例的圖1中所示電路的一種改進型。根據(jù)圖2，分別由兩個分計數(shù)器CNT1a和CNT1b以及CNT2a和CNT2b組成的計數(shù)器陣列(適用于同樣的實施例，優(yōu)選地由根據(jù)圖1的部件CNTa、CNTb制成)，分別被連接到一個分開的振蕩器電路OSC1或OSC2的輸出端；這兩個振蕩器電路OSC1和OSC2的輸入端分別連接到一個低通濾波器TPF1或TPF2的輸出端。
這兩個振蕩器電路OSC1和OSC2分別屬于一個分開的PLL電路PLL1或PLL2，在PLL電路內(nèi)部它們通過各自的低通濾波器TPF1或TPF2分別連接到一個所屬的相位比較器電路COM1或COM2的輸出端。相位比較器電路COM1和COM2通過其輸入端共同連接到一個以IN來表示的輸入接口上，在上述情況下具有相對較高的頻率的輸入信號輸入到該接口，例如頻率為8kHz的脈沖，它可以由頻率為16.384MHz的脈沖導(dǎo)出。提供該脈沖的發(fā)生器電路在這里也必須以非常高的精確度(10-12)工作，以能夠提供希望的漂移和漂移序列。所提到的8kHz的輸入信號在根據(jù)圖2的電路中提供了參考脈沖或參考信號。兩個同樣分別表示為包含一個“與”門的電路的相位比較器電路COM1和COM2，通過其另外的輸入端，與分別與所屬的振蕩器電路OSC1和OSC2相接的電路相連接。在上述情況下，分計數(shù)器CNT1b和CNT2b的輸出端O1和O2，與相位比較器COM1和COM2的相應(yīng)的輸入端相連接。但是原則上也可以使另外的分計數(shù)器CNT1a或CNT2a的輸出端與所說相位比較器COM1和COM2的相應(yīng)的輸入端相連接。
如圖1所示的電路一樣，在圖2所示的電路中至少分計數(shù)器CNT2b的控制輸入端，也可能還有分計數(shù)器CNT2a的控制輸入端，與一個控制電路CTR2的控制輸出端相連接，該控制電路CTR2可以和圖1中所示的控制電路CTR1相對應(yīng)。與此對應(yīng)地，相應(yīng)的控制電路CTR2通過一個控制輸入端連接到一個輸入接口Cin上，并且通過一個信號輸入端連接到分計數(shù)器CNT2b的輸出端。
在圖2中所示的兩個計數(shù)器，其中一個包括分計數(shù)器CNT1a和CNT1b，另外一個包括分計數(shù)器CNT2a和CNT2b，在其輸出端連接有一個相位比較器電路COM3，在它的輸出端O3處連接有一個低通濾波器TPF3，其輸出端與一個輸出端O4相連接。相位比較器電路COM3和低通濾波器TPF3對應(yīng)于圖1所示電路中的相位比較器電路COMg或低通濾波器TPFg。
在已經(jīng)對圖1和2中所示電路的建立作了充分的說明后，現(xiàn)在來討論圖3和4中所示的圖示，以說明在本發(fā)明中所運用的生成漂移或漂移序列的原理。在此可以看出，根據(jù)圖1和2的兩個用于生成具有非常小的、在10Hz以下的或優(yōu)選地在1Hz以下的頻率的漂移或漂移序列的電路基本上以相同的方式工作。
在圖3中所示的圖示表示了在圖1和圖2所示電路中的不同電路結(jié)點上出現(xiàn)的在時間軸上的脈沖或信號。在以IN表示的一行上表示的是在根據(jù)圖1和2的電路中在輸入端接口處出現(xiàn)的輸入脈沖，它可以以8kHz的相當(dāng)高的頻率出現(xiàn)，并可以由頻率例如為16.384MHz的信號導(dǎo)出。在根據(jù)圖1的電路的情況下，在兩個分計數(shù)器CNTa和CNTb中的這些輸入脈沖被分頻，這樣最后在圖1所示的輸出端O1和O1處出現(xiàn)了輸出信號，其頻率例如分別為8kHz。相應(yīng)地，對于根據(jù)圖2的電路中的分計數(shù)器CNT1a、CNT1b以及CNT1b和CNT2a同樣適合。
根據(jù)圖3，O2行標(biāo)出的脈沖的前端相對于O1行標(biāo)出的相應(yīng)脈沖的前端，關(guān)于分別表示的前向觀察點，要分別延遲一段大約在圖3最上面一行IN所示脈沖的周期。根據(jù)圖3，這一延遲出現(xiàn)在與O1行所示脈沖的同一方向上(在圖3中為向右)。其中在這一方向上的相應(yīng)改變可以通過與輸出漂移或輸出漂移序列的周期相差π/2的時間間隔來實現(xiàn)。此后，O2行所示脈沖的相應(yīng)的前端相對于O1行所示相應(yīng)脈沖的前端、在另一方向上(根據(jù)圖3為向左)、在要輸出的漂移或要輸出的漂移序列的周期之內(nèi)、在π的持續(xù)時間內(nèi)的改變可以實現(xiàn)。因此，最后在π/2的持續(xù)時間內(nèi)，O2行所示脈沖的前端關(guān)于圖3中O1行所示脈沖的前端、通過先前所述的方法(即在圖3中向右延遲)，在要輸出的漂移或要輸出的漂移序列的上述周期之內(nèi)、在π/2的持續(xù)時間內(nèi)的改變可以實現(xiàn)。
上述圖3中O2行所示輸出信號的脈沖前端相對于圖3中O1行所示輸出信號的脈沖前端的延遲，通過圖1所示分計數(shù)器C22或圖2所示分計數(shù)器CNT2a的相應(yīng)設(shè)置、通過與其控制輸入端相連的控制電路CTR1或CTR2來實現(xiàn)。其中通過該控制電路CTR1或CTR2，相應(yīng)分計數(shù)器C22或CNT2a的一個計數(shù)周期相對于另外的相應(yīng)分計數(shù)器C12或CNT1a的計數(shù)周期在要生成的漂移或要生成的漂移序列的持續(xù)周期之內(nèi)被改變，并且對另外的計數(shù)周期根據(jù)該漂移或漂移序列各自希望的波形實現(xiàn)了這一改變。為了進一步說明這一任務(wù)，將要討論圖4所示的圖示。
根據(jù)圖4的圖示在一個幅度-時間軸示意圖中在時間軸上表示了根據(jù)圖1或圖2的電路中在輸出端O3或輸出端O4處出現(xiàn)的輸出信號(漂移或漂移序列)。其中在輸出端或輸出端接口O3處出現(xiàn)的輸出信號表示一個在0到π的時間間隔之內(nèi)具有一個正值的三角形波形，以及一個緊接著的在π到2π的時間間隔之內(nèi)的負(fù)的波形。從0到2π的時間間隔表示要生成的漂移或要生成的漂移序列的一個周期。
具有階梯形分級的三角形波形的輸出信號基于先前在圖3中所述的關(guān)于O1和O2行所示脈沖或輸出信號的關(guān)系被生成。其中，在圖4中用O3所示的輸出信號的各自的分級高度(幅度)取決于在圖3中的O1和O2行、以及在圖1和圖2中相應(yīng)電路結(jié)點處出現(xiàn)的輸出信號之間的相位差，它通過相位比較器電路COMg或COM3來處理。而各自的分級寬度(在時間軸t的方向上)取決于持續(xù)時間，在要生成的漂移或要生成的漂移序列的周期之內(nèi)(0-2π)輸出先前提到的幅度。這意味著，通過用于該持續(xù)時間的控制電路CTR1或CTR2分別實現(xiàn)了分計數(shù)器C22的相應(yīng)調(diào)整。
為了能夠進行剛才所提到的分計數(shù)器C22的調(diào)整，可以在控制電路CTR1的控制輸入端或輸入接口Cin處輸入一個相應(yīng)的控制信號，輸入一個控制輸入端的控制信號確定各自的持續(xù)時間，在持續(xù)時間之內(nèi)保持分計數(shù)器C22或CNT2a的調(diào)整(保持分級寬度)，并且輸入另外一個輸入接口的控制信號確定分計數(shù)器C22或CNT2a的改變的數(shù)目(幅度)，分計數(shù)器C22或CNT2a用于根據(jù)其他相應(yīng)分計數(shù)器C12或CNT1a的計數(shù)器調(diào)整來改變其計數(shù)器調(diào)整，如圖3中所說明的。為了能夠?qū)嵤┻@種控制，根據(jù)圖1和2，控制電路CTR1和CTR2分別通過一個信號輸入端連接到電路結(jié)點和輸出端O2。
借助于根據(jù)圖1或圖2的電路中的低通濾波器TPFg或TPF3，由圖4所示的輸出信號O3可以形成正弦形的輸出信號O4，它由根據(jù)圖1和2的電路中相應(yīng)表示的輸出端或輸出端接口O4輸出。這意味著，三角形波形的輸出信號O3被平滑為輸出信號O4。此外，相位比較器電路COM2的輸出信號的平滑在圖2所示電路中通過低通濾波器TPF2來進行。通過平滑，根據(jù)圖2的振蕩器電路OSC2形成一個穩(wěn)定的控制電壓，它以穩(wěn)定的頻率輸出一個振蕩器輸出信號。
基于上面給出的用于分別在根據(jù)圖1和2的電路中的輸入端接口IN以及在輸出端O1和O2處出現(xiàn)的脈沖的計數(shù)值，可以從該電路的輸出端O3或O4得到如圖4所示的頻率例如達到12μHz、相應(yīng)周期時間T＝23.148h的漂移或漂移序列。其中圖4所示的漂移序列的波形可以達到例如295級(時間軸t)。
最后可見，圖1和2所示電路中包含的相位比較器電路優(yōu)選地為對相位敏感的相位比較器電路，如它們在文獻中以類型2的鑒相器或PD系統(tǒng)所表示的(參見參考書“Einfuehrung in die PLL-Technik”，H.Geschwinde，F(xiàn)riedr.Vieweg&Sohn出版社，不倫瑞克/威斯巴登，1980，118頁起，以及參考書“Theorie und Anwendungen desphase-locked-loops”，Roland Best，AT出版社，阿勞/瑞士，1993，96-99頁)。
此外還指出，根據(jù)本發(fā)明的電路不僅適合用于生成如上面所述的正弦形的漂移或漂移序列，還可以生成一般的其他形式的漂移或漂移序列?？梢钥吹?，根據(jù)圖1和2的電路中分別控制的控制電路CTR1或CTR2通過相應(yīng)的控制信號輸出來確定漂移或漂移序列的形式。鑒于根據(jù)圖2的電路還應(yīng)注意到，其振蕩器電路OSC1和OSC2可以分別調(diào)整，以產(chǎn)生更多樣的漂移或漂移序列，這可以借助于控制電路CTR2來實現(xiàn)。
權(quán)利要求
1.用于生成頻率在10Hz以下的漂移或漂移序列的電路，具有一個分頻電路，它在輸入端接收頻率相對較高的脈沖信號，并在輸出端輸出經(jīng)過分頻的脈沖信號，由輸出信號形成各自的漂移或各自的漂移序列，其特征在于，分頻電路具有兩個分別包含一個計數(shù)器陣列(C11，C12；C21，C22或CNT1a，CNT1b；CNT2a，CNT2b)的單個的分頻器，它們在輸入端共同接收上述具有相當(dāng)高的頻率的脈沖信號，一個計數(shù)器陣列(C22，CNT2b)的計數(shù)周期相對于另外的計數(shù)器陣列(C12；CNT1b)的計數(shù)周期，在分別要生成的漂移或分別要生成的漂移序列的周期之內(nèi)，根據(jù)漂移或漂移序列的所希望的波形而改變，并且在兩個計數(shù)器陣列(C11，C12；C21，C22或CNT1a，CNT1b；CNT2a，CNT2b)的輸出端連接有一個相位比較器電路(COMg；COM3)，由相位比較器電路的輸出端可得到各自的漂移或各自的漂移序列。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，上述相位比較器電路(COMg；COM3)之后連接有一個低通濾波器(TPFg；TPF3)。
3.根據(jù)權(quán)利要求1或2所述電路，其特征在于，每個計數(shù)器陣列(CNT1a，CNT1b；CNT2a，CNT2b)被連接到一個本身的振蕩器電路(OSC1；OSC2)的輸出端。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，每個振蕩器電路(OSC1；OSC2)分別屬于一個PLL電路(PLL1，PLL2)。
全文摘要
根據(jù)本發(fā)明，一種分頻電路用于生成具有小于10Hz的頻率，特別地，小于1Hz的頻率的漂移或漂移序列。上述分頻電路在輸入端接收一個相對高頻率的脈沖信號，并具有兩個計數(shù)器陣列(C11，C12；C21，C22)，以及一個連接到上述計數(shù)器陣列的輸出端的相位比較器電路(COMg)。一個計數(shù)器陣列(C22)的計數(shù)周期關(guān)于另一個計數(shù)器陣列(C12)的計數(shù)周期，在各自要生成的漂移周期或各自要生成的漂移序列周期之內(nèi)，根據(jù)所希望的漂移或漂移序列的波形而被改變。
文檔編號H03K4/00GK1418401SQ01806502
公開日2003年5月14日 申請日期2001年4月27日 優(yōu)先權(quán)日2000年4月27日
發(fā)明者迪特馬爾·尤爾什克 申請人:西門子公司