本發(fā)明涉及芯片領(lǐng)域，具體而言，涉及一種靜電保護電路、io電路及電子設(shè)備。

背景技術(shù)：

1、隨著科學(xué)的進步和社會的發(fā)展，集成電路(integratedcircuits)產(chǎn)品的應(yīng)用普及度越來越高，涉及領(lǐng)域越來越多，對于人們生活改善和工作學(xué)習(xí)效率的提升帶來了積極的作用。在集成電路中，靜電放電（electrostatic?discharge，簡稱esd）對芯片的可靠性影響不容忽視，尤其在深亞微米、納米技術(shù)普遍應(yīng)用的當(dāng)今，外部環(huán)境、人體、機械、輻射場等靜電放電對ic破壞性的影響更加顯著。

2、靜電放電是造成電子器件或電路系統(tǒng)受到過度電性應(yīng)力破壞的主要因素，這種破壞會導(dǎo)致集成電路形成一種永久性的毀壞，因而影響電路功能，從而使得電子產(chǎn)品工作不正常。

3、然而，靜電放電通常是由人為或環(huán)境因素所影響形成的，很難完全避免。因此除了加強工作場所對靜電累積的控制之外，必須在集成電路中加入具有esd防護的結(jié)構(gòu)，以確保集成電路在esd情況下的安全性。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提供一種靜電保護電路、io電路及電子設(shè)備，以改善上述問題。

2、為了實現(xiàn)上述目的，本發(fā)明實施例采用的技術(shù)方案如下：

3、第一方面，本發(fā)明實施例提供一種靜電保護電路，所述靜電保護電路包括三個保護單元，分別為第一保護單元、第二保護單元以及第三保護單元；

4、所述第一保護單元的第一端連接于芯片供電電源，所述第一保護單元的第二端連接于芯片參考地；

5、所述第二保護單元的第一端連接于io接口，所述第二保護單元的第二端連接于所述芯片參考地；

6、所述第三保護單元的第一端連接于所述芯片供電電源，所述第三保護單元的第二端連接于所述io接口；

7、所述保護單元用于在其自身的第一端和第二端之間的電壓差大于開啟閾值時，切換為導(dǎo)通狀態(tài)，且導(dǎo)通方向為高電壓端到低電壓端。

8、需要說明的是，當(dāng)出現(xiàn)靜電放電時，通過形成兩條泄放路徑，大大降低io總線對應(yīng)的引腳（pin）在靜電放電情況下的鉗位電壓，降低鉗位電壓高于芯片系統(tǒng)擊穿電壓的可能性，對芯片內(nèi)部電路進行保護，保障其正常運行。

9、還需要說明的是，第三保護單元的開啟閾值大于芯片供電電源vdd的供電電壓，從而在正常工作的情況下，即使io總線有電，也可以避免io總線上的電流通過第三保護單元倒灌至芯片供電電源vdd，起到防倒灌的作用。

10、可選地，所述第三保護單元包括第一mos管和第二mos管；所述第一mos管的柵極和所述第一mos管的第一端連接于所述io接口；所述第一mos管的第二端連接于所述第二mos管的第一端；所述第二mos管的柵極和所述第二mos管的第二端連接于所述芯片供電電源。通過第一mos管和第二mos管進行級聯(lián)，保障其能夠在靜電放電時，形成泄放路徑，并且在正常工作時，能夠起到防倒灌的作用。

11、可選地，所述第三保護單元還包括第一電阻和第二電阻；所述第一電阻的一端連接于所述第一mos管的柵極，所述第一電阻的另一端連接于所述第一mos管的第一端；所述第二電阻的一端連接于所述第二mos管的柵極，所述第二電阻的另一端連接于所述第二mos管的第二端。通過設(shè)置第一電阻和第二電阻，靈活調(diào)控第三保護單元中類ggnmos觸發(fā)狀態(tài)對應(yīng)的觸發(fā)電壓（進而改變開啟閾值），實現(xiàn)靈活調(diào)控靜電保護的作用。

12、可選地，所述第三保護單元包括第一mos管和第二mos管；所述第一mos管的第一端連接于所述io接口；所述第一mos管的第二端連接于所述第二mos管的第一端；所述第一mos管的柵極和所述第二mos管的柵極均連接于所述第一mos管的第二端與所述第二mos管的第一端之間；所述第二mos管的第二端連接于所述芯片供電電源。通過第一mos管和第二mos管進行級聯(lián)，保障其能夠在靜電放電時，形成泄放路徑，并且在正常工作時，能夠起到防倒灌的作用。

13、可選地，所述第三保護單元還包括第一電阻和第二電阻；所述第一電阻的一端連接于所述第一mos管的柵極，所述第二電阻的一端連接于所述第二mos管的柵極；所述第一電阻的另一端和所述第二電阻的另一端均連接于所述第一mos管的第二端與所述第二mos管的第一端之間。通過設(shè)置第一電阻和第二電阻，靈活調(diào)控第三保護單元中類ggnmos觸發(fā)狀態(tài)對應(yīng)的觸發(fā)電壓（進而改變開啟閾值），實現(xiàn)靈活調(diào)控靜電保護的作用。

14、第二方面，本發(fā)明實施例提供一種io電路，所述io電路包括io總線和上述的靜電保護電路。

15、第三方面，本發(fā)明實施例提供一種電子設(shè)備，電子設(shè)備包括：上述的io電路。

16、為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附附圖，作詳細(xì)說明如下。

技術(shù)特征：

1.一種靜電保護電路，其特征在于，所述靜電保護電路包括三個保護單元，分別為第一保護單元、第二保護單元以及第三保護單元；

2.如權(quán)利要求1所述的靜電保護電路，其特征在于，所述第三保護單元包括第一mos管和第二mos管；

3.如權(quán)利要求2所述的靜電保護電路，其特征在于，所述第三保護單元還包括第一電阻和第二電阻；

4.如權(quán)利要求1所述的靜電保護電路，其特征在于，所述第三保護單元包括第一mos管和第二mos管；

5.如權(quán)利要求4所述的靜電保護電路，其特征在于，所述第三保護單元還包括第一電阻和第二電阻；

6.如權(quán)利要求1所述的靜電保護電路，其特征在于，所述第二保護單元采用ggnmos管、bjt器件或scr器件中的任一種。

7.如權(quán)利要求1所述的靜電保護電路，其特征在于，所述第一保護單元包括第三mos管、反相器、第三電阻以及第一電容；

8.如權(quán)利要求1所述的靜電保護電路，其特征在于，所述第一保護單元包括第四mos管和第四電阻；

9.一種io電路，其特征在于，所述io電路包括io總線和權(quán)利要求1至8中任一項所述的靜電保護電路。

10.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括：如權(quán)利要求9所述的io電路。

技術(shù)總結(jié)
本發(fā)明提出一種靜電保護電路、IO電路及電子設(shè)備，第一保護單元的第一端連接芯片供電電源，第一保護單元的第二端連接芯片參考地；第二保護單元的第一端連接IO接口，第二保護單元的第二端連接芯片參考地；第三保護單元的第一端連接芯片供電電源，第三保護單元的第二端連接IO接口；保護單元用于在其自身的第一端和第二端之間的電壓差大于開啟閾值時，切換為導(dǎo)通狀態(tài)，且導(dǎo)通方向為高電壓端到低電壓端。當(dāng)出現(xiàn)靜電放電時，通過形成兩條泄放路徑，大大降低IO總線對應(yīng)的引腳在靜電放電情況下的鉗位電壓，降低鉗位電壓高于芯片系統(tǒng)擊穿電壓的可能性，對芯片內(nèi)部電路進行保護，保障其正常運行。

技術(shù)研發(fā)人員：請求不公布姓名,請求不公布姓名,請求不公布姓名,請求不公布姓名,請求不公布姓名
受保護的技術(shù)使用者：成都電科星拓科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9