本申請要求于2014年5月29日提交的共同所有的美國臨時專利申請No.62/004,740以及于2015年4月20日提交的美國非臨時專利申請No.14/691,461的優(yōu)先權(quán)，上述申請的內(nèi)容通過引用全文結(jié)合于此。

技術(shù)領(lǐng)域

本公開總體上涉及電子器件，尤其涉及集成電路。

背景技術(shù)：

隨著集成電路(IC)制造商專注于更為小型化的幾何尺寸從而實現(xiàn)轉(zhuǎn)換速度的提升和功耗的降低，他們繼續(xù)縮減其IC中的晶體管、互連和分層的尺寸。相對應的物理尺寸的減小使得IC更容易由于靜電放電(ESD)事件而被損壞。因此，一些IC被設(shè)計有允許它們承受ESD所生成的脈沖的內(nèi)部ESD保護，這與組裝之前的操控或者IC被組裝在終端用戶設(shè)備中之后的ESD事件相一致。

變換至更為小型化的幾何尺寸也使得IC設(shè)計中的泄漏電流管理的重要性有所增加。泄漏電流是在IC內(nèi)的電路被斷電時流過的電流。泄漏電流還源自于流過ESD保護電路的電流或者連接在電源和接地管腳之間的線夾的電流，其對應于該IC的某些輸入和輸出。例如，從65nm制造工藝變換為28nm制造工藝由于更為小型化的晶體管幾何尺寸而導致了泄漏電流大約十倍的增長。

此外，為了延長便攜式電子設(shè)備中的電池壽命，期望減小泄漏電流。

一些常規(guī)的功率管理技術(shù)將集成電路連接至單獨的開關(guān)模式電源或單獨的低壓降調(diào)節(jié)器。這些供電設(shè)備的相應輸出在想要節(jié)省功率時被收縮或降低至接地。雖然這些布置避免或減小了泄漏電流，但是從單獨供電設(shè)備接收功率的電路的重新配置通常要求高的瞬時電流并且對于整體電流泄漏作出貢獻，其中重新配置包括從關(guān)閉或功率節(jié)省模式切換至開啟或標稱功率模式。此外，向電子設(shè)備中的IC或者具有多個IC的模塊分配專用的開關(guān)模式電源或低壓降調(diào)節(jié)器增加了材料的支出以及電子設(shè)備的大小。

附圖說明

在附圖中，除非另外有所指示，否則同樣的附圖標記貫穿各個視圖而指代同樣的部分。對于諸如“102a”或“102b”的具有字母字符指定的附圖標記而言，該字母字符指定可以對相同示圖中的兩個同樣的部分或要素進行區(qū)分。針對附圖標記的字母字符指定在想要附圖標記在所有示圖中都包含具有相同附圖標記的所有部分時可以被省略。

圖1是示出與無線通信系統(tǒng)進行通信的無線設(shè)備的示圖。

圖2是可以在圖1的無線設(shè)備中使用的組件的示圖。

圖3是示出經(jīng)調(diào)節(jié)的電壓域中的ESD器件的示例性實現(xiàn)的示圖。

圖4是示出具有受到調(diào)節(jié)的第一保護電路元件和ESD保護單元的IC的示例性實現(xiàn)的示圖。

圖5是示出圖4的ESD保護單元的示例性實現(xiàn)的示圖。

圖6是示出圖4的頭端開關(guān)(head switch)的示例的示圖。

圖7是示出可以在圖6的電路中使用的示例性組件的示圖。

圖8是示出包括圖7的頭端開關(guān)的IC的示例的示圖。

圖9是圖示對具有受到調(diào)節(jié)的第一保護電路元件和ESD保護單元的IC進行操作的方法的流程圖。

具體實施方式

用詞“示例性”在這里被用來表示“用作示例、實例或說明”。在這里被描述為“示例性”的任何方面都并非必然被理解為相對于其它方面是優(yōu)選或有利的。

圖1是示出與無線通信系統(tǒng)120進行通信的無線設(shè)備110的示圖。無線通信設(shè)備120可以是長期演進(LTE)系統(tǒng)、碼分多址(CDMA)系統(tǒng)、全球移動通信(GSM)系統(tǒng)、無線局域網(wǎng)(WLAN)系統(tǒng)或者一些其它無線系統(tǒng)。CDMA系統(tǒng)可以實施寬帶CDMA(WCDMA)、CDMA 1X、演進數(shù)據(jù)優(yōu)化(EVDO)、時分同步CDMA(TD-SCDMA)或者CDMA的一些其它版本。為了簡明，圖1示出了包括兩個基站130和132以及一個系統(tǒng)控制器140的無線通信系統(tǒng)120。通常，無線通信系統(tǒng)可以包括任意數(shù)量的基站和任意網(wǎng)絡實體的集合。

無線設(shè)備110也可以被稱作用戶設(shè)備(UE)、移動站點、終端、接入終端、訂戶單元、站點等。無線設(shè)備110可以是蜂窩電話、智能電話、平板電腦、無線調(diào)制解調(diào)器、個人數(shù)字助理(PDA)、手持設(shè)備、膝上計算機、智能本、上網(wǎng)本、平板電腦、無繩電話、無線本地環(huán)路(WLL)站點、藍牙設(shè)備等。無線設(shè)備110可以與無線通信系統(tǒng)120進行通信。無線設(shè)備110還可以接收來自廣播站點(例如，廣播站點134)的信號、來自一個或多個全球?qū)Ш叫l(wèi)星系統(tǒng)(GNSS)中的衛(wèi)星(例如，衛(wèi)星150)的信號等。無線設(shè)備110可以支持用于無線通信的一種或多種無線電技術(shù)，諸如LTE、WCDMA、CDMA 1X、EVDO、TD-SCDMA、GSM、802.11等。

無線設(shè)備110可以支持載波聚合，其包括對多個載波進行的操作。載波聚合也可以被稱作多載波操作。無線設(shè)備110能夠在低帶(LB)頻帶組(例如，其中一個或多個頻帶中所包括的最高頻率不超過1000兆赫(MHz)的一個或多個頻帶的“帶組”)、中間帶(MB)頻帶組(例如，其中一個或多個頻帶中所包括的最低頻率超過1000MHz并且其中一個或多個頻帶中所包括的最高頻率不超過2300MHz的一個或多個頻帶的帶組)和/或高帶(HD)頻帶組(例如，其中一個或多個頻帶中所包括的最低頻率超過2300MHz的一個或多個頻帶的帶組)中進行操作。例如，低帶可以覆蓋698MHz至960MHz，中間帶可以覆蓋1475MHz至2170MHz，并且高帶可以覆蓋2300MHz至2690MHz和3400MHz至3800MHz。低帶、中間帶和高帶被稱作帶的三個群組(或帶組)，其中每個帶組包括多個頻帶(或簡稱為“帶”)。在一些實現(xiàn)中，每個帶可以具有小于或等于200MHz的帶寬并且可以包括一個或多個載波。在LTE中，每個載波可以覆蓋達20MHz。LTE Release 11支持35個帶，它們被稱作LTE/UMTS帶并且被列舉在3GPP TS 36.101中。

無線設(shè)備110可以包括輸入/輸出(I/O)管腳和電壓調(diào)節(jié)器，電壓調(diào)節(jié)器被配置為在調(diào)節(jié)器輸出節(jié)點處輸出經(jīng)調(diào)節(jié)的電壓。無線設(shè)備110還可以包括靜電放電器件，諸如關(guān)于圖2所描述的，其耦合至該I/O管腳和電壓調(diào)節(jié)器。

圖2示出了圖1中的無線設(shè)備110的示例性設(shè)計的框圖，其包括經(jīng)調(diào)節(jié)的電壓域208中的ESD器件204。在該示例性設(shè)計中，無線設(shè)備110包括耦合至主天線210的收發(fā)器220、耦合至輔天線212的收發(fā)器222以及數(shù)據(jù)處理器/控制器280。收發(fā)器220包括多個(K個)接收器230pa至230pk以及多個(K個)發(fā)射器250pa至250pk，從而支持多個頻帶、多種無線電技術(shù)、載波聚合等。收發(fā)器222包括多個(L個)接收器230sa至230sl以及多個(L個)發(fā)射器250sa至250sl，從而支持多個頻帶、多種無線電技術(shù)、載波聚合、接收分集、從多個發(fā)射天線至多個接收天線的多輸入多輸出(MIMO)傳輸?shù)取?/p>

在圖2所示的示例性設(shè)計中，每個接收器230pa至230pk和230sa至230sl分別包括LNA 240pa至240pk和240sa至240sl以及接收電路242pa至242pk和242sa至242sl。對于數(shù)據(jù)接收而言，主天線210接收來自基站和/或其它發(fā)射器站點的信號并且提供所接收到的RF信號，該RF信號通過天線接口電路224進行路由并且作為針對所選擇的接收器(例如，接收器230pk)的輸入RF信號而呈現(xiàn)。以類似的方式，輔天線212接收來自基站和/或其它發(fā)射器站點的信號并且提供所接收到的RF信號，該RF信號通過天線接口電路226進行路由并且作為針對所選擇的接收器的輸入RF信號而呈現(xiàn)。

天線接口電路224可以包括開關(guān)、雙工器、發(fā)射濾波器、接收濾波器、匹配電路等。以下描述假設(shè)接收器230pk是所選擇的接收器。在接收器230pk內(nèi)，LNA 240pk對輸入RF信號進行放大并且提供輸出RF信號。

接收電路242pk可以將該輸出RF信號從RF下變頻至基帶，對經(jīng)下變頻的信號進行放大和濾波，并且向數(shù)據(jù)處理器/控制器280提供模擬輸入信號。接收電路242pk可以包括混頻器、濾波器、放大器、匹配電路、振蕩器、本地振蕩器(LO)、生成器、鎖相環(huán)(PLL)等。收發(fā)器220、222中的每個其余接收器230pa、230sa、230sl可以以與接收器230pk類似的方式進行操作。

在圖2所示的示例性設(shè)計中，每個發(fā)射器250pa至250pk和250sa至250sl分別包括發(fā)射電路252pa至252pk和252sa至252sl以及功率放大器(PA)254pa至254pk和254sa至254sl。對于數(shù)據(jù)發(fā)射而言，數(shù)據(jù)處理器/控制器280處理(例如，編碼和調(diào)制)待發(fā)射的數(shù)據(jù)并且向所選擇的發(fā)射器提供模擬輸出信號。以下描述假設(shè)發(fā)射器250pa是所選擇的發(fā)射器。在發(fā)射器250pa內(nèi)，發(fā)射電路252pa將模擬輸出信號放大、濾波并從基帶上變頻至RF，并且提供經(jīng)調(diào)制的RF信號。發(fā)射電路252pa可以包括放大器、濾波器、混頻器、匹配電路、振蕩器、LO生成器、PLL等。PA 254pa接收并放大該經(jīng)調(diào)制的RF信號并且提供發(fā)射RF信號。該發(fā)射RF信號通過天線接口電路224進行路由并且經(jīng)由主天線210進行發(fā)射。收發(fā)器220、222中的每個其余發(fā)射器250pk、250sa、250sl可以以與發(fā)射器250pa相似的方式進行操作。

圖2示出了接收器230pa至230pk和230sa至230sl以及發(fā)射器250pa至250pk和250sa至250sl的示例性設(shè)計。接收器和發(fā)射器還可以包括圖2中并未示出的其它電路，諸如濾波器、匹配電路等。收發(fā)器220和222的全部或一部分可以在一個或多個模擬集成電路(IC)、RF IC(RFIC)、混合信號IC等上實施。例如，LNA 240pa至240pk和240sa至240sl以及接收電路242pa至242pk和242sa至242sl可以在一個模塊上實施，其可以是RFIC等。收發(fā)器220和222中的電路也可以以其它方式來實施。

圖2圖示出收發(fā)器220的接收器230pa至230pk和發(fā)射器250pa至250pk中的每一個可以經(jīng)由輸入/輸出(I/O)管腳(諸如代表性I/O管腳294)耦合至數(shù)據(jù)處理器/控制器280。ESD器件204耦合在一個或多個管腳(諸如被圖示為代表性管腳294的一個或多個I/O管腳)與電壓調(diào)節(jié)器202的輸出處的電壓調(diào)節(jié)器輸出節(jié)點203之間。電壓調(diào)節(jié)器202在電壓調(diào)節(jié)器輸出節(jié)點203處提供經(jīng)調(diào)節(jié)的電壓，該電壓可以被用作待保護單元206的供電電壓，上述單元206可以包括處于經(jīng)調(diào)節(jié)的電壓域208內(nèi)的收發(fā)器220的一個或多個電路。例如，LNA 240pa至240pk中的一個或多個、PA 254pa至254pk中的一個或多個、接收電路242pa至242pk中的一個或多個、發(fā)射電路252pa至252pk中的一個或多個或者它們的任意組合都可以耦合至電壓調(diào)節(jié)器202的輸出。

在耦合至電壓調(diào)節(jié)器202的一個或多個電路處的非活動時段期間，電壓調(diào)節(jié)器202可以進入低功率模式并且電壓調(diào)節(jié)器輸出節(jié)點203處的電壓可以被降低(例如，可以放電至接地)，從而減少由于電壓域208中的非活動電路處的泄漏電流所導致的功耗。通過將ESD器件204耦合至電壓調(diào)節(jié)器輸出節(jié)點203，可以在非活動時段期間避免或減小通過ESD器件204的泄漏電流。作為結(jié)果，與其中ESD器件204耦合至在非活動時段期間保持激勵的收發(fā)器220的電壓供給的配置相比，由于通過ESD器件的泄漏電流所導致的功耗可以有所減小。收發(fā)器220可以包括諸如關(guān)于圖4進一步詳細描述的一個或多個附加的ESD器件和/或電路。

數(shù)據(jù)處理器/控制器280可以為無線設(shè)備220執(zhí)行各種功能。例如，數(shù)據(jù)處理器/控制器280可以針對經(jīng)由接收器230pa至230pk和230sa至230sl所接收的數(shù)據(jù)以及要經(jīng)由發(fā)射器250pa至250pk和250sa至250sl進行發(fā)射的數(shù)據(jù)執(zhí)行處理。數(shù)據(jù)處理器/控制器280可以控制收發(fā)器220和222內(nèi)的各種電路的操作。存儲器282可以耦合至一個或多個控制電路284并且可以存儲用于數(shù)據(jù)處理器/控制器280的程序代碼和數(shù)據(jù)。數(shù)據(jù)處理器/控制器280可以在一個或多個專用集成電路(ASIC)和/或其它IC上實施。

圖3圖示了示例性設(shè)備300，其包括圖2的靜電放電(ESD)器件204，該ESD器件204被耦合至電壓調(diào)節(jié)器202的輸出(例如，經(jīng)調(diào)節(jié)的電壓域208中的電壓調(diào)節(jié)器輸出節(jié)點203)以及諸如I/O管腳的管腳294。ESD器件204被配置為提供放電電流路徑330，該路徑使得來自管腳294的ESD電流能夠繞過待保護單元206。如關(guān)于圖4所描述的，ESD器件204可以包括一個或多個二極管、一個或多個ESD保護電路或者它們的組合。在示例性實現(xiàn)中，如關(guān)于圖2所描述的，待保護單元206可以包括收發(fā)器中的模擬電路。

由于ESD器件204耦合至(例如，經(jīng)調(diào)節(jié)的電壓域208中的)電壓調(diào)節(jié)器202的輸出，所以通過ESD器件204的泄漏電流與直接耦合至電源的ESD器件的泄漏電流相比會有所減小。在諸如關(guān)于圖7至圖8所描述的一些實現(xiàn)中，電壓調(diào)節(jié)器202可以被配置為在低功率模式或保持操作模式中減小經(jīng)調(diào)節(jié)的輸出電壓，這進一步減小了通過ESD器件204的泄漏電流。有所減小的泄漏電流使得功耗能夠有所減小并且設(shè)備操作的持續(xù)時間能夠有所延長。

圖4至圖8描繪了通過減小電路元件中的泄漏電流而提供有所減小的功耗的示例性實施例。作為示例，圖4描繪了包括ESD器件的電路以及用于在低功率模式期間減小泄漏電流的電路中的功率可收縮部分中的電路。如在該描述中所使用的，術(shù)語“單元”意在指代被布置為執(zhí)行選擇功能的IC元件的集合。例如，ESD保護單元是被布置為檢測ESD事件、鉗位或固定待保護電路的輸入電壓并且將電流分流至接地的IC元件的集合。

如關(guān)于圖4進一步詳細描述的，為了減小利用小型化幾何尺寸所制造的IC中的泄漏電流，ESD器件204被耦合至圖2的電壓調(diào)節(jié)器202的輸出。ESD器件204可以包括ESD保護電路418和ESD保護電路元件(例如，二極管406)，它們被耦合至電壓調(diào)節(jié)器202的輸出。電壓調(diào)節(jié)器202可以是低壓降電壓調(diào)節(jié)器(LDO)或通用調(diào)節(jié)器。此外，ESD保護電路418具有允許ESD保護電路418的“鉗位”功能在IC并未被激勵時得以被啟用的設(shè)計。換句話說，ESD保護電路418在IC被激勵時被禁用。結(jié)合IC的I/O信號管腳應用有所改進的電路布置能夠在IC處于低功率模式時顯著減小泄漏電流。

如關(guān)于圖5進一步詳細描述的，圖4的ESD保護電路418可以使用分流二極管和具有禁用電路的有源鉗位來實施。該禁用電路可以耦合至電壓域之外的電源，該電源由電壓調(diào)節(jié)器202進行調(diào)節(jié)從而減小或防止由于經(jīng)調(diào)節(jié)的電壓域的相對快速的加電所導致的泄漏電流。

如關(guān)于圖6進一步詳細描述的，經(jīng)修改的頭端開關(guān)408可以被部署在輸入管腳和IC中的多種數(shù)字電路單元或塊之間。在示例性實施例中，經(jīng)修改的頭端開關(guān)408包括pMOS晶體管620，其具有比在常規(guī)頭端開關(guān)中的晶體管中所使用的相對更厚的氧化物層，這支持內(nèi)部功率收縮的單元或塊。經(jīng)修改的頭端開關(guān)408中的pMOS晶體管620包括同樣比在單元或塊中的晶體管中所使用的氧化物層更厚的氧化物層。

圖6的頭端開關(guān)408的第一控制輸入被連接至標稱或高功率域供電電壓(VDD 2)。該頭端開關(guān)的第二控制輸入接收高于來自選擇電路405的第一供電電壓(VDD 1)或第二供電電壓(VDD 2)的電壓(Vmax)。頭端開關(guān)源極連接至休眠模式或低功率域。低功率域輸入的輸入電壓具有比耦合至經(jīng)修改的頭端開關(guān)408的第一控制輸入的標稱或高功率域輸入更低的直接耦合電壓。在“關(guān)閉”狀態(tài)，pMOS晶體管620的柵極-源極結(jié)被反向偏置，低功率域的輸入電壓被施加于漏極-源極結(jié)，并且下拉晶體管630將經(jīng)修改的開關(guān)的輸出“拉”至接地。pMOS晶體管620是相對厚的氧化物器件從而限制關(guān)閉狀態(tài)中的泄漏電流。下拉晶體管630(nMOS晶體管)當它在功率收縮狀態(tài)中處于“開啟”時允許非常低的泄漏。在“開啟”狀態(tài)，pMOS晶體管620如開關(guān)那樣進行操作，以將低功率域供電輸入分流至經(jīng)修改的頭端開關(guān)408的輸出。

如關(guān)于圖7進一步詳細描述的，經(jīng)修改的頭端開關(guān)700包括保持模式邏輯711和保持反饋級730以提供生成保持模式輸出電壓的低功耗調(diào)節(jié)器。例如，經(jīng)修改的頭端開關(guān)700包括保持開關(guān)(例如，S1 760)，其被配置為將諸如圖8的第一存儲器元件830和第二存儲器元件832的數(shù)字模塊置于保持模式。該保持模式輸出電壓低于VDD 2(即，低功率域輸入)并且可以被可控調(diào)節(jié)從而為具有一個或多個寄存器或存儲器元件的選擇數(shù)字單元(例如，圖8的存儲器元件830和832)提供足夠電壓以保持其中所存儲的信息。經(jīng)修改的頭端開關(guān)700的保持模式操作進一步減小了泄漏電流，同時允許IC在該IC以功率節(jié)省模式進行操作時將配置信息保持在該IC中的寄存器或其它存儲器元件中。因此，經(jīng)修改的頭端開關(guān)700被配置為提供泄漏有所減小的標稱操作電壓(例如，VDD 2)或保持模式電壓，以及即使在IC以其它方式處于“關(guān)閉”模式時也提供足夠能量來保持電路配置信息的能力。該保持模式操作使得能夠進一步減小泄漏電流。

參考圖4，裝置400包括布置有ESD器件204的IC 403，該ESD器件204耦合至電壓調(diào)節(jié)器202的輸出。ESD器件204包括耦合至電壓調(diào)節(jié)器202的輸出的ESD保護電路418、ESD保護電路元件406以及ESD保護電路元件407。例如，IC 403可以對應于圖2的收發(fā)器220。IC 403進一步包括經(jīng)修改的頭端開關(guān)408，該頭端開關(guān)布置有連接至第一供電電壓(例如，VDD 2)的輸入節(jié)點、連接至在IC 403的接口411處所提供的兩個供電電壓中被標記為Vmax的較高供電電壓的輸入節(jié)點、連接(例如，控制節(jié)點)402以及耦合至電壓調(diào)節(jié)器202的輸入的輸出節(jié)點。VMAX選擇電路405在第一電壓輸入處接收第一供電電壓(例如，VDD 2)并且在第二電壓輸入處接收第二供電電壓(例如，VDD 1)。VMAX選擇電路405被配置為有選擇地將第一電壓輸入和第二電壓輸入之一耦合至VMAX選擇電路405的輸出，從而在輸出處提供兩個所接收的供電電壓中較高的一個或Vmax。Vmax供電電壓被應用于控制經(jīng)修改的頭端開關(guān)408。雖然圖4圖示出裝置400包括耦合至管腳422的VMAX選擇電路405，但是在其它實施方式中，Vmax選擇電路405可以被省略，諸如通過將VDD 2提供至管腳422。在示例性實施例中，VDD 1大約為1.8V，VDD 2大約為1.0V，并且連接402連接至VDD 1。

耦合在經(jīng)修改的頭端開關(guān)408的輸出處的電壓調(diào)節(jié)器202在耦合至ESD保護電路元件406的陰極的輸出節(jié)點、待保護單元206的輸入節(jié)點以及ESD保護電路418的輸入節(jié)點處生成經(jīng)調(diào)節(jié)的電壓。

連接器404將VDD 2提供至ESD保護電路418的控制節(jié)點。如關(guān)于圖5進一步描述的，ESD保護電路418的“鉗位”功能在IC 403在供電電壓VDD 2所提供的低電壓電平被激勵時被禁用或者將不被觸發(fā)。否則，當IC 403并未被外部電源所激勵時，ESD保護電路被啟用并且被配置為對瞬時電壓進行鉗位。因此，ESD保護電路418對控制輸入作出響應。

ESD保護電路元件406的陽極耦合至IC 403的I/O管腳或信號接口節(jié)點。信號接口節(jié)點是越過經(jīng)改進的IC 403的邊界411而傳遞往來于IC 403的信號的導體。功率接口節(jié)點將輸入或供電電壓傳遞至經(jīng)改進的IC 403。在該IC 403中，標記為VDD 1、VDD 2和GND的管腳或?qū)w是功率接口節(jié)點。

因此，圖4圖示了一種包括具有多個管腳的IC接口(例如，對應于邊界411)的設(shè)備(例如，IC 403)，上述管腳諸如輸入/輸出(I/O)管腳420。該設(shè)備包括電路，諸如要針對由于在IC接口的管腳之間出現(xiàn)的靜電放電(ESD)所導致的損害進行保護的電路，諸如模擬電路(例如，圖2中的LNA 240pa至240pk中的一個或多個、PA 254pa至254pk中的一個或多個、接收電路242pa至242pk中的一個或多個、發(fā)射電路252pa至252pk中的一個或多個或者它們的任意組合)。電壓調(diào)節(jié)器(例如，電壓調(diào)節(jié)器202)被配置為在被圖示為供電電壓(Vdd)節(jié)點或管腳的電壓調(diào)節(jié)器輸出節(jié)點203處輸出經(jīng)調(diào)節(jié)的電壓。例如，電壓調(diào)節(jié)器可以包括低壓降電壓調(diào)節(jié)器(LDO)。

靜電放電器件(例如，ESD保護電路元件406)被耦合至I/O管腳420并且進一步耦合至電壓調(diào)節(jié)器。該靜電放電器件可以包括二極管，該二極管具有耦合至I/O管腳420的第一端子以及耦合至電壓調(diào)節(jié)器輸出節(jié)點203的第二端子。該靜電放電器件可以被配置為在I/O管腳420和電壓調(diào)節(jié)器輸出節(jié)點203之間提供放電電流路徑430。

該設(shè)備(例如，IC 403)包括頭端開關(guān)(例如，經(jīng)修改的頭端開關(guān)408)。電壓調(diào)節(jié)器202耦合至該頭端開關(guān)的輸出409。該頭端開關(guān)可以對(例如，連接402處的)啟用信號作出響應。該頭端開關(guān)可以響應于該啟用信號而有選擇地閉合從而為該電壓調(diào)節(jié)器提供電壓供給。

該設(shè)備可以包括可選的電壓選擇電路(VMAX選擇電路405)。該電壓選擇電路可以包括第一電壓輸入和第二電壓輸入。該第一電壓輸入可以對第一電壓(例如，VDD1)作出響應，并且該第二電壓輸入可以對第二電壓(例如，VDD2)作出響應。該電壓選擇電路可以被配置為檢測在第一電壓輸入和第二電壓輸入處所接收的哪一個電壓更大，并且在管腳422將所檢測到的較大電壓提供至電壓選擇電路輸出。例如，該電壓選擇電路可以被配置為檢測第一電壓和第二電壓中的較大電壓并將其作為輸出電壓(“Vmax”)進行輸出。

該設(shè)備可以包括第二靜電放電器件407，該器件407耦合至I/O管腳420以及接地管腳424，從而在I/O管腳420和接地管腳424之間提供第二放電電流路徑431。該設(shè)備可以包括如下靜電放電器件，其包括靜電放大保護電路(例如，ESD保護電路418)，該電路耦合至電壓調(diào)節(jié)器輸出節(jié)點203并且經(jīng)由接地節(jié)點426耦合至接地管腳424，從而在電壓調(diào)節(jié)器輸出節(jié)點203和接地管腳424之間提供第三放電電流路徑432。該靜電放電保護電路可以經(jīng)由連接器404耦合至電壓輸入(例如，管腳)423，諸如參考圖5進一步詳細描述的，上述連接器404可以在VDD 2被提供至電壓輸入423時禁用ESD保護電路418的有源鉗位電路。包括靜電放電器件406、第二靜電放電器件407和靜電放電保護電路418的ESD器件204可以提供繞過耦合至電壓調(diào)節(jié)器輸出節(jié)點203、I/O管腳420以及接地管腳424的電路(例如，待保護單元206)的靜電放電路徑(例如，靜電放電路徑430、431、432)。在功率可收縮域中實施ESD保護電路減少了在處于低功率模式時由于通過ESD保護電路的泄漏電流所導致的功耗。

圖5是圖4的ESD保護電路418的示例性實現(xiàn)的示圖。ESD保護電路418提供從圖4的接地節(jié)點426經(jīng)由二極管502去往電壓調(diào)節(jié)器輸出節(jié)點203的靜電放電路徑。ESD保護電路418還有選擇地提供從電壓調(diào)節(jié)器輸出節(jié)點203經(jīng)由分流晶體管504去往接地節(jié)點426的靜電放電路徑。分流晶體管504的操作可以響應于圖4的IC 403被激勵時(經(jīng)由圖4的管腳426接收電壓VDD 2)經(jīng)由連接器404所施加的電壓而被禁止。在IC 403被激勵的同時使得分流晶體管504的操作禁止可以減少通過分流晶體管504的泄漏電流。

二極管502耦合在電壓調(diào)節(jié)器輸出節(jié)點203和接地節(jié)點426之間，接地節(jié)點426耦合至圖4的接地管腳424。二極管502提供從接地節(jié)點426至電壓調(diào)節(jié)器輸出節(jié)點203的放電電流路徑。分流晶體管504被配置為在被激勵時提供從電壓調(diào)節(jié)器輸出節(jié)點203至接地節(jié)點426的放電電流路徑。

控制電路包括耦合在電壓調(diào)節(jié)器輸出節(jié)點203和控制節(jié)點512之間的電阻器506、耦合至控制節(jié)點512和接地節(jié)點426之間的電容器以及具有耦合至控制節(jié)點512的輸入和耦合至分流晶體管504的柵極的輸出的反相器510。當供電電壓(VDD)在電壓調(diào)節(jié)器輸出節(jié)點203處被提供時，控制節(jié)點512處的電壓由于電容器508根據(jù)電阻-電容(RC)充電特性進行充電而從接地朝向VDD增大。當控制節(jié)點512處的電壓達到反相器512的開關(guān)電壓時，反相器510輸出低電壓(例如，接地)，這使得分流晶體管504處于去激勵(例如，非導通)狀態(tài)。在電壓調(diào)節(jié)器輸出節(jié)點203處不提供供電電壓時，施加于電壓調(diào)節(jié)器輸出節(jié)點203和接地節(jié)點426之間的ESD電壓脈沖(例如，數(shù)千瓦的短促脈沖)導致反相器510中的上拉器件(例如，pMOS晶體管)導通并且向分流晶體管504提供激勵電壓。分流晶體管504被配置為響應于接收到該激勵電壓而提供圖4中所描繪的ESD放電路徑432。

禁用電路包括對圖4的連接器404處的電壓(例如，VDD 2)進行響應的晶體管520并且還包括pMOS晶體管522、524。當晶體管520被激勵時，pMOS晶體管524激勵從而提供去往控制節(jié)點512的另一個充電路徑，這使得控制節(jié)點512能夠比RC充電特性更快地進行充電。此外，下拉晶體管526對連接器404處的電壓作出響應以將分流晶體管504的柵極耦合至接地節(jié)點426。如果電壓調(diào)節(jié)器輸出節(jié)點203處的電壓比控制節(jié)點512處的電壓上升更快，則分流晶體管504能夠激勵并且將來自電壓調(diào)節(jié)器輸出節(jié)點203的電流分流至接地，直至控制節(jié)點512處的電壓達到反相器510的開關(guān)電壓。然而，在連接器404處提供禁用信號(例如，VDD 2)防止了分流晶體管504被激勵。作為結(jié)果，通過分流晶體管504的電流能夠被減小或消除，這使得電壓調(diào)節(jié)器202的經(jīng)調(diào)節(jié)的電壓域的加電期間的功耗有所降低。

圖6是示出圖4中所介紹的經(jīng)修改的頭端開關(guān)408的實施例的示圖。經(jīng)修改的頭端開關(guān)408包括反相器610、pMOS晶體管620和nMOS晶體管630。反相器610的信號輸入連接至連接402。如所描述的，控制輸入(即，反相器610的啟用/禁用輸入)連接至VDD 1或另一個信號源，這指示經(jīng)修改的頭端開關(guān)408啟用或禁用。反相器610的信號輸出連接至pMOS晶體管620和nMOS晶體管630的相應柵極節(jié)點。反相器610被Vmax激勵或啟用，Vmax是VDD 1或VDD 2中的較高電壓。pMOS晶體管520的源極節(jié)點連接至VDD 2。nMOS晶體管630的漏極節(jié)點連接至接地。頭端開關(guān)408的輸出節(jié)點連接至pMOS晶體管620的漏極以及nMOS晶體管630的源極。

當連接402上的電壓低于反相器610的閾值并且Vmax已經(jīng)啟用反相器610時，耦合至反相器610的輸出的內(nèi)部節(jié)點以及pMOS晶體管620和nMOS晶體管630的柵極被驅(qū)動為超過VDD 2的邏輯高電壓。在該“關(guān)閉”模式中，pMOS晶體管620的柵極-源極結(jié)被反向偏置，pMOS晶體管620并不導通而nMOS晶體管630將頭端開關(guān)輸出Vdd拉至接地。在這些條件下，pMOS晶體管620的漏極至源極結(jié)大約為VDD 2。該操作模式中的泄漏電流通過布置具有相對厚的氧化物層的pMOS晶體管620而被減小。pMOS晶體管620和nMOS晶體管630被布置有比被經(jīng)修改的頭端開關(guān)408所激勵的模擬單元、數(shù)字單元和電壓調(diào)節(jié)器202中的晶體管的氧化物層更厚的氧化物層。

當連接402上的電壓高于反相器610的閾值并且Vmax已經(jīng)啟用反相器610時，耦合至反相器610的輸出以及pMOS晶體管620和nMOS晶體管630的柵極的內(nèi)部節(jié)點被驅(qū)動為低于VDD 2的邏輯低電壓。在該“開啟”模式中，pMOS晶體管620充當開關(guān)并且提供接近于VDD 2的輸出Vdd。在該“開啟”模式中，nMOS晶體管630被反向偏置并且拉動少量泄漏電流或不拉動泄漏電流。

因此，圖6圖示了其中頭端開關(guān)(例如，經(jīng)修改的頭端開關(guān)408)包括反相器(例如，反相器610)、上拉晶體管(例如，pMOS晶體管620)和下拉晶體管(例如，nMOS晶體管630)的示例性實施例。該反相器具有被耦合以接收啟用信號的輸入，上述啟用信號諸如經(jīng)由圖4的連接402所接收的啟用信號。該上拉晶體管可以在頭端開關(guān)輸出節(jié)點634(例如，對應于圖4的輸出409)處耦合至下拉晶體管。該上拉晶體管和/或下拉晶體管可以具有第一氧化物厚度，其被圖示為pMOS晶體管620的第一氧化物厚度tox2 622。例如，上拉晶體管的第一氧化物厚度tox2 622可以大于由電壓調(diào)節(jié)器202所提供的經(jīng)調(diào)節(jié)的電壓進行供電的電路中所包括的代表性晶體管640的第二氧化物厚度tox1 642。例如，代表性晶體管610可以處于待保護單元206中。第一氧化物厚度622大于第二氧化物厚度642減小了上拉晶體管處于非活動狀態(tài)時該上拉晶體管的泄漏電流。

圖7是示出了被并入頭端開關(guān)700中的圖4的電路中的一個或多個組件的備選實施例的示圖。頭端開關(guān)700包括經(jīng)修改的頭端開關(guān)408的元件，增加了保持模式邏輯711、開關(guān)S1 760和S2 762以及反饋級730。因此，經(jīng)修改的頭端開關(guān)700包括反相器710、pMOS晶體管720和nMOS晶體管722。頭端開關(guān)700被配置為在連接402處接收啟用信號并且在連接(例如，控制節(jié)點)702處接收保持控制信號。頭端開關(guān)700包括保持模式邏輯電路711和保持反饋級730。保持反饋級730對保持模式邏輯電路711作出響應并且對經(jīng)由連接402所接收并提供至反相器710的啟用信號作出響應。反相器710的信號輸入連接至連接402?？刂戚斎?即，反相器710的啟用/禁用輸入)連接至Vmax。反相器710的信號輸出連接至與(AND)門714的輸入并且在開關(guān)S2 762閉合時進一步連接至pMOS晶體管720的柵極節(jié)點。pMOS晶體管720的源極節(jié)點連接至VDD 2。nMOS晶體管722的源極節(jié)點連接至接地。nMOS 722的漏極節(jié)點連接至pMOS 720的漏極節(jié)點。

保持模式邏輯711包括反相器712和AND門714。反相器712的信號輸入接收連接702上的保持模式啟用信號并且將該保持模式啟用信號的反向信號轉(zhuǎn)發(fā)至AND門714的輸入。AND門714的其余輸入耦合至反相器710的信號輸出和pMOS晶體管720的柵極節(jié)點。

開關(guān)S1 760與放大器的輸出節(jié)點相連接，上述放大器諸如運算跨導放大器(OTA)738。當開關(guān)S1 760閉合時，OTA 738的輸出節(jié)點耦合至pMOS晶體管720的柵極。開關(guān)762連接在反相器710的輸出節(jié)點和pMOS晶體管720的柵極之間。開關(guān)S1 760和S2 762能夠根據(jù)連接402上的頭端開關(guān)啟用信號和連接702上的保持模式啟用信號的邏輯功能而被可控地斷開和閉合。當開關(guān)S1 760閉合時，開關(guān)S2 762斷開，反之亦然。

在正常操作模式中，開關(guān)S1 760斷開，開關(guān)S2 762閉合，并且經(jīng)修改的頭端開關(guān)700的輸出節(jié)點上的電壓Vdd接近于VDD 2。在收縮操作模式中，開關(guān)S1 760斷開，開關(guān)S2 762閉合，并且Vdd或經(jīng)修改的頭端開關(guān)700的輸出節(jié)點上的電壓被拉至接地。在保持模式中，開關(guān)S1 760閉合，開關(guān)S2 762斷開，并且經(jīng)修改的頭端開關(guān)700的輸出節(jié)點上的電壓Vdd被可控地調(diào)節(jié)為低于VDD 2但是仍然高于閾值電壓的電壓，在低于上述閾值電壓的情況下，所存儲或的電壓將不再被保持在由經(jīng)修改的頭端開關(guān)700所激勵的電路中。

反饋級730包括nMOS晶體管732、電阻器網(wǎng)絡733和OTA 738。反饋級730耦合在VDD 2和接地之間。反饋級730接收連接702上的保持模式啟用控制信號，該信號耦合至nMOS晶體管732的柵極節(jié)點。電阻器網(wǎng)絡(例如，分壓器)733在第一輸入處耦合至VDD 2并且在相對輸入處耦合至nMOS晶體管732的源極。OTA 738的正向信號輸入連接至輸出節(jié)點，該輸出節(jié)點進一步耦合至pMOS晶體管720的漏極和nMOS晶體管722的源極。OTA 738的負向信號輸入耦合至電阻器網(wǎng)絡733中的電阻器735和電阻器737之間的節(jié)點。如圖7中進一步指示的，OTA 738的輸出節(jié)點連接至pMOS晶體管720的柵極、反相器710的輸出以及AND門714的信號輸入。OTA 738的操作可以在保持模式啟用信號出現(xiàn)在連接702上時被啟用，并且可以在保持模式啟用信號并未出現(xiàn)在連接702上時被禁用。

在示例實現(xiàn)中，當連接702上的保持模式啟用信號并未存在時，nMOS晶體管732截止，OTA 738的操作被禁用，S1 760斷開，S2 762閉合，并且pMOS晶體管720和nMOS晶體管722提供接近于VDD 2的Vdd_out。當保持模式啟用信號存在于連接702上時，OTA 738的操作被啟用，S1 760閉合，S2 762斷開，nMOS晶體管732導通，并且電流流過電阻器網(wǎng)絡733。電阻器735和電阻器737的相對電阻值確定在OTA 738的負向輸入處所提供的VDD 2的變化。

如圖7所示，電阻器737的電阻能夠以可控方式進行調(diào)節(jié)從而調(diào)節(jié)Vdd_out的電壓。修改電阻器737的電阻允許通過軟件或固件(未示出)對Vdd_out進行實時控制?？删幊棠芰梢酝ㄟ^對旁通以及電阻梯的不同節(jié)點和OTA 738的負向輸入之間串行耦合的開關(guān)的控制來實現(xiàn)。

在操作的示例中，保持反饋級730耦合至開關(guān)器件760(S1)并且被配置為有選擇地將保持反饋信號從保持反饋級730提供至上拉晶體管720的柵極。上拉晶體管720被配置為將頭端開關(guān)700的輸出節(jié)點734處的輸出電壓設(shè)置為保持電壓電平。例如，保持反饋級730的放大器738在開關(guān)760(S1)閉合時向上拉晶體管720的柵極提供輸出。以這種配置，當開關(guān)760(S1)閉合時，保持反饋級730的輸出驅(qū)動上拉晶體管720的柵極，由此將頭端開關(guān)節(jié)點734的電壓電平設(shè)置為保持反饋級電壓電平。節(jié)點734處的保持反饋級電壓電平向放大器738提供輸入并且還向如圖示的數(shù)字單元/存儲器/寄存器提供輸出736。放大器738是差分放大器并且提供在接收輸入節(jié)點734的電壓的正向輸入端子與耦合至第一電阻器735和第二電阻器737之間的節(jié)點的負向輸入端子之間的比較功能。

在特定的說明性示例中，第二電阻器737是可變電阻器，其可以以可編程的方式進行控制以便對提供至差分放大器738的負向端子的電壓進行調(diào)整。如所示，保持反饋級730包括分壓器733，分壓器733包括第一電阻器735和第二電阻器737。分壓器733耦合至差分放大器738的第一輸入以及差分放大器738的第二輸入。

在保持模式中，第一開關(guān)760(S1)閉合且第二開關(guān)762(S2)斷開。如之前所描述的，在保持模式中，差分放大器738的輸出驅(qū)動上拉晶體管720的輸入柵極并且創(chuàng)建反饋保持路徑。在正常操作模式(非保持模式)中，第一開關(guān)760(S1)斷開且第二開關(guān)762(S2)閉合。在正常操作模式中，連接402處的啟用信號被提供至反相器710，反相器710驅(qū)動上拉晶體管720。當該啟用信號活躍時，反相器710的輸出使上拉晶體管720導通并且還經(jīng)由AND邏輯714提供活躍信號從而使下拉晶體管722導通。在該布置中，來自第二電壓供給VDD 2的電壓作為輸出電壓736(VDD)被提供。

如圖7所示，放大器738、開關(guān)S1 760和上拉晶體管720形成LDO 790，LDO 790在保持模式被啟用時是可操作的。在其它實現(xiàn)中，頭端開關(guān)700可以包括附加電路以在正常(非保持)模式期間提供輸出電壓736的調(diào)節(jié)。例如，頭端開關(guān)700可以包括在正常模式中被啟用的另一個LDO(除LDO 790之外或者代替LDO 790)。頭端開關(guān)700可以在圖4的IC 403中實施并且可以替代圖4的頭端開關(guān)408和電壓調(diào)節(jié)器202?？商鎿Q地或除此之外，如關(guān)于圖8進一步詳細描述的，頭端開關(guān)700可以在包括諸如存儲器元件的數(shù)字組件的系統(tǒng)中使用。

圖8是示出包括集成電路803的裝置800的實施例的示圖，該集成電路803包括圖7的經(jīng)修改的頭端開關(guān)700或低功率電壓調(diào)節(jié)器。經(jīng)修改的頭端開關(guān)700被布置為接收供電電壓VDD 1和供電電壓VDD 2。如所描述的，經(jīng)修改的頭端開關(guān)700在連接402上接收頭端開關(guān)啟用控制信號并且在連接702上接收保持模式控制信號。

集成電路803進一步包括一個或多個數(shù)字電路，諸如處于由經(jīng)修改的頭端開關(guān)700進行供電的經(jīng)調(diào)節(jié)的電壓域805中的存儲器元件830和存儲器元件832。存儲器元件830、832被布置為接收供電電壓VDD 2、經(jīng)修改的頭端開關(guān)700所生成的保持模式電壓以及低于保持模式電壓的關(guān)閉模式輸入電壓之一。當頭端開關(guān)啟用控制信號和保持模式控制信號都出現(xiàn)在經(jīng)修改的頭端開關(guān)700的相應連接處時，保持模式電壓或Vdd_out由經(jīng)修改的頭端開關(guān)700或低功率電壓調(diào)節(jié)器所生成。當電阻器網(wǎng)絡733(圖7)中的電阻器的兩個相應電阻值之一被調(diào)整時，保持模式電壓能夠以可控方式從VDD 2降低至閾值電壓，在超過該閾值電壓的情況下，存儲器元件830和存儲器元件832將不再能夠保持所存儲的電壓。例如，當VDD 2大約為1.0V時，保持模式電壓能夠以編程方式以所期望的增量朝向閾值電壓逐步變化。隨著每個步驟，Vdd_out下降，導致泄漏電流有所減小。

如圖8中進一步圖示的，數(shù)字控制器820處于經(jīng)調(diào)節(jié)的電壓域805之外并且從連接815接收供電電壓VDD 2。以這種方式，數(shù)字控制器820可以保持開啟從而可用于讀取存儲在存儲器元件830或存儲器元件832中的信息。因此，集成電路803能夠在IC 803的其余部分關(guān)閉時的條件下存儲配置信息。圖7的經(jīng)修改的頭端開關(guān)700或低功率調(diào)節(jié)器可以部署在IC設(shè)計中以減小泄漏電流，同時仍然保持配置信息以從休眠模式返回標稱操作模式。

參考圖9，方法的示例性實施例得以被描繪并且總體上被表示為900。方法900可以在諸如圖1的無線設(shè)備110的無線設(shè)備中執(zhí)行。

方法900包括，在902，在輸入/輸出(I/O)管腳(例如，圖2-3的管腳294，圖4的I/O管腳420)和諸如電壓調(diào)節(jié)器202的電壓調(diào)節(jié)器的輸出節(jié)點(例如，電壓調(diào)節(jié)器輸出節(jié)點203)之間提供放電電流路徑(例如，放電電流路徑430)。

方法900進一步包括，在904，在該輸出節(jié)點和接地管腳之間提供第二放電電流路徑。該第二放電電流路徑可以經(jīng)由ESD保護元件(諸如器件或電路)來提供。例如，該第二放電電流路徑可以對應于通過圖3的ESD保護電路418的放電路徑432。在供電電壓(例如，圖4的VDD 2)被提供至包括I/O管腳和接地管腳的IC時，第二放電電流路徑可以有選擇地經(jīng)由控制信號被禁用(例如，經(jīng)由關(guān)于圖5所描述的禁用電路的操作)。

方法900可以包括在該I/O管腳和接地管腳之間提供第三放電電流路徑。該第三放電路徑可以經(jīng)由ESD保護元件(諸如器件或電路)來提供。例如，該第三放電電流路徑可以對應于放電電流路徑431，并且該接地管腳可以對應于圖4的接地管腳424。

方法900可選地可以進一步包括通過控制上拉晶體管和下拉晶體管而有選擇地將該電壓調(diào)節(jié)器耦合至供電電壓。例如，該上拉晶體管可以對應于圖6的上拉晶體管620或圖7的上拉晶體管720，并且下拉晶體管可以對應于圖6的下拉晶體管630或圖7的下拉晶體管722。

雖然圖9描繪了方法900中多個要素的特定順序，但是應當理解的是，在其它實施例中，方法900的要素可以以不同順序來執(zhí)行。此外，方法900的兩個或更多(或全部)要素可以被同時或基本上同時執(zhí)行。

結(jié)合所描述的設(shè)備和方法，一種裝置包括用于傳導輸入/輸出(I/O)信號的部件。例如，作為說明性的非限制示例，該用于傳導I/O信號的部件可以對應于圖2至圖3的管腳294、圖4的I/O管腳420、一個或多個其它傳導結(jié)構(gòu)或者它們的任意組合。

該裝置包括用于沿在該用于傳導的部件和電壓調(diào)節(jié)器輸出節(jié)點之間的放電電流路徑對靜電電荷進行放電的部件。例如，作為說明性的非限制示例，該用于放電的部件包括圖2至圖4的ESD器件204、圖4的二極管406、圖4至圖5的ESD保護電路418、一個或多個其它ESD器件或者它們的任意組合。

該裝置還可以包括用于有選擇地提供供電電壓的部件。該用于有選擇地提供供電電壓的部件可以包括用于有選擇地將輸出節(jié)點耦合至電壓供電端子的部件以及用于有選擇地將輸出節(jié)點耦合至接地端子的部件。例如，作為說明性的非限制示例，該用于有選擇地提供供電電壓的部件可以對應于圖4或圖5的頭端開關(guān)408、圖7的頭端開關(guān)700、一個或多個其它開關(guān)器件或者它們的任意組合。該用于有選擇地將輸出節(jié)點耦合至電壓供電端子的部件可以包括圖6的上拉晶體管620、圖7的上拉晶體管720、一個或多個其它上拉器件或者它們的任意組合。該用于有選擇地將輸出節(jié)點耦合至接地端子的部件可以包括圖6的下拉晶體管630、圖7的下拉晶體管722、一個或多個其它下拉器件或者它們的任意組合。該用于有選擇地將輸出節(jié)點耦合至電壓供電端子的部件可以具有第一氧化物厚度(例如，圖6的tox2 622)，該第一氧化物厚度大于由電壓調(diào)節(jié)器(例如，電壓調(diào)節(jié)器202)的經(jīng)調(diào)節(jié)的電壓輸出所供電的電路中的晶體管的第二氧化物厚度(圖6的tox1 642)。

該裝置可以包括用于向該用于有選擇地將輸出節(jié)點耦合至接地端子的部件提供控制信號的部件。該用于提供控制信號的部件可以對啟用信號作出響應并且進一步對保持控制信號作出響應。例如，該用于提供控制信號的部件可以對應于圖7的保持模式邏輯711、一個或多個其它控制信號電路或者它們的任意組合。

在示例性實施例中，這里所描述的電路布置和頭端開關(guān)修改可以在一個或多個IC、模擬IC、RFIC、混合信號IC、ASIC、印刷電路板(PCB)、電子設(shè)備等上的一個或多個實例中實施。該電路布置和經(jīng)修改的頭端開關(guān)還可以利用各種IC工藝技術(shù)進行制造，諸如互補金屬氧化物半導體(CMOS)、N溝道MOS(NMOS)、P溝道MOS(PMOS)、雙極結(jié)型晶體管(BJT)、雙極CMOS(BiCMOS)、鍺硅(SiGe)、砷化鎵(GaAs)、異質(zhì)結(jié)雙極晶體管(HBT)、高電子遷移率晶體管(HEMT)、絕緣體上硅(SOI)等。

一種包括具有這里所描述的電路布置和經(jīng)修改的頭端開關(guān)的一個或多個IC的電子設(shè)備可以是獨立設(shè)備或者可以是更大設(shè)備的一部分。也就是說，設(shè)備可以是(i)獨立IC，(ii)可以包括用于存儲或數(shù)據(jù)和/或指令的存儲器IC的一個或多個IC的集合，(iii)諸如RF接收器(RFR)或RF發(fā)射器/接收器(RTR)的RFIC，(iv)諸如移動站點調(diào)制解調(diào)器(MSM)的ASIC，(v)可以嵌入在其它設(shè)備之內(nèi)的模塊，(vi)接收器、蜂窩電話、無線設(shè)備、手機或移動單元，(vii)等等。

在一種或多種示例性設(shè)計中，所描述的功能可以由在硬件、軟件、固件或者它們的任意組合中所生成的控制信號所啟用。如果以軟件來實施，則功能可以存儲在計算機可讀介質(zhì)上，或者作為該計算機可讀介質(zhì)上的一個或多個指令或代碼通過其進行發(fā)射。計算機可讀介質(zhì)包括計算機存儲介質(zhì)和通信介質(zhì)，通信介質(zhì)包括促成計算機程序從一個地方傳輸至另一地方的任意介質(zhì)。存儲介質(zhì)可以是能夠由計算機進行訪問的任意可用介質(zhì)。作為示例而非限制，這樣的計算機可讀介質(zhì)可以包括RAM、ROM、EEPROM、CD-ROM或者其它光盤存儲、磁盤存儲或其它磁性存儲設(shè)備，或者能夠被用來以指令或數(shù)據(jù)結(jié)構(gòu)的形式承載或存儲所期望的程序代碼并且能夠被計算機所訪問的任意其它介質(zhì)。而且，任何連接都適當?shù)乇环Q為計算機可讀介質(zhì)。例如，如果軟件從網(wǎng)站、服務器或其它遠程源使用同軸線纜、光纖線纜、雙絞線、數(shù)字訂戶線路(DSL)或者諸如紅外、無線電和微波的無線技術(shù)被傳送，則該同軸線纜、光纖線纜、雙絞線、DSL或者諸如紅外、無線電和微波的無線技術(shù)被包括在介質(zhì)的定義之內(nèi)。如這里所使用的，碟片和盤片包括緊致盤(CD)、激光盤、光盤、數(shù)字多功能盤(DVD)、軟盤和藍光盤，其中碟片以磁性方式再現(xiàn)數(shù)據(jù)，而盤片則利用激光以光學方式再現(xiàn)數(shù)據(jù)。以上的組合也應當被包括在計算機可讀介質(zhì)的范圍之內(nèi)。