一種掉電延時欠電壓控制器的制造方法
【專利摘要】本實用新型涉及一種掉電延時欠電壓控制器，包括：濾波電路，其輸入端與外電網(wǎng)相連，與所述濾波電路的輸出端相連的整流電路、電源電路和電壓信號采集電路；線圈充放電電路，其充電端與所述整流電路的輸出端相連，放電端與脫扣器線圈相連；電源充放電電路，其充電端與所述電源電路的輸出端相連，放電端與處理器模塊相連；所述處理器模塊與電壓信號采集電路和一延時調(diào)節(jié)電路相連，該處理器模塊的控制輸出端與適用于控制所述脫扣器線圈得電或失電的開關(guān)管的控制端相連。本實用新型通過線圈充放電電路和電源充放電電路滿足了在延時控制時，處理器模塊和脫扣器線圈的正常供電，從而達(dá)到了延時的效果，本實用新型電路具有結(jié)構(gòu)簡單、穩(wěn)定可靠的特點。
【專利說明】一種掉電延時欠電壓控制器
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及欠壓保護(hù)【技術(shù)領(lǐng)域】，具體涉及掉電延時欠電壓控制器。
【背景技術(shù)】
[0002]在供電電路中，經(jīng)常會出現(xiàn)欠壓故障。在出現(xiàn)欠壓故障時，如不能及時采取保護(hù)措施，當(dāng)電壓超過一些設(shè)備的最大承受電壓時，將會損壞設(shè)備，造成巨大的損失。欠壓保護(hù)器就是用來減小這種情況所造成的損失的裝置，它能在檢測到供電電路中有欠壓故障時及時斷開電路，保護(hù)設(shè)備。
[0003]一般而言，設(shè)備能夠承受短時間的欠壓工作，如果在這個時間中欠壓恢復(fù)正常供電，設(shè)備是不會受到損壞的，而在這樣的情況下，斷電卻可能會造成數(shù)據(jù)丟失，生產(chǎn)停滯，造成的損失反而被擴大了。目前的欠壓保護(hù)產(chǎn)品并不具有能夠智能延時監(jiān)測并選擇是否斷電的功能。
實用新型內(nèi)容
[0004]本實用新型要解決的技術(shù)問題是提供一種適于當(dāng)供電線路欠壓或掉電時，進(jìn)行延時脫扣的掉電延時欠電壓控制器。
[0005]為了解決上述技術(shù)問題，本實用新型提供了一種掉電延時欠電壓控制器，包括:濾波電路，其輸入端與外電網(wǎng)相連，與所述濾波電路的輸出端相連的整流電路、電源電路和電壓信號采集電路；線圈充放電電路，其充電端與所述整流電路的輸出端相連，放電端與脫扣器線圈相連；電源充放電電路，其充電端與所述電源電路的輸出端相連，放電端與處理器模塊相連；所述處理器模塊與電壓信號采集電路和一延時調(diào)節(jié)電路相連，該處理器模塊的控制輸出端與適用于控制所述脫扣器線圈得電或失電的開關(guān)管的控制端相連。
[0006]進(jìn)一步，所述線圈充放電電路包括:陽極與所述整流電路的輸出端相連的第一二極管，該第一二極管的陰極與第一電解電容的正極相連，該第一電解電容的負(fù)極接地；所述第一電解電容的陽極還與第二二極管的陽極相連，該第二二極管的陰極與第一電阻的一端相連，該第一電阻的另一端與所述第一二極管的陽極和所述脫扣器線圈的輸入端相連。
[0007]進(jìn)一步，所述電源充放電電路包括:陽極與所述電源電路的供電端相連的第三二極管，該第三二極管的陰極與第二電阻的一端相連，該第二電阻的另一端與第二電解電容的正極相連，該第二電解電容的負(fù)極接地；所述第三二極管的陽極還與第四二極管的陰極相連，該第四二極管的陽極與所述第二電解電容的正極相連；所述第四二極管的陰極還與處理器模塊的供電端相連。
[0008]本實用新型的上述技術(shù)方案相比現(xiàn)有技術(shù)具有以下優(yōu)點:本實用新型通過所述線圈充放電電路和電源充放電電路滿足了在延時控制時，處理器模塊和脫扣器線圈的正常供電，從而達(dá)到了延時的效果，本實用新型電路具有結(jié)構(gòu)簡單、穩(wěn)定可靠的特點。
【專利附圖】

【附圖說明】[0009]為了使本實用新型的內(nèi)容更容易被清楚的理解，下面根據(jù)的具體實施例并結(jié)合附圖，對本實用新型作進(jìn)一步詳細(xì)的說明，其中
[0010]圖1為本實用新型的掉電延時欠電壓控制器的電路框圖。
【具體實施方式】
[0011]下面結(jié)合附圖及實施例對本發(fā)明進(jìn)行詳細(xì)說明:
[0012]見圖1、一種掉電延時欠電壓控制器，包括:濾波電路，其輸入端與外電網(wǎng)相連，與所述濾波電路的輸出端相連的整流電路、電源電路和電壓信號采集電路；線圈充放電電路，其充電端與所述整流電路的輸出端相連，放電端與脫扣器線圈QT相連；電源充放電電路，其充電端與所述電源電路的輸出端相連，放電端與處理器模塊相連；所述處理器模塊與電壓信號采集電路和一延時調(diào)節(jié)電路相連，該處理器模塊的控制輸出端與適用于控制所述脫扣器線圈QT得電或失電的開關(guān)管Ql的控制端相連。
[0013]其中，所述延時調(diào)節(jié)電路可以采用定時器，或者中國專利文獻(xiàn)，其申請公布號CN102332899A公開的一種延時電路；所述單片機模塊通過電壓信號采集電路獲得當(dāng)前電壓值的技術(shù)方案在現(xiàn)有技術(shù)中已被公開，這里不再詳細(xì)闡述；電壓信號采集電路包括降壓電路、與該降壓電路相連的AD模塊，降壓電路可以采用串聯(lián)分壓電路來構(gòu)成，AD模塊可以采用7705模塊；單片機模塊可以采用C51系列單片機；所述電源電路通過降壓電路和7805穩(wěn)壓管來實現(xiàn)，也可以根據(jù)需要加入7812也滿足不同集成電路需要。
[0014]具體的，所述線圈充放電電路的輸出端與脫扣器線圈QT的輸入端相連，該脫扣器線圈QT的輸出端與所述開關(guān)管Ql的第一端相連，該開關(guān)管Ql的第二端接地，所述開關(guān)管Ql的控制端與所述處理器模塊相連；所述開關(guān)管Ql可以采用三極管或者M(jìn)OS管來實現(xiàn)開關(guān)功能，若采用三極管，則第一端可以為集電極，第二端為發(fā)射極，控制端為基極；若采用MOS管，則第一端為D極，第二端為S極，控制端為G極。
[0015]所述線圈充放電電路包括:陽極與所述整流電路的輸出端相連的第一二極管D1，該第一二極管Dl的陰極與第一電解電容Cl的正極相連，該第一電解電容Cl的負(fù)極接地；所述第一電解電容Cl的陽極還與第二二極管D2的陽極相連，該第二二極管D2的陰極與第一電阻Rl的一端相連，該第一電阻Rl的另一端與所述第一二極管Dl的陽極和所述脫扣器線圈QT的輸入端相連，第五二極管D5起到保護(hù)脫扣器線圈QT的作用。
[0016]所述電源充放電電路包括:陽極與所述電源電路的供電端相連的第三二極管D3，該第三二極管D3的陰極與第二電阻R2的一端相連，該第二電阻R2的另一端與第二電解電容C2的正極相連，該第二電解電容C2的負(fù)極接地；所述第三二極管D3的陽極還與第四二極管D4的陰極相連，該第四二極管D4的陽極與所述第二電解電容C2的正極相連；所述第四二極管D4的陰極還與處理器模塊的供電端相連。
[0017]所述掉電延時欠電壓控制器的工作過程:處理器模塊通過電壓信號采集電路檢測電源電壓是否正常，當(dāng)電源電壓正常，則輸出控制指令使開關(guān)管Ql開關(guān)管導(dǎo)通，脫扣器線圈QT處于吸合狀態(tài)，當(dāng)電源電壓欠壓或掉電時，通過電源充放電電路保證處理器模塊處于正常工作狀態(tài)，同時通過線圈充放電電路保證脫扣器線圈QT處于延時吸合狀態(tài)，當(dāng)延時時間到后，處理器模塊輸出指令使開關(guān)管Ql斷開，使脫扣器線圈QT處于釋放狀態(tài)。
[0018]顯然，上述實施例僅僅是為清楚地說明本實用新型所作的舉例，而并非是對本實用新型的實施方式的限定。對于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而這些屬于本實用新型的精神所引伸出的顯而易見的變化或變動仍處于本實用新型的保護(hù)范圍之中。
【權(quán)利要求】
1.一種掉電延時欠電壓控制器，包括:濾波電路，其輸入端與外電網(wǎng)相連，該濾波電路的輸出端與整流電路、電源電路和電壓信號采集電路相連； 其特征在于還包括: 線圈充放電電路，其充電端與所述整流電路的輸出端相連，放電端與脫扣器線圈相連； 電源充放電電路，其充電端與所述電源電路的輸出端相連，放電端與處理器模塊相連； 所述處理器模塊與電壓信號采集電路和一延時調(diào)節(jié)電路相連，該處理器模塊的控制輸出端與適用于控制所述脫扣器線圈得電或失電的開關(guān)管的控制端相連。
2.根據(jù)權(quán)利要求1所述的掉電延時欠電壓控制器，其特征在于， 所述線圈充放電電路包括:陽極與所述整流電路的輸出端相連的第一二極管，該第一二極管的陰極與第一電解電容的正極相連，該第一電解電容的負(fù)極接地； 所述第一電解電容的陽極還與第二二極管的陽極相連，該第二二極管的陰極與第一電阻的一端相連，該第一電阻的另一端與所述第一二極管的陽極和脫扣器線圈的輸入端相連。
3.根據(jù)權(quán)利要求1或2任一所述的掉電延時欠電壓控制器，其特征在于，所述電源充放電電路包括:陽極與所述電源電路的供電端相連的第三二極管，該第三二極管的陰極與第二電阻的一端相連，該第二電阻的另一端與第二電解電容的正極相連，該第二電解電容的負(fù)極接地； 所述第三二極管的陽極還與第四二極管的陰極相連，該第四二極管的陽極與所述第二電解電容的正極相連；所述第四二極管的陰極還與處理器模塊的供電端相連。
【文檔編號】H02H3/247GK203707738SQ201320853513
【公開日】2014年7月9日 申請日期:2013年12月20日 優(yōu)先權(quán)日:2013年12月20日
【發(fā)明者】夏奇遠(yuǎn), 夏克特 申請人:溫州永奇電氣科技有限公司