專利名稱：時(shí)鐘電路以及升壓穩(wěn)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電荷泵技術(shù)領(lǐng)域，尤其涉及一種時(shí)鐘電路以及升壓穩(wěn)壓器。
背景技術(shù)：
升壓調(diào)節(jié)器(Boost regulator)是一種電路，用于產(chǎn)生大于輸入電壓的高直流輸出電壓。如圖1電路圖所示，一種升壓調(diào)節(jié)器主要由PMOS晶體管MUPMOS晶體管M2和PMOS晶體管M3、NM0S晶體管M4、電容CP和電容CO構(gòu)成，PMOS晶體管MUPMOS晶體管M3和NMOS晶體管M4的柵極相連接并接入時(shí)鐘CKl，PMOS晶體管M2的柵極接入時(shí)鐘CK2，PMOS晶體管Ml的源極和PMOS晶體管M2的漏極相連接并接入輸入電壓VDD，PMOS晶體管Ml的漏極和PMOS晶體管M2的源極分別與電容CP的一端連接，PMOS晶體管M3的漏極與PMOS晶體管M2的源極連接，NMOS晶體管M4的漏極與PMOS晶體管Ml的漏極連接，PMOS晶體管M3的源極與電容CO的一端連接并輸出高直流電壓0UT，NM0S晶體管M4的源極與電容CO的另一端連接并連接地。當(dāng)時(shí)鐘CKU CK2為低電平(O)時(shí)，PMOS晶體管Ml和PMOS晶體管M3關(guān)閉，PMOS晶體管M2和NMOS晶體管M4導(dǎo)通后使電容CP充電至兩端電壓為VDD，當(dāng)時(shí)鐘CK1、CK2為高電平(VDD)時(shí)，PMOS晶體管M2和NMOS晶體管M4關(guān)閉，PMOS晶體管Ml和PMOS晶體管M3導(dǎo)通，PMOS 晶體管Ml和PMOS晶體管M3導(dǎo)通瞬間，輸入電壓VDD和電容CP兩端的電壓VDD累加在PMOS晶體管M3的漏極電壓，使PMOS晶體管M3的漏極電壓瞬時(shí)脈沖至2VDD，此時(shí)PMOS晶體管M2的源極電壓大于PMOS晶體管M2的閾值電壓| VTHP |和輸入電壓VDD之和，導(dǎo)致PMOS晶體管M3與PMOS晶體管M2之間產(chǎn)生漏電流，直至PMOS晶體管M2的源極電壓降落至VDD+1VTHP I停止，最終升壓調(diào)節(jié)器輸出高直流電壓OUT為VDD+1VTHP |，如圖2所示。因此，需要提出一種產(chǎn)生大小為2VDD的兩個(gè)時(shí)鐘信號且兩個(gè)時(shí)鐘信號大小相反的時(shí)鐘電路，用于升壓調(diào)節(jié)器，以解決漏電流問題。此外，在圖1所述的升壓調(diào)節(jié)器中，只有在時(shí)鐘CKl和CK2為高電平時(shí)，升壓調(diào)節(jié)器方能輸出高直流電壓，導(dǎo)致時(shí)鐘CKl和時(shí)鐘CK2工作的一半時(shí)間浪費(fèi)，如何在提供的時(shí)鐘電路作用下提高升壓調(diào)節(jié)器的工作效率也是一個(gè)急于解決的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種時(shí)鐘電路以及升壓穩(wěn)壓器，以產(chǎn)生大小為時(shí)鐘輸入信號兩倍的反相的兩個(gè)時(shí)鐘信號，當(dāng)所述時(shí)鐘電路用于升壓調(diào)節(jié)器，可以解決升壓調(diào)節(jié)器中存在的漏電流的問題，以及解決在現(xiàn)有的時(shí)鐘電路作用下升壓調(diào)節(jié)器工作效率不高的問題。為解決上述問題，本發(fā)明提供了一種時(shí)鐘電路，包括:第一時(shí)鐘電壓變換模塊，用于響應(yīng)當(dāng)時(shí)鐘輸入信號為高電平而輸出大小為所述時(shí)鐘輸入信號兩倍的第一時(shí)鐘輸出信號；第一反相器，所述第一反相器的輸入端與第一時(shí)鐘電壓變換模塊相連接，用于將所述時(shí)鐘輸入信號反相輸出；以及
第二時(shí)鐘電壓變換模塊,所述第二時(shí)鐘電壓變換模塊與第一反相器的輸出端連接，用于響應(yīng)當(dāng)時(shí)鐘輸入信號為低電平而輸出大小為所述時(shí)鐘輸入信號兩倍的第二時(shí)鐘輸出信號。進(jìn)一步的，在所述時(shí)鐘電路中，每個(gè)所述時(shí)鐘電壓變換模塊均包括電容、第二反相器、第一 PMOS晶體管、第二 PMOS晶體管和第一 NMOS晶體管，在每個(gè)所述時(shí)鐘電壓變換模塊中，所述第二反相器的輸入端與電容的一端相連接為所述時(shí)鐘電壓變換模塊的輸入端，所述第二反相器的輸出端、第一 PMOS晶體管的柵極和第一 NMOS晶體管的柵極相連接，所述電容的另一端、第一 PMOS晶體管的源極和第二 PMOS晶體管的源極相連接，所述第二 PMOS晶體管的漏極為所述時(shí)鐘電壓變換模塊的供電端，所述第一 NMOS晶體管的源極接地，所述第一 PMOS晶體管的漏極、第二 PMOS晶體管的柵極和第一 NMOS晶體管的漏極相連接為所述時(shí)鐘電壓變換模塊的輸出端，其中，每個(gè)所述時(shí)鐘電壓變換模塊的供電端相連接為所述時(shí)鐘電路的供電端而接入輸入電壓。進(jìn)一步的，當(dāng)所述時(shí)鐘輸入信號為低電平時(shí)，所述第一時(shí)鐘電壓變換模塊中的第一 PMOS晶體管關(guān)閉而第二 PMOS晶體管和第一 NMOS晶體管導(dǎo)通,所述第一時(shí)鐘電壓變換模塊中的電容兩端充電至輸入電壓大小，所述第一時(shí)鐘輸出信號為低電平，所述第二時(shí)鐘電壓變換模塊中的第二 PMOS晶體管和第一 NMOS晶體管關(guān)閉而第一PMOS晶體管導(dǎo)通，所述第二時(shí)鐘輸出信號為所述時(shí)鐘輸入信號的兩倍；
·
當(dāng)所述時(shí)鐘輸入信號為高電平時(shí)，所述第一時(shí)鐘電壓變換模塊中的第二 PMOS晶體管和第一 NMOS晶體管關(guān)閉而第一 PMOS晶體管導(dǎo)通，所述第一時(shí)鐘輸出信號為所述時(shí)鐘輸入信號的兩倍，所述第二時(shí)鐘電壓變換模塊中的第一 PMOS晶體管關(guān)閉而第二 PMOS晶體管和第一NMOS晶體管導(dǎo)通，所述第二時(shí)鐘電壓變換模塊中的電容兩端充電至輸入電壓大小，所述第二時(shí)鐘輸出信號為低電平。進(jìn)一步的，所述第一時(shí)鐘輸出信號與所述第二時(shí)鐘輸出信號相反。為了達(dá)到本發(fā)明的另一方面，還提供一種升壓穩(wěn)壓器，包括:所述的時(shí)鐘電路；電荷泵模塊，所述電荷泵模塊與所述時(shí)鐘電路連接，用于響應(yīng)所述時(shí)鐘電路輸出的第一時(shí)鐘輸出信號和第二時(shí)鐘輸出信號而輸出一高直流電壓；比較模塊，所述比較模塊與電荷泵模塊連接，用于響應(yīng)所述高直流電壓的采樣信號而輸出一比較結(jié)果；控制邏輯模塊，所述控制邏輯模塊與比較模塊連接，用于響應(yīng)所述比較結(jié)果而輸出一控制信號；以及振蕩器，所述振蕩器與控制邏輯模塊和時(shí)鐘電路連接，用于響應(yīng)所述控制信號而控制所述時(shí)鐘電路的工作；其中，所述電荷泵模塊和振蕩器的供電端分別與時(shí)鐘電路的供電端相連接。進(jìn)一步的，所述電荷泵模塊包括:第一電荷泵和第二電荷泵，所述第一電荷泵和第二電荷泵均包括第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管和第二 NMOS晶體管，其中，
所述第一電荷泵中的第三PMOS晶體管、第五PMOS晶體管和第二 NMOS晶體管的柵極相連接作為第一電荷泵的第一輸入端，所述第一電荷泵中的第四PMOS晶體管的柵極作為第一電荷泵的第二輸入端，所述第一電荷泵的第一輸入端和第二輸入端分別與所述第一時(shí)鐘輸出信號和第二時(shí)鐘輸出信號中的一個(gè)連接，所述第二電荷泵中的第三PMOS晶體管、第五PMOS晶體管和第二 NMOS晶體的柵極相連接作為第二電荷泵的第一輸入端，所述第二電荷泵中的第四PMOS晶體管作為第二電荷泵的第二輸入端，所述第二電荷泵的第一輸入端和第二輸入端與所述第一電荷泵的第一輸入端和第二輸入端接入的第一時(shí)鐘輸出信號和第二時(shí)鐘輸出信號相反。進(jìn)一步的，所述時(shí)鐘輸入信號為低電平或高電平時(shí)，所述升壓調(diào)節(jié)器中的第一電荷泵和第二電荷泵交替實(shí)現(xiàn)充電過程或輸出所述高直流電壓。進(jìn)一步的，所述電荷泵模塊還包括第一電容、第二電容和第三電容，所述第一電容的兩端分別與所述第三PMOS晶體管的漏極和第四PMOS晶體管的源極連接，所述第三PMOS晶體管的源極和第四PMOS晶體管的漏極相連接并連接至所述電荷泵模塊的供電端，所述第五PMOS晶體管的漏極與第四PMOS晶體管的源極連接，所述第二NMOS晶體管的漏極與第三PMOS晶體管的漏極連接，所述第五PMOS晶體管的源極與第三電容的一端連接并輸出所述高直流電壓，所述第二 NMOS晶體管的源極與第三電容的另一端連接并連接地，所述第二電容的兩端分別與所述第三PMOS晶體管的漏極和第四PMOS晶體管的源極連接，所述第三PMOS晶體管的源極和第四PMOS晶體管的漏極相連接并連接至所述電荷泵模塊的供電端，所述第五PMOS晶體管的漏極與第四PMOS晶體管的源極連接，所述第二NMOS晶體管的漏極與第三PMOS晶體管的漏極連接，所述第五PMOS晶體管的源極與第三電容的一端連接并輸出所述高直流電壓，所述第二 NMOS晶體管的源極與第三電容的另一端連接并連接地。 進(jìn)一步的，所述比較模塊包括:采樣電阻，用于響應(yīng)所述高直流電壓而產(chǎn)生采樣信號；以及比較器，所述比較器的反相輸入端與所述采樣信號連接，所述比較器的同相輸入端與一基準(zhǔn)電壓連接，所述比較器用于比較所述采樣信號和基準(zhǔn)電壓的大小而輸出控制信號。由以上技術(shù)方案可知,本發(fā)明公開的一種時(shí)鐘電路包括第一時(shí)鐘電壓變換模塊，用于響應(yīng)當(dāng)時(shí)鐘輸入信號為高電平而輸出大小為所述時(shí)鐘輸入信號兩倍的第一時(shí)鐘輸出信號；第一反相器，所述第一反相器的輸入端與第一時(shí)鐘電壓變換模塊相連接，用于將所述時(shí)鐘輸入信號反相輸出；以及第二時(shí)鐘電壓變換模塊，所述第二時(shí)鐘電壓變換模塊與第一反相器的輸出端連接，用于響應(yīng)當(dāng)時(shí)鐘輸入信號為低電平而輸出大小為所述時(shí)鐘輸入信號兩倍的第二時(shí)鐘輸出信號，所以本發(fā)明提供的時(shí)鐘電路可以輸出大小為時(shí)鐘輸入信號兩倍的反相的兩個(gè)時(shí)鐘信號，如將所述的時(shí)鐘電路用于現(xiàn)有的升壓調(diào)節(jié)器，可以解決現(xiàn)有的升壓調(diào)節(jié)器中存在的漏電流問題。此外，無論所述時(shí)鐘輸入信號是為低電平還是高電平，所述升壓調(diào)節(jié)器中的第一電荷泵和第二電荷泵交替實(shí)現(xiàn)充電過程或輸出所述高直流電壓，而包括所述第一電荷泵和第二電荷泵的電荷泵始終會輸出兩倍于時(shí)鐘輸入信號的所述高直流電壓。所以，本發(fā)明的所述升壓調(diào)節(jié)器不存在現(xiàn)有技術(shù)中的升壓穩(wěn)壓器時(shí)鐘周期浪費(fèi)、高直流電壓不穩(wěn)定且輸出電壓不高的問題，提高了升壓調(diào)節(jié)器的工作效率。


圖1為現(xiàn)有技術(shù)的一實(shí)施例中的升壓調(diào)節(jié)器的結(jié)構(gòu)示意圖；圖2為圖1所示的升壓調(diào)節(jié)器輸出的高直流電壓變化示意圖；圖3為本發(fā)明實(shí)施例一中的時(shí)鐘電路結(jié)構(gòu)示意圖；圖4為本發(fā)明實(shí)施例一中的時(shí)鐘電路接收的時(shí)鐘輸入信號、輸出的時(shí)鐘輸出信號的理論變化示意圖；圖5為本發(fā)明實(shí)施例一中的電路仿真波形圖；圖6為本發(fā)明實(shí)施例二中的升壓穩(wěn)壓器信號流圖；圖7為圖6所示的升壓穩(wěn)壓器功能框圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。實(shí)施例一·參見圖3，對本發(fā)明提供的一種時(shí)鐘電路進(jìn)行詳細(xì)描述。所述時(shí)鐘電路100包括第一時(shí)鐘電壓變換模塊101、第二時(shí)鐘電壓變換模塊102和第一反相器INV1。所述第一時(shí)鐘電壓變換模塊101的輸入端接收時(shí)鐘輸入信號CK，當(dāng)時(shí)鐘輸入信號CK為高電平時(shí)，所不第一時(shí)鐘電壓變換模塊101輸出大小為所述時(shí)鐘輸入信號CK兩倍的第一時(shí)鐘輸出信號CKHl0所述第一反相器INVl的輸入端與第一時(shí)鐘電壓變換模塊101相連接,所述第一反相器INVl可以將所述時(shí)鐘輸入信號CK反相輸出。所述第二時(shí)鐘電壓變換模塊102與第一反相器INVl的輸出端連接，當(dāng)所述時(shí)鐘輸入信號CK為低電平時(shí)，所述第二時(shí)鐘電壓變換模塊102接收第一反相器INVl反相輸出的時(shí)鐘輸出信號CK,即此時(shí)所述第二時(shí)鐘電壓變換模塊接收到的時(shí)鐘信號為高電平，則所述第二時(shí)鐘電壓變換模塊輸出大小為所述時(shí)鐘輸入信號CK兩倍的第二時(shí)鐘輸出信號CKH2。由于所述第一時(shí)鐘電壓變換模塊101和第二時(shí)鐘電壓變化模塊102之間存在所述第一反相器INVl，所述第一時(shí)鐘電壓變換模塊101輸出的時(shí)鐘輸出信號CKHl與所述第二時(shí)鐘電壓變換模塊102輸出的時(shí)鐘輸出信號CKH2必然相反。因此，所述時(shí)鐘電路100可以產(chǎn)生兩個(gè)大小分別為所述時(shí)鐘輸入信號CK兩倍的時(shí)鐘信號且所述第一時(shí)鐘輸出信號CKHl和第二時(shí)鐘輸出信號CKH2的大小完全相反。具體的，所述第一時(shí)鐘電壓變換模塊101包括電容CO、第二反相器INV2、第一PMOS晶體管MP1、第二 PMOS晶體管MP2和第一 NMOS晶體管麗1，而所述第二反相器INV2的輸入端與電容CO的一端相連接作為所述第一時(shí)鐘電壓變換模塊的輸入端，所述第二反相器INV2的輸出端、第一 PMOS晶體管MPl的柵極和第一 NMOS晶體管麗I的柵極相連接，所述電容CO的另一端、第一 PMOS晶體管MPl的源極和第二 PMOS晶體管MP2的源極相連接，所述第二PMOS晶體管的漏極為所述第一時(shí)鐘電壓變換模塊的供電端，所述第一NMOS晶體管MNl的源極接地，所述第一 PMOS晶體管MPl的漏極、第二 PMOS晶體管MP2的柵極和第一 NMOS晶體管MNl的漏極相連接作為所述第一時(shí)鐘電壓變換模塊101的輸出端,并輸出所述第一時(shí)鐘輸出信號CKHl。所述第二時(shí)鐘電壓變換模塊102也包括電容CO、第二反相器INV2、第一 PMOS晶體管MPl、第二 PMOS晶體管MP2和第一 NMOS晶體管麗I，所述第二時(shí)鐘電壓變換模塊102的各器件的相互連接關(guān)系與所述第一時(shí)鐘電壓變換模塊101中的各器件的相互連接關(guān)系相同，不同之處在于:所述第二時(shí)鐘電壓變換模塊102中的第二反相器INV2的輸入端與電容CO的一端相連接作為所述第二時(shí)鐘電壓變換模塊的輸入端，而所述第二時(shí)鐘電壓變換模塊102中的第一 PMOS晶體管MPl的漏極、第二 PMOS晶體管MP2的柵極和第一 NMOS晶體管MNl的漏極相連接作為所述第二時(shí)鐘電壓變換模塊101的輸出端，并輸出第二時(shí)鐘輸出信號 CKH2。

所述第一時(shí)鐘電壓變換模塊和第二時(shí)鐘電壓變換模塊的供電端相連接作為所述時(shí)鐘電路的供電端而接入輸入電壓VDD。參見圖4和圖5，所述時(shí)鐘電路的時(shí)鐘輸出信號CKHl、CKH2根據(jù)所述時(shí)鐘輸入信號CK的變化而不同的工作原理如下:當(dāng)所述時(shí)鐘輸入信號CK為低電平(O)時(shí)，所述第一時(shí)鐘電壓變換模塊101中的第一 PMOS晶體管MPl關(guān)閉，所述第一時(shí)鐘電壓變換模塊101中的第二 PMOS晶體管MP2和第一 NMOS晶體管麗I導(dǎo)通，并且所述第一時(shí)鐘電壓變換模塊101中的第二 PMOS晶體管MP2的柵極通過第一 NMOS晶體管MNl接地，此時(shí)，所述第一時(shí)鐘電壓變換模塊101輸出的時(shí)鐘輸出信號CKHl為低電平，通過所述第一時(shí)鐘電壓變換模塊101中的第二 PMOS晶體管MP2向電容CO充電，直至電容兩端的電壓為輸入電壓VDD，其中，所述第一時(shí)鐘電壓變換模塊101中的第二 PMOS晶體管MP2的源極處的時(shí)鐘信號CKM與時(shí)鐘輸入信號CK 一致，而所述時(shí)鐘輸入信號CK經(jīng)過所述第一時(shí)鐘電壓變換模塊101中的第二反相器INV2后的時(shí)鐘信號CKN，與所述時(shí)鐘輸入信號CK相反；當(dāng)所述時(shí)鐘輸入信號CK為低電平時(shí)，所述第二時(shí)鐘電壓變換模塊102中的第二PMOS晶體管MP2和第一 NMOS晶體管麗I關(guān)閉，所述第二時(shí)鐘電壓變換模塊102中的第一PMOS晶體管MPl導(dǎo)通，那么，所述第二時(shí)鐘電壓變換模塊102中的電容CO兩端的電壓VDD疊加所述第一反相器INVl的輸出高電平電壓VDD，使得所述第二時(shí)鐘電壓變換模塊102輸出的時(shí)鐘輸出信號CKH2為所述時(shí)鐘輸入信號CK的兩倍，即為2VDD，其中，所述時(shí)鐘輸入信號CK經(jīng)過所述第一反相器INVl反相后，位于所述第二時(shí)鐘電壓變換模塊102中的第二 PMOS晶體管MP2的源極處的時(shí)鐘信號CKM’，與時(shí)鐘輸入信號CK相反，所述時(shí)鐘輸入信號CK依次經(jīng)過所述第一反相器INVl、第二反相器INV2后的時(shí)鐘信號CKN’，與所述時(shí)鐘輸入信號CK一致；當(dāng)所述時(shí)鐘輸入信號CK為高電平(VDD)時(shí)，所述第一時(shí)鐘電壓變換模塊101中的第二 PMOS晶體管MP2和第一 NMOS晶體管麗I關(guān)閉，所述第一時(shí)鐘電壓變換模塊101的第一PMOS晶體管MPl導(dǎo)通，此時(shí)，所述第一時(shí)鐘電壓變換模塊101中的電容CO兩端的電壓VDD疊加所述時(shí)鐘輸入信號CK的高電平電壓VDD，使得所述第一時(shí)鐘電壓變換模塊101輸出的時(shí)鐘輸出信號CKHl為所述時(shí)鐘輸入信號CK的兩倍，即為2VDD，其中，所述第一時(shí)鐘電壓變換模塊101中的時(shí)鐘信號CKM和時(shí)鐘信號CKN隨所述時(shí)鐘輸入信號CK的變化過程不變；當(dāng)所述時(shí)鐘輸入信號CK為高電平時(shí)，所述第二時(shí)鐘電壓變換模塊102中的第一PMOS晶體管MPl關(guān)閉，所述第二時(shí)鐘電壓變換模塊102中的第二 PMOS晶體管MP2和第一NMOS晶體管麗I導(dǎo)通，并且所述第二時(shí)鐘電壓變換模塊102中的第二 PMOS晶體管MP2的柵極通過第一 NMOS晶體管MNl接地，此時(shí)，所述第二時(shí)鐘電壓變換模塊102輸出的時(shí)鐘輸出信號CKH2為低電平，通過所述第二時(shí)鐘電壓變換模塊102中的第二 PMOS晶體管MP2向電容CO充電，直至電容兩端的電壓為輸入電壓VDD，其中，所述第二時(shí)鐘電壓變換模塊102中的時(shí)鐘信號CKM’和時(shí)鐘信號CKN’隨所述時(shí)鐘輸入信號CK的變化過程不變。由此可見，圖5所示的電路仿真波形圖與圖4所示的理論結(jié)果一致，所以本發(fā)明提供的時(shí)鐘電路可以輸出大小為時(shí)鐘輸入信號兩倍的反相的兩個(gè)時(shí)鐘信號。如將所述的時(shí)鐘電路用于現(xiàn)有的升壓調(diào)節(jié)器，可以解決現(xiàn)有的升壓調(diào)節(jié)器中存在的漏電流問題。

實(shí)施例二參見圖6和圖7，對本發(fā)明提供的一種升壓穩(wěn)壓器進(jìn)行詳細(xì)描述。所述升壓穩(wěn)壓器包括本發(fā)明所述的時(shí)鐘電路100、電荷泵模塊200、比較模塊300、控制邏輯模塊400和振蕩器 500。所述電荷泵模塊200的供電端連接至所述時(shí)鐘電路100的供電端而接入輸入電壓VDD以啟動開始工作，所述電荷泵模塊200與所述時(shí)鐘電路100連接，可以接收所述時(shí)鐘電路100輸出的第一時(shí)鐘輸出信號CKH1、第二時(shí)鐘輸出信號CKH2，以及輸出一高直流電壓OUT。具體的，所述電荷泵模200包括第一電荷泵201和第二電荷泵202，所述第一電荷泵201和第二電荷泵202均包括第三PMOS晶體管Tl 1、第四PMOS晶體管T12、第五PMOS晶體管T14和第二 NMOS晶體管T13。其中，所述第一電荷泵201中的第三PMOS晶體管T11、第五PMOS晶體管T14和第二 NMOS晶體管T13的柵極相連接并作為第一電荷泵201的第一輸入端CPNl，所述第一電荷泵201中的第四PMOS晶體管T12的柵極作為第一電荷泵201的第二輸入端CPP1。所述第二電荷泵201中的第三PMOS晶體管T11、第五PMOS晶體管T14和第二 NMOS晶體T13的柵極相連接作為第二電荷泵202的第一輸入端CPN2，所述第二電荷泵202中的第四PMOS晶體管T12作為第二電荷泵202的第二輸入端CPP2。進(jìn)一步地，所述電荷泵模塊還包括第一電容CEl、第二電容CE2和第三電容CE3。所述第一電容CEl的兩端分別與所述第三PMOS晶體管Tll的漏極和第四PMOS晶體管T12的源極連接，所述第三PMOS晶體管Tll的源極和第四PMOS晶體管T12的漏極相連接并連接至所述電荷泵模塊200的供電端，所述第五PMOS晶體管T14的漏極與第四PMOS晶體管T12的源極連接，所述第二 NMOS晶體管T13的漏極與第三PMOS晶體管Tll的漏極連接，所述第五PMOS晶體管T14的源極與第三電容CE3的一端連接并作為所述電荷泵模塊200的輸出端輸出所述高直流電壓0UT，所述第二 NMOS晶體管T13的源極與第三電容CE3的另一端連接并連接地GND。所述第二電容CE2的兩端分別與所述第三PMOS晶體管Tll的漏極和第四PMOS晶體管T12的源極連接，所述第三PMOS晶體管Tll的源極和第四PMOS晶體管T12的漏極相連接并連接至所述電荷泵模塊200的供電端，所述第五PMOS晶體管T14的漏極與第四PMOS晶體管T12的源極連接，第二 NMOS晶體管T13的漏極與第三PMOS晶體管Tll的漏極連接，第五PMOS晶體管T14的源極與第三電容CE3的一端連接至所述電荷泵模塊200的輸出端，所述第二 NMOS晶體管T13的源極與第三電容CE3的另一端連接并連接地GND。當(dāng)所述第一電荷泵201的第一輸入端和第二輸入端分別接收所述時(shí)鐘電路100輸出的第一時(shí)鐘輸出信號CKHl和第二時(shí)鐘輸出信號CKH2時(shí)，則所述第二電荷泵202的第一輸入端和第二輸入端分別接收所述時(shí)鐘電路100輸出的第二時(shí)鐘輸出信號CKH2和第一時(shí)鐘輸出信號CKHl ;當(dāng)所述第一電荷泵201的第一輸入端和第二輸入端分別接收所述時(shí)鐘電路100輸出的第二時(shí)鐘輸出信號CKH2和第一時(shí)鐘輸出信號CKHl時(shí)，則所述第二電荷泵202的第一輸入端和第二輸入端分別接收所述時(shí)鐘電路100輸出的第一時(shí)鐘輸出信號CKHl和第二時(shí)鐘輸出信號CKH2。所述 比較模塊300包括一采樣電阻301和比較器302，所述采用電阻301由第一電阻Rl和第二電阻R2構(gòu)成，所述第一電阻Rl的一端接收所述高直流電壓0UT，所述第一電阻Rl的另一端與所述第二電阻R2的一端相連接并輸出一采樣信號，所述第二電阻R2的另一端接地，所述比較器302的反相輸入端與所述采樣信號連接，所述比較器302的同相輸入端與一基準(zhǔn)電壓VREF連接。所述比較模塊300與電荷泵模塊200的輸出端連接，當(dāng)所述電荷泵模塊200開始工作并輸出所述高直流電壓OUT時(shí)，所述采樣電阻301響應(yīng)所述高直流電壓OUT而產(chǎn)生所述采樣信號，當(dāng)所述采樣信號大于基準(zhǔn)電壓VREF時(shí)，所述比較器302輸出的比較結(jié)果為0，當(dāng)所述采樣信號不大于基準(zhǔn)電壓VREF時(shí)，所述比較器302輸出的比較結(jié)果為I。所述控制邏輯模塊400與所述比較模塊300連接，當(dāng)所述控制邏輯模塊400接收到的比較結(jié)果為O時(shí)，輸出使所述振蕩器500停止工作的控制信號，當(dāng)所述控制邏輯模塊400接收到的比較結(jié)果為I時(shí)，輸出使所述振蕩器500仍繼續(xù)工作的控制信號。進(jìn)一步的，所述控制邏輯模塊400還可以接收一使能端ENB，當(dāng)所述使能端ENB使能時(shí)，所述控制邏輯模塊400輸出的一控制使能端ENB’使能，使所述第一電荷泵和第二電荷泵使能；當(dāng)所述使能端ENB不使能時(shí)，所述控制邏輯模塊400輸出的控制使能端ENB’也不使能，則所述第一電荷泵和第二電荷泵不使能。所述振蕩器500的供電端連接至所述時(shí)鐘電路100的供電端而接入輸入電壓VDD以啟動開始工作，所述振蕩器500與控制邏輯模塊400和時(shí)鐘電路100連接，當(dāng)所述振蕩器500接收到的控制信號為停止信號時(shí)，所述振蕩器500停止工作，從而控制所述時(shí)鐘電路100也停止工作，直到所述比較模塊300接收的高直流電壓OUT的采樣信號不大于基準(zhǔn)電壓VREF,所述振蕩器500又重新控制時(shí)鐘電路開始工作；當(dāng)所述振蕩器500接收到的控制信號為工作信號時(shí),所述振蕩器500工作,從而控制所述時(shí)鐘電路100處于工作狀態(tài)。在本實(shí)施例中，所述比較器302輸出的比較結(jié)果也可以為0，則輸出使所述振蕩器500仍繼續(xù)工作的控制信號；所述比較器302輸出的比較結(jié)果也可以為1，則輸出使所述振蕩器500停止工作的控制信號。在實(shí)際電路中，將所述輸入電源VDD分成兩組電源以減小噪聲，一組啟動電荷泵模塊，一組同時(shí)啟動時(shí)鐘電路、振蕩器和控制邏輯模塊。在本實(shí)施例中，僅做原理性闡述，但不用于限定本發(fā)明中各模塊的輸入電流。因此，如所述第一電荷泵201的第一輸入端和第二輸入端分別接收所述第一時(shí)鐘輸出信號CKHl和第二時(shí)鐘輸出信號CKH2,而所述第二電荷泵202的第一輸入端和第二輸入端分別接收所述第二時(shí)鐘輸出信號CKH2和第一時(shí)鐘輸出信號CKHl時(shí)，則當(dāng)所述時(shí)鐘輸入信號CK為低電平時(shí),所述第一時(shí)鐘輸出信號CKHl為低電平,所述第二時(shí)鐘輸出信號CKH2為所述時(shí)鐘輸入信號CK的兩倍，則所述第一電荷泵201實(shí)現(xiàn)充電過程，而所述第二電荷泵202輸出所述高直流電壓，當(dāng)所述時(shí)鐘輸入信號CK為高電平時(shí)，所述第一時(shí)鐘輸出信號CKHl為所述時(shí)鐘輸入信號CK的兩倍，所述第二時(shí)鐘輸出信號CKH2為低電平，則所述第一電荷泵201輸出所述高直流電壓，而所述第二電荷泵202實(shí)現(xiàn)充電過程；如所述第一電荷泵201的第一輸入端和第二輸入端分別接收所述第二時(shí)鐘輸出信號CKH2和第一時(shí)鐘輸出信號CKH1,而所述第二電荷泵202的第一輸入端和第二輸入端分別接收所述第一時(shí)鐘輸出信號CKHl和第二時(shí)鐘輸出信號CKH2時(shí)，則當(dāng)所述時(shí)鐘輸入信號CK為低電平時(shí)，所述第一時(shí)鐘輸出信號CKHl為所述時(shí)鐘輸入信號CK的兩倍，所述第二時(shí)鐘輸出信號CKH2為低電平，則所述第一電荷泵201輸出所述高直流電壓，而所述第二電荷泵202實(shí)現(xiàn)充電過程，當(dāng)所述時(shí)鐘輸入信號CK為高電平時(shí)，所述第一時(shí)鐘輸出信號CKHl為低電平，所述第二時(shí)鐘輸出信號CKH2為所述時(shí)鐘輸入信號CK的兩倍，則所述第一電荷泵201實(shí)現(xiàn)充電過程，而所述第二電荷泵202輸出所述高直流電壓?？梢姡瑹o論所述時(shí)鐘輸入信號CK是為低電平還是高電平，所述升壓調(diào)節(jié)器中的第一電荷泵201和第二電荷泵202交替實(shí)現(xiàn)充電過程或輸出所述高直流電壓0UT，而包括所述第一電荷泵201和第二電荷泵202的電荷泵200始終會輸出兩倍于時(shí)鐘輸入信號的所述高直流電壓OUT。所以，本發(fā)明的所述升壓調(diào)節(jié)器不存在現(xiàn)有技術(shù)中的升壓穩(wěn)壓器時(shí)鐘周期浪費(fèi)、高直流電壓不穩(wěn)定且輸出電壓不高的問題，提高了升壓調(diào)節(jié)器的工作效率。本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。對于實(shí)施例公開的系統(tǒng)而言，由于與實(shí)施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。

專業(yè)人員還可以進(jìn)一步意識到，結(jié)合本文中所公開的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、計(jì)算機(jī)軟件或者二者的結(jié)合來實(shí)現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專業(yè)技術(shù)人員可以對每個(gè)特定的應(yīng)用來使用不同方法來實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動和變型在內(nèi)。
權(quán)利要求
1.一種時(shí)鐘電路，其特征在于，包括: 第一時(shí)鐘電壓變換模塊，用于響應(yīng)當(dāng)時(shí)鐘輸入信號為高電平而輸出大小為所述時(shí)鐘輸入信號兩倍的第一時(shí)鐘輸出信號； 第一反相器，所述第一反相器的輸入端與第一時(shí)鐘電壓變換模塊相連接，用于將所述時(shí)鐘輸入信號反相輸出；以及 第二時(shí)鐘電壓變換模塊，所述第二時(shí)鐘電壓變換模塊與第一反相器的輸出端連接，用于響應(yīng)當(dāng)時(shí)鐘輸入信號為低電平而輸出大小為所述時(shí)鐘輸入信號兩倍的第二時(shí)鐘輸出信號。
2.根據(jù)權(quán)利要求1所述的時(shí)鐘電路，其特征在于， 每個(gè)所述時(shí)鐘電壓變換模塊均包括電容、第二反相器、第一 PMOS晶體管、第二 PMOS晶體管和第一 NMOS晶體管， 在每個(gè)所述時(shí)鐘電壓變換模塊中，所述第二反相器的輸入端與電容的一端相連接為所述時(shí)鐘電壓變換模塊的輸入端，所述第二反相器的輸出端、第一 PMOS晶體管的柵極和第一NMOS晶體管的柵極相連接，所述電容的另一端、第一 PMOS晶體管的源極和第二 PMOS晶體管的源極相連接，所述第二 PMOS晶體管的漏極為所述時(shí)鐘電壓變換模塊的供電端，所述第一 NMOS晶體管的源極接地，所述第一 PMOS晶體管的漏極、第二 PMOS晶體管的柵極和第一NMOS晶體管的漏極相連接為所述時(shí)鐘電壓變換模塊的輸出端， 其中，每個(gè)所述時(shí)鐘電壓變換模塊的供電端相連接為所述時(shí)鐘電路的供電端而接入輸入電壓。
3.根據(jù)權(quán)利要求2所述的時(shí)鐘電路，其特征在于， 當(dāng)所述時(shí)鐘輸入信號為低電平時(shí)，所述第一時(shí)鐘電壓變換模塊中的第一 PMOS晶體管關(guān)閉而第二 PMOS晶體管和第一 NMOS晶體管導(dǎo)通,所述第一時(shí)鐘電壓變換模塊中的電容兩端充電至輸入電壓大小，所述第一時(shí)鐘輸出信號為低電平， 所述第二時(shí)鐘電壓變換模塊中的第二PMOS晶體管和第一NMOS晶體管關(guān)閉而第一PMOS晶體管導(dǎo)通，所述第二時(shí)鐘輸出信號為所述時(shí)鐘輸入信號的兩倍； 當(dāng)所述時(shí)鐘輸入信號為高電平時(shí)，所述第一時(shí)鐘電壓變換模塊中的第二 PMOS晶體管和第一 NMOS晶體管關(guān)閉而第一 PMOS晶體管導(dǎo)通，所述第一時(shí)鐘輸出信號為所述時(shí)鐘輸入信號的兩倍， 所述第二時(shí)鐘電壓變換模塊中的第一PMOS晶體管關(guān)閉而第二 PMOS晶體管和第一 NMOS晶體管導(dǎo)通，所述第二時(shí)鐘電壓變換模塊中的電容兩端充電至輸入電壓大小，所述第二時(shí)鐘輸出信號為低電平。
4.根據(jù)權(quán)利要求1所述的時(shí)鐘電路，其特征在于，所述第一時(shí)鐘輸出信號與所述第二時(shí)鐘輸出信號相反。
5.一種升壓穩(wěn)壓器，其特征在于，包括: 如權(quán)利要求1至4任意一項(xiàng)所述的時(shí)鐘電路； 電荷泵模塊，所述電荷泵模塊與所述時(shí)鐘電路連接，用于響應(yīng)所述時(shí)鐘電路輸出的第一時(shí)鐘輸出信號和第二時(shí)鐘輸出信號而輸出一高直流電壓； 比較模塊，所述比較模塊與電荷泵模塊連接，用于響應(yīng)所述高直流電壓的采樣信號而輸出一比較結(jié)果；控制邏輯模塊，所述控制邏輯模塊與比較模塊連接，用于響應(yīng)所述比較結(jié)果而輸出一控制信號；以及 振蕩器，所述振蕩器與控制邏輯模塊和時(shí)鐘電路連接，用于響應(yīng)所述控制信號而控制所述時(shí)鐘電路的工作； 其中，所述電荷泵模塊和振蕩器的供電端分別與時(shí)鐘電路的供電端相連接。
6.根據(jù)權(quán)利要求5所述的升壓穩(wěn)壓器，其特征在于，所述電荷泵模塊包括: 第一電荷泵和第二電荷泵，所述第一電荷泵和第二電荷泵均包括第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管和第二 NMOS晶體管，其中， 所述第一電荷泵中的第三PMOS晶體管、第五PMOS晶體管和第二 NMOS晶體管的柵極相連接作為第一電荷泵的第一輸入端，所述第一電荷泵中的第四PMOS晶體管的柵極作為第一電荷泵的第二輸入端，所述第一電荷泵的第一輸入端和第二輸入端分別與所述第一時(shí)鐘輸出信號和第二時(shí)鐘輸出信號中的一個(gè)連接， 所述第二電荷泵中的第三PMOS晶體管、第五PMOS晶體管和第二 NMOS晶體的柵極相連接作為第二電荷泵的第一輸入端，所述第二電荷泵中的第四PMOS晶體管作為第二電荷泵的第二輸入端，所述第二電荷泵的第一輸入端和第二輸入端與所述第一電荷泵的第一輸入端和第二輸入端接入的第一時(shí)鐘輸出信號和第二時(shí)鐘輸出信號相反。
7.根據(jù)權(quán)利要求6的所述的升壓穩(wěn)壓器，其特征在于，所述時(shí)鐘輸入信號為低電平或高電平時(shí)，所述升壓調(diào)節(jié)器中的第一電荷泵和第二電荷泵交替實(shí)現(xiàn)充電過程或輸出所述高直流電壓。
8.根據(jù)權(quán)利要求7所述的升壓穩(wěn)壓器，其特征在于， 所述電荷泵模塊還包括第一 電容、第二電容和第三電容， 所述第一電容的兩端分別與所述第三PMOS晶體管的漏極和第四PMOS晶體管的源極連接，所述第三PMOS晶體管的源極和第四PMOS晶體管的漏極相連接并連接至所述電荷泵模塊的供電端，所述第五PMOS晶體管的漏極與第四PMOS晶體管的源極連接，所述第二 NMOS晶體管的漏極與第三PMOS晶體管的漏極連接，所述第五PMOS晶體管的源極與第三電容的一端連接并輸出所述高直流電壓，所述第二 NMOS晶體管的源極與第三電容的另一端連接并連接地， 所述第二電容的兩端分別與所述第三PMOS晶體管的漏極和第四PMOS晶體管的源極連接，所述第三PMOS晶體管的源極和第四PMOS晶體管的漏極相連接并連接至所述電荷泵模塊的供電端，所述第五PMOS晶體管的漏極與第四PMOS晶體管的源極連接，所述第二 NMOS晶體管的漏極與第三PMOS晶體管的漏極連接，所述第五PMOS晶體管的源極與第三電容的一端連接并輸出所述高直流電壓，所述第二 NMOS晶體管的源極與第三電容的另一端連接并連接地。
9.根據(jù)權(quán)利要求5的所述的升壓穩(wěn)壓器，其特征在于，所述比較模塊包括: 采樣電阻，用于響應(yīng)所述高直流電壓而產(chǎn)生采樣信號；以及 比較器，所述比較器的反相輸入端與所述采樣信號連接，所述比較器的同相輸入端與一基準(zhǔn)電壓連接，所述比較器用于比較所述采樣信號和基準(zhǔn)電壓的大小而輸出控制信號。
全文摘要
本發(fā)明提出一種時(shí)鐘電路以及升壓穩(wěn)壓器，時(shí)鐘電路包括第一時(shí)鐘電壓變換模塊，用于響應(yīng)當(dāng)時(shí)鐘輸入信號為高電平而輸出大小為時(shí)鐘輸入信號兩倍的第一時(shí)鐘輸出信號；第一反相器，第一反相器的輸入端與第一時(shí)鐘電壓變換模塊相連接，用于將時(shí)鐘輸入信號反相輸出；以及第二時(shí)鐘電壓變換模塊，第二時(shí)鐘電壓變換模塊與第一反相器的輸出端連接，用于響應(yīng)當(dāng)時(shí)鐘輸入信號為低電平而輸出大小為時(shí)鐘輸入信號兩倍的第二時(shí)鐘輸出信號，從而產(chǎn)生大小為時(shí)鐘輸入信號兩倍的反相的兩個(gè)時(shí)鐘信號，當(dāng)時(shí)鐘電路用于升壓調(diào)節(jié)器可解決升壓調(diào)節(jié)器中存在的漏電流的問題，以及解決在現(xiàn)有的時(shí)鐘電路作用下升壓調(diào)節(jié)器工作效率不高的問題。
文檔編號H02M3/155GK103248223SQ20131015712
公開日2013年8月14日 申請日期2013年4月28日 優(yōu)先權(quán)日2013年4月28日
發(fā)明者秦義壽 申請人:上海宏力半導(dǎo)體制造有限公司