電壓轉(zhuǎn)換電路的制作方法
【專利摘要】本發(fā)明為一種電壓轉(zhuǎn)換電路。電壓轉(zhuǎn)換電路包含：一驅(qū)動輸入節(jié)點(diǎn)；一驅(qū)動輸出節(jié)點(diǎn)；一驅(qū)動反向器，輸入端用于接收一驅(qū)動輸入信號，輸出端輸出與該驅(qū)動輸入信號反向的一驅(qū)動反向信號；以及，一第一開關(guān)，根據(jù)該驅(qū)動反向信號而決定導(dǎo)通狀態(tài)，當(dāng)該驅(qū)動反向信號為低電平時(shí)，該第一開關(guān)導(dǎo)通并輸出該接地電壓于該驅(qū)動輸出節(jié)點(diǎn)；以及，當(dāng)該驅(qū)動反向信號為高電平時(shí)，該第一開關(guān)呈現(xiàn)斷路狀態(tài)并產(chǎn)生一轉(zhuǎn)換電壓于該驅(qū)動輸出節(jié)點(diǎn)。
【專利說明】電壓轉(zhuǎn)換電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種電壓轉(zhuǎn)換電路，且特別是有關(guān)于一種通過晶體管串迭方式實(shí)現(xiàn)的電壓轉(zhuǎn)換電路。
【背景技術(shù)】
[0002]升壓轉(zhuǎn)換器(Boost Converter)的功能是將供應(yīng)電壓提升(boost up)成為較高的轉(zhuǎn)換電壓。例如:利用1.8V的供應(yīng)電壓產(chǎn)生3.6V的轉(zhuǎn)換電壓。
[0003]已知技術(shù)搭配系統(tǒng)單芯片(system on chip,簡稱為SoC)通過升壓轉(zhuǎn)換器,將轉(zhuǎn)換電壓Vout提供給負(fù)載電路時(shí),經(jīng)常使用外接于印刷電路板(Printed Circuit Board,簡稱為PCB)的匪OS晶體管。
[0004]請參照圖1，其是已知技術(shù)于系統(tǒng)單芯片外部，提供電壓轉(zhuǎn)換電路的示意圖。此圖式以Vdd代表供應(yīng)電壓，且電壓轉(zhuǎn)換電路(升壓電路)通過驅(qū)動輸出節(jié)點(diǎn)Sout而輸出電壓電平為2*Vdd的轉(zhuǎn)換電壓。
[0005]此處選用的NMOS晶體管，其所能承受的耐壓，將連帶影響所輸出的轉(zhuǎn)換電壓的最高電壓。
[0006]在此圖式中，除了系統(tǒng)單芯片I以外的電路，都與系統(tǒng)單芯片一同設(shè)置于印刷電路板上。其中，電感(inductor)的一端電連接于供應(yīng)電壓Vdd,另一端則與NMOS晶體管NI的漏極、肖特基二極管(Schottky Diode)的輸入端共同電連接于驅(qū)動輸出節(jié)點(diǎn)Sout。肖特基二極管D的輸出端電連接于電容C。其中，電容C用于代表外部的負(fù)載電容，節(jié)點(diǎn)Vc可以電連接至外部的負(fù)載。
[0007]由圖1可以看出，此處的NMOS晶體管將額外占用印刷電路板的空間。
[0008]請參見圖2，其是已知技術(shù)于系統(tǒng)單芯片內(nèi)部，提供電壓轉(zhuǎn)換電路的示意圖。為了節(jié)省所占用的印刷電路板的空間，此種做法將NMOS晶體管設(shè)置于系統(tǒng)單芯片2內(nèi)。
[0009]在設(shè)計(jì)升壓電路時(shí)，無論是否將NMOS晶體管設(shè)置于系統(tǒng)單芯片2內(nèi)，NMOS晶體管N2的漏極與源極之間都必須能夠承受2*Vdd的跨壓。因此，此種做法需要使用高壓制程實(shí)現(xiàn)可以2*Vdd跨壓的NMOS晶體管N2。
[0010]隨著半導(dǎo)體制程的發(fā)展，半導(dǎo)體元件的尺寸越來越小。連帶地，半導(dǎo)體元件所能承受的耐壓也越來越低。由于系統(tǒng)單芯片2內(nèi)部的其它電路并不需要使用高電壓，如果為了僅占整體功能一小部分的升壓轉(zhuǎn)換器而須額外使用高電壓的制程，對于系統(tǒng)單芯片而言，此種設(shè)計(jì)將衍生制造時(shí)的困難度，且額外增加高電壓制程會增加成本。
[0011]根據(jù)前述說明可以得知，如何將NMOS晶體管集成于系統(tǒng)單芯片內(nèi)，并能兼顧于低壓制程的制造與生產(chǎn)，仍是設(shè)計(jì)升壓轉(zhuǎn)換器時(shí)的兩難。

【發(fā)明內(nèi)容】

[0012]本發(fā)明的一方面為一種電壓轉(zhuǎn)換電路，包含:一驅(qū)動輸入節(jié)點(diǎn)；一驅(qū)動輸出節(jié)點(diǎn)；一驅(qū)動反向器，電連接于該驅(qū)動輸入節(jié)點(diǎn)、一供應(yīng)電壓與一接地電壓間，其輸入端用于接收一驅(qū)動輸入信號，輸出端輸出與該驅(qū)動輸入信號反向的一驅(qū)動反向信號；以及，一第一開關(guān)，電連接于該驅(qū)動輸出節(jié)點(diǎn)與該供應(yīng)電壓，并通過一控制節(jié)點(diǎn)而電連接于該驅(qū)動反向器，該第一開關(guān)是根據(jù)該驅(qū)動反向信號而決定導(dǎo)通狀態(tài)，當(dāng)該驅(qū)動反向信號為低電平時(shí)，該第一開關(guān)導(dǎo)通并輸出該接地電壓于該驅(qū)動輸出節(jié)點(diǎn)；以及，當(dāng)該驅(qū)動反向信號為高電平時(shí)，該第一開關(guān)呈現(xiàn)斷路狀態(tài)并產(chǎn)生一轉(zhuǎn)換電壓于該驅(qū)動輸出節(jié)點(diǎn)。
[0013]為了對本發(fā)明的上述及其它方面有更佳的了解，下文特舉實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。
【專利附圖】

【附圖說明】
[0014]圖1，其是已知技術(shù)于系統(tǒng)單芯片外部，提供電壓轉(zhuǎn)換電路的示意圖。
[0015]圖2，其是已知技術(shù)于系統(tǒng)單芯片內(nèi)部，提供電壓轉(zhuǎn)換電路的示意圖。
[0016]圖3，其是本發(fā)明于系統(tǒng)單芯片內(nèi)部，提供電壓轉(zhuǎn)換電路的示意圖。
[0017]圖4，其是本發(fā)明的電壓轉(zhuǎn)換電路搭配輸出級時(shí)，輸出級的電容電壓變化的波形圖。
[0018]圖5，其是本發(fā)明利用串迭的晶體管，實(shí)現(xiàn)電壓轉(zhuǎn)換電路的示意圖。
[0019]圖6A，其是本發(fā)明的電壓轉(zhuǎn)換電路，在輸入信號為高電平時(shí)，內(nèi)部晶體管的導(dǎo)通/關(guān)閉狀態(tài)的不意圖。
[0020]圖6B，其是圖6A中，本發(fā)明的電壓轉(zhuǎn)換電路內(nèi)部晶體管的各電極導(dǎo)電壓的列表。
[0021]圖7A，其是本發(fā)明的電壓轉(zhuǎn)換電路，在輸入信號為低電平時(shí)，內(nèi)部晶體管的導(dǎo)通/關(guān)閉狀態(tài)的不意圖。
[0022]圖7B，其是圖7A中，本發(fā)明的電壓轉(zhuǎn)換電路內(nèi)部晶體管的各電極導(dǎo)電壓的列表。
[0023]圖8，其是本發(fā)明的電壓轉(zhuǎn)換電路，因應(yīng)脈沖調(diào)制信號的電平改變，內(nèi)部各節(jié)點(diǎn)電壓變化波型的示意圖。
[0024][主要元件標(biāo)號說明]
[0025]系統(tǒng)單芯片1、2、3、驅(qū)動級301
[0026]緩沖級303 電壓轉(zhuǎn)換電路30
【具體實(shí)施方式】
[0027]為了改善已知技術(shù)的缺失，本發(fā)明提出利用低耐壓的晶體管，以迭加(cascode)的方式實(shí)現(xiàn)電壓轉(zhuǎn)換電路。根據(jù)本發(fā)明構(gòu)想的實(shí)施例，此種電壓轉(zhuǎn)換電路能夠輸出電平達(dá)2*Vdd的轉(zhuǎn)換電壓。
[0028]請參見圖3，其是本發(fā)明于系統(tǒng)單芯片內(nèi)部，提供電壓轉(zhuǎn)換電路的示意圖。
[0029]在此圖式中，由電感L、二極管D、電容C組成的輸出級外接于系統(tǒng)單芯片3。
[0030]另一方面，電壓轉(zhuǎn)換電路30集成于系統(tǒng)單芯片3內(nèi)，且電壓轉(zhuǎn)換電路30包含由驅(qū)動反向器INV_drv與第一開關(guān)Ml組成的驅(qū)動級301。其中，驅(qū)動反向器INV_drv電連接于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in、供應(yīng)電壓Vdd與接地電壓Gnd間；第一開關(guān)Ml則電連接于驅(qū)動輸出節(jié)點(diǎn)Sout、供應(yīng)電壓Vdd。此外,驅(qū)動反向器INV_drv與第一開關(guān)Ml通過控制節(jié)點(diǎn)Sctrl而電連接。
[0031]假設(shè)第一開關(guān)Ml為NMOS晶體管，則將其柵極電連結(jié)于供應(yīng)電壓Vdd、源極電連接于控制節(jié)點(diǎn)Sctrl、漏極電連接于驅(qū)動輸出節(jié)點(diǎn)Sout。
[0032]同時(shí)，假設(shè)二極管D的導(dǎo)通電壓為0.45V。
[0033]當(dāng)驅(qū)動輸入信號為低電平時(shí)(例如:Vdrv_in=接地電壓Gnd=OV),驅(qū)動反向器INV_drv將連帶輸出高電平(例如:Vctrl=供應(yīng)電壓Vdd)于控制節(jié)點(diǎn)Sctrl。
[0034]此時(shí)，第一開關(guān)Ml因?yàn)闁艠O與源極之間的壓差為Vdd-Vdd=OV的緣故而關(guān)閉。
[0035]當(dāng)?shù)谝婚_關(guān)Ml體關(guān)閉時(shí)，供應(yīng)電壓Vdd仍通過電感L而產(chǎn)生導(dǎo)通電流至驅(qū)動輸出節(jié)點(diǎn)。此時(shí)，電容C將因而開始進(jìn)行充電。此時(shí)驅(qū)動輸出節(jié)點(diǎn)的電壓約為2*Vdd，而電容電壓 Vc 約等于 2*Vdd-0.45。
[0036]當(dāng)驅(qū)動輸入信號為高電平時(shí)(例如:Vdrvjn=供應(yīng)電壓Vdd)，驅(qū)動反向器INV_drv將連帶輸出低電平(例如:Vctrl=接地電壓Gnd=OV)于控制節(jié)點(diǎn)Sctrl。
[0037]此時(shí)，第一開關(guān)Ml因?yàn)闁艠O與源極之間的壓差為Vdd-O=Vdd的緣故而導(dǎo)通。通過第一開關(guān)Ml的導(dǎo)通，此時(shí)供應(yīng)電壓Vdd將通過電感L而產(chǎn)生導(dǎo)通電流，這個導(dǎo)通電流經(jīng)由第一開關(guān)Ml與驅(qū)動反向器INV_drv而流至接地電壓。因此，此時(shí)驅(qū)動輸出節(jié)點(diǎn)的電壓為OV0
[0038]在此同時(shí)，電容C會因?yàn)轵?qū)動輸出節(jié)點(diǎn)Sout的電壓較低的緣故而進(jìn)行放電。因此，電容電壓Vc將由2*Vdd-0.45再略為下降。
[0039]圖4，其是本發(fā)明的電壓轉(zhuǎn)換電路搭配輸出級時(shí)，輸出級的電容電壓變化的波形圖。圖式中的線段LI代表電容電壓Vc在系統(tǒng)單芯片3剛開機(jī)還未進(jìn)入穩(wěn)定狀態(tài)時(shí)的電壓變化；線段L2則代表電容電壓Vc在系統(tǒng)單芯片3進(jìn)入穩(wěn)定狀態(tài)時(shí)的電壓變化。
[0040]假設(shè)元件的耐壓Vdd為4.2V，由此圖式可以看出，電容電壓Vc在系統(tǒng)單芯片3還未進(jìn)入穩(wěn)定狀態(tài)時(shí)，其電壓將由OV逐漸增加至大約8V。
[0041 ] 進(jìn)一步由將線段S2的部分區(qū)段放大后，可以看出電容電壓Vc會在8.02V與8.04V之間變化。
[0042]其中，電容C會在驅(qū)動輸入信號為低電平時(shí)充電(L2a)，此時(shí)的電容電壓Vc將由8.02V逐步上升至8.04V。另一方面，電容C會在驅(qū)動輸入信號為高電平時(shí)放電(L2b)。此時(shí)的電容電壓Vc將由8.04V逐步下降至8.02V。
[0043]請參見圖5，其是本發(fā)明利用串迭的晶體管，實(shí)現(xiàn)電壓轉(zhuǎn)換電路的示意圖。此圖式說明驅(qū)動反向器包含:第二開關(guān)M2與第三開關(guān)M3。
[0044]第二開關(guān)M2電連接于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in、供應(yīng)電壓Vdd與第一開關(guān)Ml。第二開關(guān)M2會在驅(qū)動輸入信號為低電平時(shí)導(dǎo)通，進(jìn)而提供供應(yīng)電壓Vdd予控制節(jié)點(diǎn)Sctrl。第三開關(guān)M3電連接于驅(qū)動輸入節(jié)點(diǎn)、接地電壓與第一開關(guān)Ml。第三開關(guān)M3會在驅(qū)動輸入信號為高電平時(shí)導(dǎo)通，進(jìn)而提供接地電壓Gnd予控制節(jié)點(diǎn)Sctrl。
[0045]由此圖式可以看出，第二開關(guān)M2可為PMOS晶體管、第三開關(guān)M3可為NMOS晶體管。其中，第二開關(guān)M2的柵極電連接于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in、源極電連接于供應(yīng)電壓Vdd、漏極電連接于控制節(jié)點(diǎn)Sctrl。第三開關(guān)M3的
[0046]柵極電連接于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in、源極電連接于接地電壓Gnd、漏極電連接于控制節(jié)點(diǎn)Sctrl0
[0047]此外，第二開關(guān)M2的本體電連接于源極、第三開關(guān)M3的本體電連接于源極。
[0048]請參見圖6A，其是本發(fā)明的電壓轉(zhuǎn)換電路，在輸入信號為高電平時(shí)，內(nèi)部晶體管的導(dǎo)通狀態(tài)的示意圖。
[0049]在本發(fā)明的電壓轉(zhuǎn)換電路與輸入信號之間，還可進(jìn)一步提供包含第一緩沖反向器Invl與第二緩沖反向器Inv2的緩沖級303。第一緩沖反向器Invl與第二緩沖反向器Inv2均電連接于供應(yīng)電壓Vdd與接地電壓Gnd之間。
[0050]第一緩沖反向器Invl的輸入端電連接于輸入信號Vin，且第一緩沖反向器Invl用于輸出與輸入信號Vin反向的反向輸入信號Vinl。
[0051]第二緩沖反向器的輸入端電連接于第一緩沖反向器的輸出端，且第二緩沖反向器的輸出端電連接于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in。第二緩沖反向器用于收反向輸入信號Vinl，并于驅(qū)動輸入節(jié)點(diǎn)Srv_in輸出驅(qū)動輸入信號Vdrv_in。因?yàn)榻?jīng)過二度的反向，驅(qū)動輸入信號Vdrv_in的相位會與輸入信號Vin —致。
[0052]其中，第二緩沖反向器包含第四開關(guān)M4與第五開關(guān)M5。第四開關(guān)M4電連接于第一緩沖反向器Invl的輸出端點(diǎn)、供應(yīng)電壓Vdd與驅(qū)動輸入節(jié)點(diǎn)Sdrv_in。第四開關(guān)M4在反向輸入信號Vinl為低電平時(shí)導(dǎo)通,進(jìn)而輸出供應(yīng)電壓Vdd于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in。第五開關(guān)M5電連接于第一緩沖反向器Invl的輸出端點(diǎn)、接地電壓Gnd與驅(qū)動輸入節(jié)點(diǎn)Sdrv_in。第五開關(guān)M5在反向輸入信號Vinl為高電平時(shí)導(dǎo)通，進(jìn)而輸出接地電壓Gnd=OV于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in。
[0053]如圖所示，第四開關(guān)M4可假設(shè)為PMOS晶體管，其柵極電連接于第一緩沖反向器Invl的輸出端點(diǎn)、源極電連接于供應(yīng)電壓Vdd、漏極電連接于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in。同理，第五開關(guān)M5可假設(shè)為NMOS晶體管，其柵極電連接于第一緩沖反向器Invl的輸出端點(diǎn)、源極電連接于接地電壓Gnd、漏極電連接于驅(qū)動輸入節(jié)點(diǎn)Sdrv_in。此外,第四開關(guān)M4的本體電連接于源極、第五開關(guān)M5的本體電連接于源極。
[0054]首先假設(shè)輸入信號Vin為高電平(Vdd)的情形:
[0055]當(dāng)輸入信號Vin為高電平時(shí)(Vin=Vdd)，由第一緩沖反向器Invl輸出的反向輸入信號Vinl為0V，而第二緩沖反向器則輸出Vdd至驅(qū)動輸入節(jié)點(diǎn)Sdrv_in。
[0056]如前所述，此時(shí)驅(qū)動反向器因?yàn)榈诙_關(guān)M2斷路、第三開關(guān)M3呈現(xiàn)導(dǎo)通的緣故而輸出0V。連帶的，驅(qū)動反向器將輸出OV至控制節(jié)點(diǎn)Sctrl。連帶的，第一開關(guān)Ml因?yàn)闁艠O電壓為Vdd、源極電壓為OV而導(dǎo)通。
[0057]請參見圖6B，其是圖6A中，本發(fā)明的電壓轉(zhuǎn)換電路內(nèi)部晶體管的各電極導(dǎo)電壓的列表。
[0058]此圖式的第一列代表第二開關(guān)M2的各個電極之間的電壓差；第二列代表第三開關(guān)M3的各個電極之間的電壓差；以及，第三列代表第一開關(guān)Ml的各個電極之間的電壓差。
[0059]其中，第二行代表個別的晶體管的柵極與源極之間的電位差；第三行代表個別的晶體管的柵極與漏極之間的電位差；第四行代表個別的晶體管的漏極與源極之間的電位差。此外，第五行代表個別的晶體管的柵極與本體(body)之間的電位差；第六行代表個別的晶體管的漏極與本體之間的電位差；以及，第七行代表個別的晶體管的本體與源極之間的電位差。
[0060]其中，代表第二開關(guān)M2的PMOS晶體管、代表第三開關(guān)M3的NMOS晶體管、代表第一開關(guān)Ml的NMOS晶體管，其本體均與源極相連。
[0061]因此，圖6B第七行的電壓差均為0V。以及，這些晶體管的柵極與本體的電壓差VGB，均相當(dāng)于柵極與源極的電壓差VGS(VGB=VGS)，即第二行與第五行所示的電壓差相等。再者，這些晶體管的漏極與源極的電壓差VDS與漏極與本體的電壓差VDB相等(VDS=VDB)，即，第四行與第六行所示的電壓差彼此相等。
[0062]承上，當(dāng)輸入信號Vin為高電平(Vdd)時(shí)，第二開關(guān)M2各個電極彼此間的電壓差分別為:VGS=VGB=0V ；VDS=VDB=OV-Vdd=-Vdd ;VGD=Vdd-OV=Vdd ;以及，VBS=0V。
[0063]當(dāng)輸入信號Vin為高電平(Vdd)時(shí)，第三開關(guān)M3各個電極彼此間的電壓差分別為:VGS=VGB=Vdd-OV=Vdd ；VDS=VDB=0V-0V=0V ;VGD=Vdd-OV=Vdd ;以及，VBS=0V。
[0064]當(dāng)輸入信號Vin為高電平(Vdd)時(shí)，第一開關(guān)Ml各個電極彼此間的電壓差分別為:VGS=VGB=Vdd-OV=Vdd ；VDS=VDB=0-0V=0V ;VGD=Vdd-OV=Vdd ;以及，VBS=0V。
[0065]請參見圖7A，其是本發(fā)明的電壓轉(zhuǎn)換電路，在輸入信號為低電平時(shí)，內(nèi)部晶體管的導(dǎo)通/關(guān)閉狀態(tài)的示意圖。
[0066]接著,說明輸入信號Vin為低電平的情形:
[0067]當(dāng)輸入信號Vin為低電平OV時(shí)，首先通過第一緩沖反向器而輸出Vdd，經(jīng)由第二緩沖反向器Inv2后輸出0V。
[0068]如前所述，此時(shí)驅(qū)動反向器將輸出Vdd，其中第二開關(guān)M2呈現(xiàn)導(dǎo)通、第三開關(guān)M3呈現(xiàn)斷路。因此，驅(qū)動反向器將輸出Vdd至Ml的源極。連帶的，第一開關(guān)Ml因?yàn)闁艠O電壓為Vdd、源極電壓為Vdd,因而呈現(xiàn)斷路狀態(tài)。
[0069]此時(shí)，第一開關(guān)Ml的漏極與Vout的電壓為2*Vdd，而電容電壓Vc的電壓大約為2*Vdd-0.45V。
[0070]請參見圖7B，其是圖7A中，本發(fā)明的電壓轉(zhuǎn)換電路內(nèi)部晶體管的各電極導(dǎo)電壓的列表。此處的各行與各列所代表的意義均與圖6B相似，因而不再贅述。
[0071]承上，當(dāng)輸入信號Vin為低電平(OV)時(shí)，第二開關(guān)M2各個電極彼此間的電壓差分別為:VGS=VGB=OV-Vdd=-Vdd ；VDS=VDB=Vdd-Vdd=OV ;VGD=OV-Vdd=-Vdd ;以及，VBS=OV。
[0072]當(dāng)輸入信號Vin為低電平(OV)時(shí)，第三開關(guān)M3各個電極彼此間的電壓差分別為:VGS=VGB=0V-0V=0V ；VDS=VDB=Vdd-OV=Vdd ;VGD=OV-Vdd=-Vdd ;以及，VBS=OV。
[0073]當(dāng)輸入信號Vin為低電平(OV)時(shí)，第一開關(guān)Ml各個電極彼此間的電壓差分別為:VGS=VGB=Vdd-Vdd=OV ；VDS=VDB=2*Vdd-Vdd=Vdd ;VGD=Vdd_2*Vdd=-Vdd ;以及，VBS=OV。
[0074]進(jìn)一步檢視當(dāng)輸入信號改變時(shí)，各個開關(guān)的各極之間的電壓差具有以下關(guān)系:
[0075]根據(jù)圖6B、7B的第四列可以看出，對第一開關(guān)Ml來說，電極之間的壓差可能為Vdd,-Vdd,OVο
[0076]根據(jù)圖6B、7B的第二列可以看出，對第二開關(guān)M2而言，電極之間的壓差可能為-Vdd、OV。
[0077]根據(jù)圖6B、7B的第三列可以看出，對第三開關(guān)M3而言，電極之間的壓差可能為-Vdd、Vdd、0V。
[0078]因此，電壓轉(zhuǎn)換電路中的各個晶體管，其不同電極之間的電壓差都不會超過Vdd，因此本發(fā)明不需要使用耐高壓的元件。
[0079]在一般的情況下,輸入信號Vin會以脈沖調(diào)制信號(pulse width modulation,簡稱為PWM)方式存在。PWM信號具有高電平期間與低電平期間，假設(shè)高電平期間的電壓為Vdd、低電平期間的電壓為0V。關(guān)于PWM信號的產(chǎn)生方式與電壓變化,并非本發(fā)明的核心技術(shù)特征，此處不予詳述。
[0080]請參見圖8，其是采用本發(fā)明的電壓轉(zhuǎn)換電路，因應(yīng)脈沖調(diào)制信號的電平改變，仿真各節(jié)點(diǎn)電壓變化的波型圖。
[0081]此圖式假設(shè)系統(tǒng)單芯片使用的電池來源為鋰電池，其所提供的供應(yīng)電壓Vdd為
4.2V。
[0082]輸入信號Vin為高電平時(shí)，其電壓為4.2V。此時(shí)的反向輸入信號Vinl為0V、驅(qū)動輸入信號Vdrv_in為4.2V、控制節(jié)點(diǎn)的電壓Vctrl為0V。另一方面，驅(qū)動輸出節(jié)點(diǎn)所輸出的轉(zhuǎn)換電壓Vout為OV。
[0083]輸入信號Vin為低電平時(shí),其電壓為0V。此時(shí)的反向輸入信號Vinl為4.2V、驅(qū)動輸入信號Vdrv_in為0V、控制節(jié)點(diǎn)的電壓Vctrl為4.2V。另一方面，于驅(qū)動輸出節(jié)點(diǎn)輸出的轉(zhuǎn)換電壓Vout為8V。
[0084]換言之，本發(fā)明的電壓轉(zhuǎn)換電路，僅需利用一般的低壓晶體管，便能在驅(qū)動輸出節(jié)點(diǎn)產(chǎn)生介于O疒8.33V(相當(dāng)于OV?2*Vdd)的轉(zhuǎn)換電壓Vout。
[0085]附帶一提的是，這里的供應(yīng)電壓Vdd并不需要被限定。假設(shè)Vdd為1.8V時(shí)，可以輸出3.6V ;若Vdd為4.2V時(shí)，大約輸出8.4V的輸出電壓；或者，供應(yīng)電壓Vdd可為其它數(shù)值。
[0086]本發(fā)明提供的電壓轉(zhuǎn)換電路主要通過驅(qū)動級提供電壓轉(zhuǎn)換功能。驅(qū)動級內(nèi)部所包含的第二開關(guān)M2、第一開關(guān)Ml、M3，其所需承受的最高電壓均為Vdd。因此，本發(fā)明確實(shí)提供了兼容于一般低壓制程的做法。是故，本發(fā)明確實(shí)能兼顧空間與生產(chǎn)成本的需求。
[0087]綜上所述，雖然本發(fā)明已以諸項(xiàng)實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種電壓轉(zhuǎn)換電路,包含: 一驅(qū)動輸入節(jié)點(diǎn)； 一驅(qū)動輸出節(jié)點(diǎn)； 一驅(qū)動反向器，電連接于該驅(qū)動輸入節(jié)點(diǎn)、一供應(yīng)電壓與一接地電壓間，其輸入端用于接收一驅(qū)動輸入信號，輸出端輸出與該驅(qū)動輸入信號反向的一驅(qū)動反向信號；以及， 一第一開關(guān)，電連接于該驅(qū)動輸出節(jié)點(diǎn)與該供應(yīng)電壓，并通過一控制節(jié)點(diǎn)而電連接于該驅(qū)動反向器，該第一開關(guān)是根據(jù)該驅(qū)動反向信號而決定導(dǎo)通狀態(tài)，當(dāng)該驅(qū)動反向信號為低電平時(shí)，該第一開關(guān)導(dǎo)通并輸出該接地電壓于該驅(qū)動輸出節(jié)點(diǎn)；以及，當(dāng)該驅(qū)動反向信號為高電平時(shí)，該第一開關(guān)呈現(xiàn)斷路狀態(tài)并產(chǎn)生一轉(zhuǎn)換電壓于該驅(qū)動輸出節(jié)點(diǎn)。
2.根據(jù)權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其中該轉(zhuǎn)換電壓約為該供應(yīng)電壓的兩倍。
3.根據(jù)權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其中該第一開關(guān)為NMOS晶體管，其柵極電連結(jié)于該供應(yīng)電壓、源極電連接于該控制節(jié)點(diǎn)、漏極電連接于該驅(qū)動輸出節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其中該驅(qū)動反向器包含: 一第二開關(guān)，電連接于該驅(qū)動輸入節(jié)點(diǎn)、該供應(yīng)電壓與該第一開關(guān)，其于該驅(qū)動輸入信號為低電平時(shí)導(dǎo)通，進(jìn)而提供該供應(yīng)電壓予該控制節(jié)點(diǎn)；以及， 一第三開關(guān)，電連接于該驅(qū)動輸入節(jié)點(diǎn)、該接地電壓與該第一開關(guān)，其于該驅(qū)動輸入信號為高電平時(shí)導(dǎo)通，進(jìn)而提供該接地電壓予該控制節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求4所述的電壓轉(zhuǎn)換電路，其中該第二開關(guān)為PMOS晶體管，柵極電連接于該驅(qū)動輸入節(jié)點(diǎn)、源極電連接于該供應(yīng)電壓、漏極電連接于該控制節(jié)點(diǎn)。
6.根據(jù)權(quán)利要求4所述的電壓轉(zhuǎn)換電路，其中該第三開關(guān)為NMOS晶體管，柵極電連接于該驅(qū)動輸入節(jié)點(diǎn)、源極電連接于該接地電壓、漏極電連接于該控制節(jié)點(diǎn)。
7.根據(jù)權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其中還包含一緩沖級，包含: 一第一緩沖反向器，輸入端電連接于一輸入信號，其輸出與該輸入信號反向的一反向輸入信號；以及， 一第二緩沖反向器，電連接于該第一緩沖反向器的輸出端與該驅(qū)動輸入節(jié)點(diǎn)，其接收該反向輸入信號，并于該驅(qū)動輸入節(jié)點(diǎn)輸出該驅(qū)動輸入信號。
8.根據(jù)權(quán)利要求7所述的電壓轉(zhuǎn)換電路，其中該驅(qū)動輸入信號是與該輸入信號同向、與該反向輸入信號反向。
9.根據(jù)權(quán)利要求7所述的電壓轉(zhuǎn)換電路，其中該輸入信號為一脈沖調(diào)制信號，其高電平約等于該供應(yīng)電壓，且其低電平約等于該接地電壓。
10.根據(jù)權(quán)利要求7所述的電壓轉(zhuǎn)換電路，其中該第二緩沖反向器包含: 一第四開關(guān)，電連接于該第一緩沖反向器的輸出端點(diǎn)、該供應(yīng)電壓與該驅(qū)動輸入節(jié)點(diǎn)，其于該反向輸入信號為低電平時(shí)導(dǎo)通，進(jìn)而輸出該供應(yīng)電壓于該驅(qū)動輸入節(jié)點(diǎn)；以及， 一第五開關(guān)，電連接于該第一緩沖反向器的輸出端點(diǎn)、該接地電壓與該驅(qū)動輸入節(jié)點(diǎn)，其于該反向輸入信號為高電平時(shí)導(dǎo)通，進(jìn)而輸出該接地電壓于該驅(qū)動輸入節(jié)點(diǎn)。
11.根據(jù)權(quán)利要求10所述的電壓轉(zhuǎn)換電路，其中該第四開關(guān)為PMOS晶體管，其柵極電連接于該第一緩沖反向器的輸出端點(diǎn)、源極電連接于該供應(yīng)電壓、漏極電連接于該驅(qū)動輸入節(jié)點(diǎn)；以及，該第五開關(guān)為NMOS晶體管，其柵極電連接于該第一緩沖反向器的輸出端點(diǎn)、源極電連接于該接地電壓、漏極電連接于該驅(qū)動輸入節(jié)點(diǎn)。
12.根據(jù)權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其電連接于一輸出級，而該輸出級包含: 一電感，第一端電連接于該供應(yīng)電壓，第二端電連接于該驅(qū)動輸出節(jié)點(diǎn)； 一二極管，輸入端電連接于該驅(qū)動輸出節(jié)點(diǎn)；以及， 一電容，電連接于該二極管的輸出端以及該接地電壓之間。
13.根據(jù)權(quán)利要求12所述的電壓轉(zhuǎn)換電路，其中該電壓轉(zhuǎn)換電路是集成于一系統(tǒng)單芯片內(nèi)，該輸出級是外接于該系統(tǒng)單芯片。
14.根據(jù)權(quán)利要求12所述的電壓轉(zhuǎn)換電路，其中該電容于該驅(qū)動輸入信號為低電平時(shí)充電，并于該驅(qū)動輸 入信號為高電平時(shí)放電。
【文檔編號】H02M3/07GK103973103SQ201310045504
【公開日】2014年8月6日 申請日期:2013年2月5日 優(yōu)先權(quán)日:2013年2月5日
【發(fā)明者】劉勇江 申請人:迅宏科技股份有限公司