專利名稱：開關(guān)電路以及dc－dc 轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體而言涉及開關(guān)電路以及DC-DC轉(zhuǎn)換器。
背景技術(shù)：
由高側(cè)(high side)開關(guān)和低側(cè)(low side)開關(guān)構(gòu)成的開關(guān)電路被廣泛用作驅(qū)動電感性負(fù)載的輸出電路。另外，例如在使用此種開關(guān)電路的DC-DC (直流-直流)轉(zhuǎn)換器等中，存在大電流化的要求，減輕由半導(dǎo)體工藝的微細(xì)化引起的開關(guān)元件的導(dǎo)通電阻并且 保護(hù)開關(guān)元件的必要性越來越高。

發(fā)明內(nèi)容
本發(fā)明的實施方式提供一種能夠抑制開關(guān)元件的損壞的開關(guān)電路以及DC-DC轉(zhuǎn)換器。根據(jù)實施方式，提供一種具備高側(cè)開關(guān)、整流要素和驅(qū)動電路的開關(guān)電路。所述高側(cè)開關(guān)連接在高電位端子與輸出端子之間。所述整流要素以從所述低電位端子朝向所述輸出端子的方向作為正向被連接在所述輸出端子與低電位端子之間。所述驅(qū)動電路具有第I短路檢測電路，該第I短路檢測電路連接在所述高電位端子與所述輸出端子之間，在從按照輸入的高側(cè)控制信號使所述高側(cè)開關(guān)導(dǎo)通起經(jīng)過比所述整流要素的反向恢復(fù)時間長的第I期間以后開始、直到所述高側(cè)控制信號變化為止的期間，檢測所述輸出端子與所述低電位端子之間的短路，在檢測到所述輸出端子與所述低電位端子之間短路時，所述驅(qū)動電路使所述高側(cè)開關(guān)斷開。根據(jù)本發(fā)明的實施方式，能夠提供一種可抑制開關(guān)元件的損壞的開關(guān)電路以及DC-DC轉(zhuǎn)換器。


圖I是例示第I實施方式所涉及的開關(guān)電路的結(jié)構(gòu)的模塊圖。圖2是例示驅(qū)動電路的結(jié)構(gòu)的電路圖。圖3是第I實施方式的開關(guān)電路的主要信號的時間圖，(a)表示高側(cè)控制信號VH，(b)表不低側(cè)控制信號VL, (C)表不第I脈沖信號VP，(d)表不短路檢測信號VD, (e)表不控制端子的信號VG，(f)表示輸出電位VLX，(g)表示短路狀態(tài)信號VS，(h)表示高側(cè)電流IH。圖4是例示第I短路檢測電路的其他結(jié)構(gòu)的電路圖。圖5是例示第I實施方式所涉及的開關(guān)電路的其他結(jié)構(gòu)的電路圖。
圖6是例示第I實施方式所涉及的開關(guān)電路的其他結(jié)構(gòu)的電路圖。圖7是例示第2實施方式所涉及的開關(guān)電路的結(jié)構(gòu)的電路圖。圖8是第2實施方式的開關(guān)電路的主要信號的時間圖，(a)表示高側(cè)控制信號VH，(b)表不低側(cè)控制信號VL, (C)表不第I脈沖信號VP，(d)表不短路檢測信號VD, (e)表不控制端子的信號VG，(f)表示輸出電位VLX，(g)表示短路狀態(tài)信號VS，(h)表示高側(cè)電流IH。圖9是例示第3實施方式所涉及的開關(guān)電路的結(jié)構(gòu)的電路圖。圖10是例示第2短路檢測電路的結(jié)構(gòu)的電路圖。圖11是第3實施方式的開關(guān)電路的主要信號的時間圖，(a)表示高側(cè)控制信號VH, (b)表不低側(cè)控制信號VL, (c)表不第2脈沖信號VPL, (d)表不短路檢測信號VDL, (e)表示柵極信號VGL，(f)表示輸出電位VLX，(g)表示短路狀態(tài)信號VSL，(h)表示高側(cè)電流 IH,⑴表示低側(cè)電流IL。圖12是例示第4實施方式所涉及的DC-DC轉(zhuǎn)換器的結(jié)構(gòu)的電路圖。圖13是第4實施方式的DC-DC轉(zhuǎn)換器的主要信號的時間圖，(a)表示高側(cè)控制信號VH, (b)表不低側(cè)控制信號VL, (c)表不控制端子的信號VG, (d)表不輸出電位VLX, (e)表示高側(cè)電流IH，(f)表示低側(cè)電流IL，(g)表示電感電流ILL。圖14是第4實施方式的DC-DC轉(zhuǎn)換器的主要信號的時間圖，(a)表示高側(cè)控制信號VH, (b)表不低側(cè)控制信號VL, (c)表不柵極信號VGL, (d)表不輸出電位VLX, (e)表不高側(cè)電流IH，(f)表示低側(cè)電流IL，(g)表示電感電流ILL。
具體實施例方式以下，參照附圖詳細(xì)說明本發(fā)明的實施方式。其中，在本申請說明書和各圖中，對于與之前的附圖中已述的要素相同的要素賦予相同的符號，并適當(dāng)省略詳細(xì)的說明。(第I實施方式)圖I是例示第I實施方式所涉及的開關(guān)電路的結(jié)構(gòu)的模塊圖。在開關(guān)電路(由虛線I包圍的部分)中，由串聯(lián)連接的高側(cè)開關(guān)6和低側(cè)開關(guān)7、以及控制高側(cè)開關(guān)6的驅(qū)動電路(由虛線9包圍的部分)構(gòu)成，驅(qū)動電感性負(fù)載12。其中，低側(cè)開關(guān)7包含整流要素8作為寄生二極管。高側(cè)開關(guān)6連接在高電位端子2與輸出端子3之間。高側(cè)開關(guān)6由P溝道MOSFET(以下稱為PM0S)構(gòu)成，向源極經(jīng)由高電位端子2供給電源電位VIN，漏極與輸出端子3連接。另外，高側(cè)開關(guān)6的控制端子(柵極)6g與驅(qū)動電路9連接。在高側(cè)開關(guān)6中，包含未圖示的寄生二極管。低側(cè)開關(guān)7連接在輸出端子3與低電位端子4之間。低側(cè)開關(guān)7是N溝道MOSFET (以下稱為NM0S)，源極經(jīng)由低電位端子4接地，漏極與輸出端子3連接。另外，向低側(cè)開關(guān)7的柵極經(jīng)由輸入端子11輸入低側(cè)控制信號VL。低側(cè)開關(guān)7按照經(jīng)由輸入端子11從外部輸入的低側(cè)控制信號VL而導(dǎo)通或者斷開。整流要素8在輸出端子3與低電位端子4之間，以從低電位端子4向輸出端子3的方向作為正向進(jìn)行連接。
驅(qū)動電路9由第I脈沖生成電路13、第I短路檢測電路14以及閂鎖電路15構(gòu)成，將高側(cè)開關(guān)6控制為導(dǎo)通或者斷開。另外，驅(qū)動電路9生成第I脈沖信號VP，控制對輸出端子3與低電位端子4的短路進(jìn)行檢測的定時，該第I脈沖信號VP在從使高側(cè)開關(guān)6導(dǎo)通起并經(jīng)過第I期間Tl以后開始、直到高側(cè)控制信號VH變化為止的期間T3，成為高電平。在此，第I期間Tl是比整流要素8的反向恢復(fù)時間(reverse recovery time)Trr長的期間。在整流要素8的反向恢復(fù)時間Trr中，在高側(cè)開關(guān)6中流過反向恢復(fù)電流，輸出電位VLX成為低電平。因此，第I期間Tl設(shè)定為使得能夠檢測輸出端子3的短路的比整流要素8的反向恢復(fù)時間Trr長的期間。第I脈沖生成電路13輸入高側(cè)控制信號VH并生成第I脈沖信號VP。第I脈沖生成電路13生成使高側(cè)控制信號VH的從高電平到低電平的下降延遲第I期間Tl進(jìn)而反相(反転)而得到的第I脈沖信號VP。第I脈沖信號VP與高側(cè)控制信號VH的從低電平向高電平的上升同步地從高電平變化為低電平。第I脈沖信號VP對第I短路檢測電路14的動作進(jìn)行許可或者禁止。 第I短路檢測電路14在第I脈沖信號VP成為高電平的期間中，對輸出端子3與低電位端子4的短路進(jìn)行檢測，生成短路檢測信號VD。短路檢測信號VD在檢測出短路時為高電平，在沒有檢測出短路時為低電平。另外，在第I脈沖信號VP為低電平的期間，禁止第I短路檢測電路14的動作，短路檢測信號VD成為表示沒有檢測出短路的低電平。閂鎖電路15是在輸入至復(fù)位端子R的復(fù)位信號為高電平時被復(fù)位、并向輸出端子Q輸出低電平的電路。閂鎖電路15在開關(guān)電路I接通電源時被復(fù)位。短路檢測信號VD被輸入至閂鎖電路15的置位端子S。向閂鎖電路15的復(fù)位端子R，從復(fù)位電路16輸入接通電源復(fù)位信號。閂鎖電路15在輸入至置位端子S的置位信號為高電平時被置位(set)，向輸出端子Q輸出高電平。閂鎖電路15在第I短路檢測電路14檢測到輸出端子3與低電位端子4的短路時被置位，在輸出端子Q生成短路狀態(tài)信號VS。如果通過高電平的短路檢測信號VD將閂鎖電路15置位，則短路狀態(tài)信號VS成為高電平，到電源被再次接通為止，保持該狀態(tài)。邏輯和電路(OR) 17作為短路狀態(tài)信號VS與高側(cè)控制信號VH的邏輯和，生成高側(cè)開關(guān)6的控制端子6g的信號VG。圖2是例示驅(qū)動電路的結(jié)構(gòu)的電路圖。其中，對于與圖I相同的要素賦予相同的符號。另外，驅(qū)動電路9a、第I短路檢測電路14a、閂鎖電路15a分別由虛線包圍。如圖2所示，驅(qū)動電路9a的第I脈沖生成電路13a具有恒流源電路18，與高電位端子2連接。在恒流源電路18與接地端子5之間，并聯(lián)連接有NM0S19和電容器20。向NM0S19的柵極輸入將高側(cè)控制信號VH反相而得到的信號，NMOS 19按照高側(cè)控制信號VH而導(dǎo)通或者斷開。恒流源電路18對電容器20充電。作為電容器20的端子電壓，生成第I脈沖信號VP。在第I短路檢測電路14a中，第I晶體管21、第I電阻22、電阻23串聯(lián)連接在高電位端子2與輸出端子3之間。第I晶體管21由NMOS構(gòu)成，向柵極輸入第I脈沖信號VP。第I晶體管21按照第I脈沖信號VP而導(dǎo)通或者斷開。在第I晶體管21導(dǎo)通時，第I晶體管21作為源極跟隨器動作。第I電阻22、電阻23對第I脈沖信號VP的高電平與輸出電位VLX的電位差進(jìn)行分割。由非電路(INV)構(gòu)成的第I緩沖器24將由第I電阻22、電阻23分割的電位差反相，并作為短路檢測信號VD輸出。閂鎖電路15a由一對或非電路(NOR)構(gòu)成。短路檢測信號VD被輸入閂鎖電路15a的置位端子S。閂鎖電路15a的復(fù)位端子R與復(fù)位電路16的輸出連接。復(fù)位電路16在向高電位端子2供給電源電位VIN的電源接通時，輸出接通電源復(fù)位信號，并將閂鎖電路15a復(fù)位。閂鎖電路15a在輸出端子Q生成短路狀態(tài)信號NS。在通過第I短路檢測電路14a檢測到輸出端子3與低電位端子4的短路時，閂鎖電路15a被置位。在通過高電平的短路檢測信號VD將閂鎖電路15a置位時，短路狀態(tài)信號VS成為高電平，到電源再次接通為止，保持該狀態(tài)。
接著說明開關(guān)電路I的動作。圖3是第I實施方式的開關(guān)電路的主要信號的時間圖，(a)表示高側(cè)控制信號VH，(b)表不低側(cè)控制信號VL, (C)表不第I脈沖信號VP，(d)表不短路檢測信號VD, (e)表不控制端子的信號VG，(f)表示輸出電位VLX，(g)表示短路狀態(tài)信號VS，(h)表示高側(cè)電流IH。其中，在圖3(a)中，作為高側(cè)控制信號VH，例示了輸入高電平與低電平周期性反復(fù)的矩形波的情況。另外，低側(cè)控制信號VL是與高側(cè)控制信號VH同相的信號(圖3(b))。另外，在圖3(b)中，分別用導(dǎo)通、斷開表示低側(cè)開關(guān)7被控制為導(dǎo)通或者斷開，在圖3(e)中，分別用導(dǎo)通、斷開表示高側(cè)開關(guān)6被控制為導(dǎo)通或者斷開。另外，省略了為了避免高側(cè)開關(guān)6與低側(cè)開關(guān)7同時導(dǎo)通而設(shè)置的死區(qū)時間(deadtime)。另外，短路狀態(tài)信號VS為低電平，設(shè)為沒有檢測出短路的狀態(tài)(圖3(g))。(I)首先，說明從外部輸入的高側(cè)控制信號VH為高電平、且低側(cè)控制信號VL為高電平時的動作(圖3(a)、(b))。0R17輸出高電平作為高側(cè)開關(guān)6的控制端子6g的信號VG(圖3(e))。高側(cè)開關(guān)6斷開。另外，低側(cè)開關(guān)7導(dǎo)通。因此，輸出端子3與低電位端子4電連接，輸出電位VLX成為低電平(圖3(f))。在低側(cè)開關(guān)7中，流過電感性負(fù)載12的再生電流。第I脈沖生成電路13a輸出低電平作為第I脈沖信號VP(圖3(c))。第I短路檢測電路14a的第I晶體管21斷開。第I晶體管21在漏極與源極之間具有未圖示的寄生二極管。因此，在第I晶體管21斷開時，第I電阻22經(jīng)由寄生二極管與高電位端子2連接。短路檢測信號VD與輸出端子3的電位即輸出電位VLX無關(guān)，都成為將電源電位VIN用第I電阻22、電阻23分割并通過第I緩沖器24反相而得到的信號。此時的短路檢測信號VD與輸出電位VLX無關(guān)，適當(dāng)設(shè)定第I電阻22、電阻23的電阻值之比，以成為表示沒有檢測出短路的低電平(圖3(d))。(2)接著，說明輸入的高側(cè)控制信號VH從高電平變化為低電平(圖3(a))、且低側(cè)控制信號VL也從高電平變化為低電平時的動作(圖3(b))。第I脈沖生成電路13a相對于高側(cè)控制信號VH延遲第I期間Tl的量，進(jìn)而反相來生成第I脈沖信號VP。因此第I脈沖生成電路13a輸出低電平的第I脈沖信號VP(圖3 (C))。第I短路檢測電路14a、閂鎖電路15a的動作沒有變化，短路檢測信號VD、短路狀態(tài)信號VS都保持為低電平(圖3 (d)、(g))。ORl7由于高側(cè)控制信號VH變化為低電平，因此輸出低電平作為高側(cè)開關(guān)6的控制端子6g的信號VG(圖3(e))。高側(cè)開關(guān)6導(dǎo)通。另外，由于低側(cè)控制信號VL變化為低電平，因此低側(cè)開關(guān)7斷開。在低側(cè)開關(guān)7導(dǎo)通時流過低側(cè)開關(guān)7的再生電流作為寄生二極管(整流要素)8的反向恢復(fù)電流，流過高側(cè)開關(guān)6。因此，在高側(cè)開關(guān)6中，在整流要素8的反向恢復(fù)時間Trr中，流過該反向恢復(fù)電流的大電流值的電流IH(圖3(h)的由點(diǎn)劃線R包圍的部分)。另外，如上所述，在高側(cè)開關(guān)6中流過反向恢復(fù)電流的期間，輸出電位VLX為低電平(圖3(f))。無論輸出端子3與低電位端子4有無短路，輸出電位VLX都成為低電平，因此在該整流要素8的反向恢復(fù)時間Trr中，無法檢測輸出端子3的短路。(3)在輸出端子3沒有短路的情況下，在經(jīng)過反向恢復(fù)時間Trr后，輸出電位VLX 成為高電平(圖3 (f))。高側(cè)開關(guān)6的電流IH以直線狀上升，流過電感性負(fù)載12 (圖3 (h))。因此，第I脈沖生成電路13使高側(cè)控制信號VH的從高電平向低電平的下降延遲第I期間Tl的量，進(jìn)而反相來生成第I脈沖信號VP。在比反向恢復(fù)時間Trr長的第I期間Tl以后，第I脈沖信號VP成為高電平(圖3(c))。而且，在到高側(cè)控制信號VH變化為止的期間T3中，第I脈沖信號VP為高電平，許可第I短路檢測電路14的動作。第I晶體管21輸入高電平的第I脈沖信號VP而導(dǎo)通。此時，第I晶體管21作為源極跟隨器動作。第I電阻22、電阻23對第I脈沖信號VP的高電平的電位與輸出電位VLX的電位差進(jìn)行分割。由非電路(INV)構(gòu)成的第I緩沖器24將由第I電阻22、電阻23分割的電位差反相，作為短路檢測信號VD輸出。第I短路檢測電路14a設(shè)定為輸出短路檢測信號VD，該短路檢測信號VD在輸出電位VLX為高電平時成為低電平，而在輸出電位VLX為低電平時成為高電平。即，適當(dāng)設(shè)定第I脈沖信號VP的高電平的電位、第I電阻22、電阻23的電阻值之比。在短路檢測信號VD中，輸出對輸出端子3與低電位端子4的短路進(jìn)行檢測的結(jié)果。伴隨著開關(guān)電路的大電流化，低側(cè)開關(guān)大型化，因此整流要素8的反向恢復(fù)時間Trr變長。因此，在第I短路檢測電路14a中，從高側(cè)控制信號VH成為低電平而高側(cè)開關(guān)6導(dǎo)通開始(圖3(a)、(e))經(jīng)過第I期間Tl以后，檢測輸出端子與低電位端子4的短路。因此，輸出電位VLX按照有無輸出端子3的短路而成為低電平或者高電平，不存在誤檢測的可能性。在第I期間Tl以后且到高側(cè)控制信號VH變化為止的期間T3中，在輸出電位VLX為高電平的情況下(圖3(f))，第I短路檢測電路14a輸出低電平作為短路檢測信號VD(圖3(d))。沒有檢測出輸出端子3與低電位端子4的短路。因此，閂鎖電路15a仍然輸出低電平作為短路狀態(tài)信號VS (圖3 (g))。在到高側(cè)控制信號VH從低電平變化為高電平為止的期間T3中，0R17輸出低電平作為高側(cè)開關(guān)6的控制端子6g的信號VG(圖3(e))。高側(cè)開關(guān)6在期間T3中繼續(xù)導(dǎo)通。(4)接著，如果輸入的高側(cè)控制信號VH變化為高電平(圖3(a))，則返回上述(I)的狀態(tài)。第I脈沖生成電路13a輸出低電平作為第I脈沖信號VP(圖3 (c))。0R17輸出高電平作為高側(cè)開關(guān)6的控制端子6g的信號VG(圖3(e))。高側(cè)開關(guān)6斷開。另外，低側(cè)控制信號VL變化為高電平(圖3(b))，低側(cè)開關(guān)7切換為導(dǎo)通。在輸出端子3與低電位端子4不短路的情況下，在下個周期以后，反復(fù)進(jìn)行上述(I) (3)的動作。(5)另外，在輸出端子3與低電位端子4短路的情況下，輸出電位VLX為OV(圖3(f)的由點(diǎn)劃線Q包圍的部分)。高側(cè)開關(guān)6導(dǎo)通，因此在高側(cè)開關(guān)6中，流過短路電流的大電流IH(圖3(h))。在輸入的高側(cè)控制信號VH從高電平變化為低電平、在第I期間Tl以后到高側(cè)控制信號VH變化為止的期間T3中，第I短路檢測電路14a輸出高電平作為短路檢測信號VD(圖3(d))。檢測出輸出端子3與低電位端子4的短路。因此，閂鎖電路15a輸出高電平作為短路狀態(tài)信號VS(圖3(g))。0R17輸出高電平作為高側(cè)開關(guān)6的控制端子6g的信號VG(圖3(e))。高側(cè)開關(guān)6斷開。在下個周期以后，到通過電源再接通等將閂鎖電路15a復(fù)位為止，高側(cè)開關(guān)6維持?jǐn)嚅_，開關(guān)電路I停止動作。因此，高側(cè)開關(guān)6受到保護(hù)，不發(fā)生由于輸出端子3與低電位端子4短路的情況下的過電流所引起的損壞。
其中，在圖3中，省略了為了避免高側(cè)開關(guān)6與低側(cè)開關(guān)7同時導(dǎo)通而設(shè)置的死區(qū)時間。但是，在設(shè)置了死區(qū)時間的情況下，在死區(qū)時間的期間中，在低側(cè)開關(guān)7的整流要素8中流過再生電流。因此，在高側(cè)開關(guān)6導(dǎo)通時，在高側(cè)開關(guān)6中，與未設(shè)置死區(qū)時間的情況相同，流過整流要素8的反向恢復(fù)電流。像這樣，驅(qū)動電路9在高側(cè)控制信號VH變化為低電平、且低側(cè)控制信號VL變化為低電平時，將高側(cè)開關(guān)6切換為導(dǎo)通，將低側(cè)開關(guān)7切換為斷開。此時，在高側(cè)開關(guān)6中，流過低側(cè)開關(guān)7的整流要素8的反向恢復(fù)電流作為高側(cè)開關(guān)6的電流IH。而且，在比反向恢復(fù)時間Trr長的第I期間Tl以后到高側(cè)控制信號VH變化為止的期間T3中，在檢測到輸出端子3與低電位端子4的短路時，將高側(cè)開關(guān)6切換為斷開，保護(hù)高側(cè)開關(guān)6不被損壞。圖4是例示第I短路檢測電路的其他結(jié)構(gòu)的電路圖。在圖4所示的第I短路檢測電路14b中，將圖2所示的第I短路檢測電路14a的第I電阻22、第I緩沖器24分別置換為二極管25、第I緩沖器26。第I緩沖器26由NMOS構(gòu)成，短路檢測信號VD從第I緩沖器26的漏極輸出。在第I脈沖信號VP為高電平時，第I晶體管21作為源極跟隨器動作，向第I緩沖器26的柵極，大致輸入第I脈沖信號VP的高電平。在輸出電位VLX為低電平時，第I緩沖器26斷開，輸出高電平作為短路檢測信號VD。在輸出電位VLX為高電平時，第I緩沖器26導(dǎo)通，輸出低電平作為短路檢測信號VD。另外，在第I脈沖信號VP為低電平時第I晶體管21斷開，二極管25經(jīng)由第I晶體管21的寄生二極管與高電位端子2連接。第I短路檢測電路14b與輸出電位VLX無關(guān)，輸出低電平作為短路檢測信號VD。在第I脈沖信號VP的高電平的電位與輸出電位VLX相比不太高時能夠使用。圖5是例示第I實施方式所涉及的開關(guān)電路的其他結(jié)構(gòu)的電路圖。如圖5所示，在開關(guān)電路Ia中，將圖I所示的開關(guān)電路I的整流要素8置換為整流要素8a。沒有低側(cè)開關(guān)7，例如，對整流要素8a可以使用二極管。其中，在圖5中，對于與圖I相同的要素賦予相同的符號。關(guān)于高側(cè)開關(guān)6、驅(qū)動電路9，與圖I的開關(guān)電路I相同。
在開關(guān)電路Ia中，驅(qū)動電路9也在高側(cè)控制信號VH變化為低電平時，將高側(cè)開關(guān)6切換為導(dǎo)通。此時,在高側(cè)開關(guān)6中，流過整流要素8a的反向恢復(fù)電流。而且，在比整流要素8a的反向恢復(fù)時間Trr長的第I期間Tl以后到高側(cè)控制信號VH變化為止的期間T3中，在檢測到輸出端子3與低電位端子4的短路時，將高側(cè)開關(guān)6切換為斷開，保護(hù)高側(cè)開關(guān)6不受損壞。開關(guān)電路Ia例如可以用于斬波方式的DC-DC轉(zhuǎn)換器。圖6是例示第I實施方式所涉及的開關(guān)電路的其他結(jié)構(gòu)的電路圖。如圖6所示，在開關(guān)電路Ib中，低電位端子4不接地。在低電位端子4與接地端子5之間，連接電容器27，在低電位端子4中，生成將電源電位VIN反相而得到的電位。其中，在圖6中,對于與圖I相同的要素賦予相同的符號。關(guān)于高側(cè)開關(guān)6、驅(qū)動電路9,與圖5的開關(guān)電路Ia相同。在開關(guān)電路Ib中，驅(qū)動電路9也在高側(cè)控制信號VH變化為低電平時，將高側(cè)開關(guān)6切換為導(dǎo)通。此時,在高側(cè)開關(guān)6中，流過整流要素8a的反向恢復(fù)電流。而且，在比整流 要素8a的反向恢復(fù)時間Trr長的第I期間Tl以后到高側(cè)控制信號VH變化為止的期間T3中，在檢測到輸出端子3與低電位端子4的短路時，將高側(cè)開關(guān)6切換為斷開，保護(hù)高側(cè)開關(guān)6不受損壞。開關(guān)電路Ib例如可以用于生成負(fù)電位的反相轉(zhuǎn)換器。如以上參照圖I 圖6所述，第I實施方式所涉及的開關(guān)電路具備驅(qū)動電路，該驅(qū)動電路按照輸入的高側(cè)控制信號使高側(cè)開關(guān)導(dǎo)通，在比整流要素的反向恢復(fù)時間長的第I期間以后到高側(cè)控制信號變化為止的期間中，在檢測到輸出端子與低電位端子的短路時，斷開高側(cè)開關(guān)。因此，能夠保護(hù)高側(cè)開關(guān)不發(fā)生由短路電流引起的損壞。(第2實施方式)圖7是例示第2實施方式所涉及的開關(guān)電路的結(jié)構(gòu)的電路圖。如圖7所示，在開關(guān)電路Ic中，將圖I所示的開關(guān)電路I的驅(qū)動電路9置換為驅(qū)動電路(由虛線包圍的部分)％。其中，在圖6中，對于與圖I相同的要素賦予相同的符號。關(guān)于高側(cè)開關(guān)6、具有整流要素8的低側(cè)開關(guān)7，與圖I的開關(guān)電路I相同。另外，關(guān)于電感性負(fù)載12，加以省略。在驅(qū)動電路9b中，對于圖I所示的驅(qū)動電路9，追加了 INV28、PM0S29、30、NM0S31、邏輯積電路(AND) 32。關(guān)于第I脈沖生成電路13、第I短路檢測電路14、閂鎖電路15、復(fù)位電路16、0R17，與驅(qū)動電路9相同。PM0S29、30、NM0S31連接在將短路狀態(tài)信號VS與高側(cè)控制信號VH的邏輯和輸出的0R17的輸出端子與高側(cè)開關(guān)6的控制端子6g之間。PM0S29的源極與高電位端子2連接，漏極與高側(cè)開關(guān)6的控制端子6g連接。PM0S29的柵極與INV28的輸出端子連接。PM0S30的源極與控制端子6g連接，漏極與低電位端子4連接。PM0S30的柵極與ORl7的輸出端子連接。另外，NM0S31與PM0S30并聯(lián)連接。NM0S31的漏極與控制端子6g連接，源極與低電位端子4連接。向NM0S31的柵極，輸入由邏輯積電路(AND) 32生成的第I脈沖信號VP與0R17的輸出信號的邏輯積。接著說明開關(guān)電路Ic的動作。圖8是第2實施方式的開關(guān)電路的主要信號的時間圖，(a)表示高側(cè)控制信號VH，(b)表不低側(cè)控制信號VL, (C)表不第I脈沖信號VP，(d)表不短路檢測信號VD, (e)表不控制端子的信號VG，(f)表示輸出電位VLX，(g)表示短路狀態(tài)信號VS，(h)表示高側(cè)電流IH。其中，在圖8中，例示了輸入高電平與低電平周期性反復(fù)的矩形波來作為高側(cè)控制信號VH的情況(圖8 (a))。另外，低側(cè)控制信號VL是高側(cè)控制信號VH同相的信號(圖8(b))。另外，在圖8(b)中，分別用導(dǎo)通、斷開來表示低側(cè)開關(guān)7被控制為導(dǎo)通或者斷開，在圖8(e)中，分別用導(dǎo)通、斷開來表示高側(cè)開關(guān)6被控制為導(dǎo)通或者斷開。另外，省略了為了避免高側(cè)開關(guān)6與低側(cè)開關(guān)7同時導(dǎo)通而設(shè)置的死區(qū)時間。(Ic)首先，說明輸入的高側(cè)控制信號VH為高電平、且低側(cè)控制信號VL為高電平時的動作(圖8(a)、(b))。高側(cè)開關(guān)6斷開。另外，低側(cè)開關(guān)7導(dǎo)通，將輸出端子3與低電位端子4電連接。輸出電位VLX成為低電平(圖8(f))。另外，第I脈沖生成電路13輸出低電平作為第I脈沖信號VP，因此第I短路檢測電路14成為禁止動作的狀態(tài)。第I短路檢測電路14輸出表示未檢測出短路的低電平，作為短路檢測信號VD (圖8 (d))。此時，在低側(cè) 開關(guān)7中，流過與在圖I中與輸出端子3連接的電感性負(fù)載12相同的再生電流。(2c)接著，說明高側(cè)控制信號VH從高電平變化為低電平(圖8(a))、且低側(cè)控制信號VL從高電平變化為低電平時的動作(圖8(b))。低側(cè)開關(guān)7斷開，流過低側(cè)開關(guān)7的再生電流流過整流要素8。第I短路檢測電路14由于第I脈沖信號VP相對于高側(cè)控制信號VH延遲第I期間Tl的量，因此仍然輸出低電平作為短路檢測信號VD(圖8(d))。0R17輸出低電平，PM0S29斷開，PM0S30導(dǎo)通，NM0S31斷開。PM0S30是源極跟隨器輸出，因此高側(cè)開關(guān)6的控制端子6g的信號VG的電位成為比低電位端子4的電位高PM0S30的閾值電壓Vth的第I電壓Vl (圖8(e))。其中，在圖8(e)中，以高電位端子2的電源電位VIN作為基準(zhǔn)，表示控制端子6g的信號VG的電位。另外，第I電壓Vl是電源電位VIN與控制端子6g的信號VG的電位之間的電位差，取在成為正值的方向上。在此，第I電壓Vl設(shè)定為比高電位端子2的電源電位VIN低。高側(cè)開關(guān)6的導(dǎo)通電阻Ron成為比供給電源電位VIN的情況大的值。因此,在高側(cè)開關(guān)6中，由導(dǎo)通電阻Ron限制的整流要素8的反向電流作為高側(cè)開關(guān)6的電流IH流過(圖8(g)的由點(diǎn)劃線R包圍的部分)。另外，在高側(cè)開關(guān)6中流過反向恢復(fù)電流的期間中，輸出電位VLX為低電平(圖8(f))。因此，在該整流要素8的反向恢復(fù)時間Trr中，無法檢測輸出端子3的短路。(3c)在輸出端子3未短路的情況下，在經(jīng)過反向恢復(fù)時間Tn■后，輸出電位VLX成為高電平(圖8 (f))。高側(cè)開關(guān)6的電流IH以直線狀上升，流過電感性負(fù)載12 (圖8 (h))。而且，在比反向恢復(fù)時間Trr長的第I期間Tl以后，第I脈沖生成電路13在到高側(cè)控制信號VH變化為止的期間T3中，輸出高電平作為第I脈沖信號VP(圖8(c))。第I短路檢測電路14被許可動作，按照輸出電位VLX輸出低電平或者高電平作為短路檢測信號VD。在短路檢測信號VD中，輸出對輸出端子3與低電位端子4的短路進(jìn)行檢測的結(jié)果。輸出電位VLX為高電平(圖8(f)的由點(diǎn)劃線P包圍的部分)，因此未檢測出短路，第I短路檢測電路14輸出低電平作為短路檢測信號VD(圖8(d))。因此，閂鎖電路15輸出低電平作為短路狀態(tài)信號VS (圖8 (g))。AND32輸出高電平，NM0S31導(dǎo)通，高側(cè)開關(guān)6的控制端子6g的信號VG成分比第I電壓高的第2電壓V2(圖8(e))。高側(cè)開關(guān)6成為導(dǎo)通電阻低的狀態(tài)。如果高側(cè)控制信號VH變化為低電平、且低側(cè)控制信號VL變化為高電平，則高側(cè)開關(guān)6切換為斷開，而低側(cè)開關(guān)7切換為導(dǎo)通，返回上述(Ic)的狀態(tài)。在下個周期以后，在輸出端子3未短路的情況下，反復(fù)進(jìn)行上述(Ic) (3c)的動作。(4c)另外，在輸出端子3短路的情況下，從高側(cè)控制信號VH從高電平變化為低電平起經(jīng)過第I期間Tl以后到高側(cè)控制信號VH變化為止的期間T3中，輸出端子3的輸出電位VLX維持為低電平(圖8(f)的由點(diǎn)劃線Q包圍的部分)。第I短路檢測電路14輸出高電平作為短路檢測信號VD(圖8(d))，閂鎖電路15輸出高電平作為短路狀態(tài)信號VS(圖8(g))。0R17輸出高電平，使PM0S29導(dǎo)通?？刂贫俗?g的信號VG的電位成為高電平(圖8(e))，高側(cè)開關(guān)6斷開。高側(cè)開關(guān)6的電流IH成為0(圖8(h))。下個周期以后，到通過電源的再接通等將閂鎖電路15復(fù)位為止，高側(cè)開關(guān)6維持?jǐn)嚅_，開關(guān)電路Ic停止動作。抑制 了在高側(cè)開關(guān)6中連續(xù)地流過過電流,能夠抑制高側(cè)開關(guān)6的損壞。其中，在第I期間Tl中，在輸出端子3與低電位端子4短路的情況下，流過高側(cè)開關(guān)6的電流IH也成為由較高的導(dǎo)通電阻Ron限制的值(圖8(h))。因此，能夠更加有效地保護(hù)高側(cè)開關(guān)6不發(fā)生由過電流引起的損壞。其中，在第I期間Tl中，高側(cè)開關(guān)6由較大的導(dǎo)通電阻保護(hù)。但是，如果第I期間Tl與高側(cè)控制信號VH為低電平的期間、即高側(cè)開關(guān)6導(dǎo)通的期間相比充分短，則動作效率的下降就極小。其中，在圖7所示的開關(guān)電路Ic中，生成高側(cè)開關(guān)6的控制端子6g的信號VG的電路分別由PM0S29、30、NM0S31構(gòu)成。但是，也可以替換PMOS與NMOS。如參照圖7、8所述，第2實施方式所涉及的開關(guān)電路按照高側(cè)控制信號，向高側(cè)開關(guān)的控制端子供給第I電壓而使其以導(dǎo)通電阻較大的狀態(tài)而導(dǎo)通。而且，在第I期間以后到高側(cè)控制信號變化為止的期間中，對輸出端子的短路進(jìn)行檢測，因此誤檢測少。進(jìn)而，在檢測到輸出端子的短路時，高側(cè)開關(guān)斷開。另外，在未檢測出輸出端子的短路時，向高側(cè)開關(guān)的控制端子供給比第I電壓高的第2電壓，而使高側(cè)開關(guān)成為導(dǎo)通電阻低的狀態(tài)。因此，能夠更加有效地保護(hù)高側(cè)開關(guān)不發(fā)生由短路引起的損壞。(第3實施方式)圖9是例示第3實施方式所涉及的開關(guān)電路的結(jié)構(gòu)的電路圖。如圖9所示，在開關(guān)電路Id中，將圖I所示的開關(guān)電路I的驅(qū)動電路9置換為驅(qū)動電路(由虛線包圍的部分)9c。其中，在圖9中，對于與圖I相同的要素賦予相同的符號。關(guān)于高側(cè)開關(guān)6、具有整流要素8的低側(cè)開關(guān)7，與圖I的開關(guān)電路I相同。另外，關(guān)于電感性負(fù)載12，加以省略。在驅(qū)動電路9c中，對圖I所示的驅(qū)動電路9，追加了第2脈沖生成電路33、第2短路檢測電路34、閂鎖電路35、置位電路36、AND37，生成低側(cè)開關(guān)7的柵極信號VGL。關(guān)于生成高側(cè)開關(guān)6的控制端子6g的信號VG的第I脈沖生成電路13、第I短路檢測電路14、閂鎖電路15、復(fù)位電路16、0R17，與驅(qū)動電路9相同。在驅(qū)動電路9c中，向第2脈沖生成電路33，輸入高側(cè)控制信號VH。第2脈沖生成電路33生成使高側(cè)控制信號VH的從低電平向高電平的上升延遲第2期間T2的量而得到的第2脈沖信號VPL。在此，第2期間T2是比高側(cè)開關(guān)6從導(dǎo)通切換為斷開時的延遲時間長的期間。第2脈沖信號VPL與高側(cè)控制信號VH的從高電平向低電平的下降同步地在經(jīng)過期間T4時從低電平變化為高電平。第2脈沖信號VPL許可或者禁止第2短路檢測電路34的動作。第2短路檢測電路34在第2脈沖信號VPL為高電平的期間T4中，對輸出端子3與高電位端子2的短路進(jìn)行檢測，生成短路檢測信號VDL。短路檢測信號VDL在檢測到短路時為低電平，在未檢測到短路時為高電平。另外，在第2脈沖信號VPL為低電平的期間，禁止第2短路檢測電路34的動作，短路檢測信號VDL成為表示未檢測到短路的低電平。閂鎖電路35是在輸入至復(fù)位端子R的復(fù)位信號為高電平時被復(fù)位、并向輸出端子Q輸出低電平的電路。短路檢測信號VDL輸入閂鎖電路35的復(fù)位端子R。向閂鎖電路15的置位端子S，從置位電路36輸入接通電源置位信號。閂鎖電路35在輸入至置位端子S的置位信號為高電平時被置位，向輸出端子Q輸出高電平。另外，閂鎖電路35在開關(guān)電路Id接通電源時被置位。
閂鎖電路35在第2短路檢測電路34檢測到輸出端子3與高電位端子2的短路時被復(fù)位，在輸出端子Q生成短路狀態(tài)信號VSL。如果通過高電平的短路檢測信號VDL將閂鎖電路35復(fù)位，則短路狀態(tài)信號VSL成為低電平，到電源被再接通為止，保持該狀態(tài)。AND37求出短路狀態(tài)信號VSL與低側(cè)控制信號VL的邏輯積，生成低側(cè)開關(guān)7的柵極信號VGL。短路狀態(tài)信號VSL對低側(cè)控制信號VL進(jìn)行掩蔽(mask)，限制低側(cè)開關(guān)7導(dǎo)通的期間。第2脈沖生成電路33、閂鎖電路35可以分別與圖2所示的第I脈沖生成電路13a、閂鎖電路15同樣構(gòu)成。第2短路檢測電路34例如可以如圖10那樣構(gòu)成。在第2短路檢測電路34a中，第2晶體管39、第2電阻40、電阻41在輸出端子3與低電位端子4之間串聯(lián)連接。第2晶體管39由PMOS構(gòu)成，向柵極輸入由INV38將第2脈沖信號VPL反相而得到的信號。第2晶體管39按照第2脈沖信號VPL導(dǎo)通或者斷開。在第2晶體管39導(dǎo)通時，第2晶體管39作為源極跟隨器動作。第2晶體管39的源極電位成為比INV38的低電平的電位高閾值電壓Vth的值。第2電阻40、電阻41對輸出電位VLX與第2晶體管39的源極電位之間的電位差進(jìn)行分割。第2緩沖器42輸出由第2電阻40、電阻41分割的電位差作為短路檢測信號VDL。其中，根據(jù)INV38的低電平的電位，也可以與圖4所示的第I短路檢測電路14b同樣將電阻41置換為二極管。接著說明開關(guān)電路Id的動作。圖11是第3實施方式的開關(guān)電路的主要信號的時間圖，(a)表示高側(cè)控制信號VH, (b)表不低側(cè)控制信號VL, (c)表不第2脈沖信號VPL, (d)表不短路檢測信號VDL, (e)表示柵極信號VGL，(f)表示輸出電位VLX，(g)表示短路狀態(tài)信號VSL，(h)表示高側(cè)電流IH,⑴表示低側(cè)電流IL。其中，在圖11(a)中，例示了輸入高電平與低電平周期性反復(fù)的矩形波作為高側(cè)控制信號VH的情況。另外，低側(cè)控制信號VL是與高側(cè)控制信號VH同相的信號(圖11 (b))。另外，在圖11(e)中，分別用導(dǎo)通、斷開來表示低側(cè)開關(guān)7被控制為導(dǎo)通或者斷開，在圖11(h)中，分別用導(dǎo)通、斷開來表示高側(cè)開關(guān)6被控制為導(dǎo)通或者斷開。另外，控制高側(cè)開關(guān)6的信號與圖3相同，因此加以省略。另外，設(shè)有用于避免高側(cè)開關(guān)6與低側(cè)開關(guān)7同時導(dǎo)通的死區(qū)時間Td。另外，短路狀態(tài)信號VSL為高電平，設(shè)為未檢測出短路的狀態(tài)(圖11 (g))。(Id)首先，說明輸入的高側(cè)控制信號VH為低電平、且低側(cè)控制信號VL為低電平時的動作(圖11(a)，(b))。0R17輸出高電平作為高側(cè)開關(guān)6的控制端子6g的信號VG。高側(cè)開關(guān)6導(dǎo)通。另外，AND37輸出低電平作為低側(cè)開關(guān)7的柵極信號VGL(圖11(e))。低側(cè)開關(guān)7斷開。此時,導(dǎo)通狀態(tài)的聞側(cè)開關(guān)6將輸出端子3與聞電位端子2電連接。輸出電位VLX成為高電平(圖11(f))。另外，第2脈沖生成電路33輸出低電平作為第2脈沖信號VPL，第2晶體管39斷開。第2短路檢測電路34成為禁止動作的狀態(tài)。第2晶體管39在漏極與源極之間具有未圖示的寄生二極管。因此，在第2晶體管39斷開時，電阻41經(jīng)由寄生二極管與低電位端子4連接。第2電阻40、電阻41對輸出電位VLX進(jìn)行分割，經(jīng)由第2緩沖器42，作為短路檢測 信號VDL輸出。通過適當(dāng)設(shè)定第2電阻40、41的電阻值之比，短路檢測信號VDL與輸出電位VLX無關(guān)地成為表示未檢測出短路的低電平(圖11(d))。另外，由于高側(cè)開關(guān)6導(dǎo)通，高側(cè)開關(guān)6的電流IH以直線狀增加(圖11 (h))。另外由于低側(cè)開關(guān)7斷開，低側(cè)開關(guān)7的電流IL 為 0(圖 ll(i))。(2d)接著，說明高側(cè)控制信號VH從低電平變化為高電平時的動作(圖11(a))。0R17輸出低電平作為信號VG，高側(cè)開關(guān)6斷開。高側(cè)開關(guān)6的響應(yīng)存在延遲，因此輸出電位VLX具有延遲時間地下降，高側(cè)開關(guān)6的電流IH具有延遲時間地減少(圖11(f)，(h))。因此，到高側(cè)開關(guān)6的電流IH成為0為止，無法檢測輸出端子3與高電位端子2的短路。在0R17使高側(cè)開關(guān)6的控制端子6g的信號VG成為高電平起經(jīng)過第2期間T2以后，第2脈沖信號VPL成為高電平。第2脈沖信號VPL在到低側(cè)控制信號VL變化為止的期間T4中為高電平(圖11 (c))。向第2晶體管39的柵極輸入低電平，第2晶體管39導(dǎo)通。第2短路檢測電路34a成為許可動作的狀態(tài)。第2短路檢測電路34a設(shè)定為輸出短路檢測信號VDL，該短路檢測信號VDL在輸出電位VLX為高電平時成為高電平，在輸出電位VLX為低電平時成為低電平。即，適當(dāng)設(shè)定INV38的低電平的電位、第2電阻40、電阻41的電阻值的比。(3d)在輸出端子3與高電位端子2未短路的情況下，輸出電位VLX成為低電平(圖11(f)的由點(diǎn)劃線P包圍的部分)，高側(cè)開關(guān)6的電流IH成為0(圖11(h))。因此，第2短路檢測電路34輸出低電平作為短路檢測信號VDL，閂鎖電路35輸出高電平作為短路狀態(tài)信號VSL (圖11(d)，(g))。在經(jīng)過死區(qū)時間Td后，如果低側(cè)控制信號VL成為高電平，則AND37輸出高電平作為低側(cè)開關(guān)7的柵極信號VGL(圖11(b)、(e))。低側(cè)開關(guān)7導(dǎo)通，流過低側(cè)開關(guān)7的電流IL (圖11 (i))。(4d)接著，如果低側(cè)控制信號VL成為低電平，則返回上述(Id)的狀態(tài)。AND37輸出低電平作為低側(cè)開關(guān)7的柵極信號VGL(圖11(b)、(e))。低側(cè)開關(guān)7斷開。而且，在經(jīng)過死區(qū)時間Td后，高側(cè)控制信號VH成為低電平(圖11(a))，下個周期以后，在輸出端子3與高電位端子2未短路的情況下，反復(fù)進(jìn)行上述(Id) (3d)的動作。
(5d)另外，在輸出端子3與高電位端子2短路的情況下，輸出電位VLX為高電平(圖11(f)的由點(diǎn)劃線Q包圍的部分)，在第2期間T2以后到低側(cè)控制信號VL變化為止的期間T4中，第2短路檢測電路34輸出高電平作為短路檢測信號VDL (圖11⑷)。閂鎖電路35輸出表示檢測到短路的低電平，作為短路狀態(tài)信號VSL (圖11 (g))。AND37輸出低電平作為低側(cè)開關(guān)7的柵極信號VGL(圖11 (e))，低側(cè)開關(guān)7斷開。下個周期以后，到通過電源的再接通等將閂鎖電路35置位為止，低側(cè)開關(guān)7維持?jǐn)嚅_，開關(guān)電路Id停止動作。低側(cè)開關(guān)7的電流IL成為0(圖ll(i))，保護(hù)不發(fā)生由過電流引起的損壞。第3實施方式所涉及的開關(guān)電路具備驅(qū)動電路，該驅(qū)動電路按照輸入的高側(cè)控制信號使高側(cè)開關(guān)導(dǎo)通，在比整流要素的反向恢復(fù)時間長的第I期間以后到低側(cè)控制信號VL變化為止的期間中，在檢測到輸出端子與低電位端子的短路時，斷開高側(cè)開關(guān)。因此，能夠保護(hù)高側(cè)開關(guān)不發(fā)生由短路電流引起的損壞。進(jìn)而，如參照圖9 圖11所述，第3實施方式所涉及的開關(guān)電路具備驅(qū)動電路，該 驅(qū)動電路在使高側(cè)開關(guān)斷開起經(jīng)過比高側(cè)開關(guān)的延遲時間長的第2期間以后，在檢測到輸出端子與高電位端子的短路時，斷開低側(cè)開關(guān)。因此，能夠保護(hù)低側(cè)開關(guān)不發(fā)生由短路電流引起的損壞。(第4實施方式)圖12是例示第4實施方式所涉及的DC-DC轉(zhuǎn)換器的結(jié)構(gòu)的電路圖。如圖12所示，在DC-DC轉(zhuǎn)換器50中，對開關(guān)電路Id追加了控制開關(guān)電路Id的控制電路51。關(guān)于開關(guān)電路ld，與圖9所示的開關(guān)電路Id相同。另外，在DC-DC轉(zhuǎn)換器52中，在開關(guān)電路Id的輸出端子3上連接有電感器53的一端。在電感器53的另一端與低電位端子4之間，串聯(lián)連接有反饋電阻(帰還抵抗)54和55。進(jìn)而，平滑電容器56連接在電感器53的另一端與低電位端子4之間。向高電位端子2供給電源電位VIN，低電位端子4接地。反饋電阻54、55將對電感器53的另一端的輸出電壓VOUT進(jìn)行分壓而得到的電壓VFB反饋給控制電路51?？刂齐娐?1按照輸入的電壓VFB生成PWM (Pulse Width Modulation，脈沖寬度調(diào)制)信號，向開關(guān)電路Id輸出高側(cè)控制信號VH、低側(cè)控制信號VL?？刂齐娐?1按照電感器53的另一端的輸出電壓VOUT，控制開關(guān)電路Id。接著說明DC-DC轉(zhuǎn)換器50的動作。圖13是第4實施方式的DC-DC轉(zhuǎn)換器的主要信號的時間圖，(a)表示高側(cè)控制信號VH, (b)表不低側(cè)控制信號VL, (c)表不控制端子的信號VG, (d)表不輸出電位VLX, (e)表示高側(cè)電流IH，(f)表示低側(cè)電流IL，(g)表示電感電流ILL。其中，在圖13(b)中，分別用導(dǎo)通、斷開來表示低側(cè)開關(guān)7被控制為導(dǎo)通或者斷開。另外，在圖13(c)中，分別用導(dǎo)通、斷開來表示高側(cè)開關(guān)6被控制為導(dǎo)通或者斷開。另外，為了避免高側(cè)開關(guān)6與低側(cè)開關(guān)7同時導(dǎo)通，設(shè)有死區(qū)時間Td。(Ie)首先，說明控制電路5輸出高電平作為高側(cè)控制信號VH、且輸出高電平作為低側(cè)控制信號VL時的動作(圖13(a)、(b))。驅(qū)動電路9c輸出高電平作為高側(cè)開關(guān)6的控制端子6g的信號VG(圖13(c))。高側(cè)開關(guān)6斷開。另外，驅(qū)動電路9c輸出高電平作為低偵岍關(guān)7的柵極信號VGL，使低側(cè)開關(guān)7導(dǎo)通。此時，開關(guān)電路Id的輸出電位(輸出端子3的電位)VLX為低電平(圖13(d))。在低側(cè)開關(guān)7中，流過與電感器53的電流ILL相等的電流 IL(圖 13(f)、(g))。(2e)接著，如果控制電路51將高側(cè)控制信號VH從高電平切換為低電平、且將低側(cè)控制信號VL從高電平切換為低電平(圖13(a)、(b))，則驅(qū)動電路9c輸出低電平作為低側(cè)開關(guān)7的柵極信號VGL，將低側(cè)開關(guān)7斷開。流過低側(cè)開關(guān)7的電流IL流過整流要素8。另外，驅(qū)動電路9c輸出低電平作為高側(cè)開關(guān)6的控制端子6g的信號VG(圖13(c))。整流要素8的反向電流作為高側(cè)開關(guān)6的電流IH流過(圖13(e)的由點(diǎn)劃線R包圍的部分)。電感器53的電流ILL逐漸增加(圖13 (g))。(3e)在從控制電路51輸出的高側(cè)控制信號VH變化為低電平起經(jīng)過第I期間Tl以后到高側(cè)控制信號VH變化為止的期間T3中，在輸出電位VLX為高電平的情況下(圖13(d)的由點(diǎn)劃線P包圍的部分)，第I短路檢測電路14未檢測出短路。驅(qū)動電路9c輸出低電 平作為高側(cè)開關(guān)6的控制端子6g的信號VG (圖13 (c))。開關(guān)電路Id的輸出電位VLX在經(jīng)過整流要素8的反向恢復(fù)時間后上升到電源電位VIN(圖13(d))。高側(cè)開關(guān)6的電流IH以及電感器53的電流ILL大致以直線狀上升(圖13(e)、(g))。(4e)接著，如果控制電路51使高側(cè)控制信號VH變化為高電平、且使低側(cè)控制信號VL變化為高電平，則返回上述(Ie)的狀態(tài)。驅(qū)動電路9c輸出高電平作為信號VG(圖13(c)),高側(cè)開關(guān)6斷開。另外，驅(qū)動電路9c輸出高電平作為低側(cè)開關(guān)7的柵極信號VGL，將低側(cè)開關(guān)7切換為導(dǎo)通。在低側(cè)開關(guān)7中，流過電感器53的電流ILL(圖13(f)、(g))。下個周期以后，在未檢測出短路的情況下，反復(fù)進(jìn)行上述(Ie) (3e)的動作。(5e)另外，在第I期間Tl以后到高側(cè)控制信號VH變化為止的期間T3中，在輸出電位VLX為低電平的情況下(圖13(d)的由點(diǎn)劃線Q包圍的部分)，第I短路檢測電路14檢測出短路。驅(qū)動電路9c輸出高電平作為控制端子6g的信號VG(圖13(c))。高側(cè)開關(guān)6被切換為斷開，高側(cè)開關(guān)6的電流IH成為0 (圖13 (e))。下個周期以后，到電源被再接通為止高側(cè)開關(guān)6維持?jǐn)嚅_，DC-DC轉(zhuǎn)換器50停止動作。像這樣，在DC-DC轉(zhuǎn)換器52中，在控制電路51輸出高電平作為高側(cè)控制信號VH、且輸出高電平作為低側(cè)控制信號VL時，驅(qū)動電路9c將高側(cè)開關(guān)6切換為斷開，將低側(cè)開關(guān)7切換為導(dǎo)通。此時，在低側(cè)開關(guān)7中，流過與電感器53的電流ILL相等的電流IL。另外，在控制電路51使高側(cè)控制信號VH變化為低電平、并使低側(cè)控制信號VL變化為低電平時，驅(qū)動電路9c輸出高電平作為低側(cè)開關(guān)7的柵極信號VGL，將低側(cè)開關(guān)7切換為斷開。同時，驅(qū)動電路9c輸出低電平作為信號VG，將高側(cè)開關(guān)6切換為導(dǎo)通。此時，在高側(cè)開關(guān)6的電流IH中，流過整流要素8的反向恢復(fù)電流。另外，在通過控制電路51使高側(cè)控制信號VH從高電平變化為低電平起經(jīng)過第I期間Tl以后到高側(cè)控制信號VH變化為止的期間T3中，在輸出電位VLX維持低電平的情況下，檢測出輸出端子3與低電位端子4的短路。驅(qū)動電路9c輸出高電平作為高側(cè)開關(guān)6的控制端子6g的信號VG，斷開高側(cè)開關(guān)6。因此，抑制了在高側(cè)開關(guān)6中連續(xù)地流過過電流，能夠抑制高側(cè)開關(guān)6的損壞。圖14是第4實施方式的DC-DC轉(zhuǎn)換器的主要信號的時間圖，(a)表示高側(cè)控制信號VH, (b)表不低側(cè)控制信號VL, (c)表不柵極信號VGL, (d)表不輸出電位VLX, (e)表不高側(cè)電流IH，(f)表示低側(cè)電流IL，(g)表示電感電流ILL。在圖14中，表示使用了開關(guān)電路Id的DC-DC轉(zhuǎn)換器的主要信號。其中，在圖14(a)中，分別用導(dǎo)通、斷開來表示高側(cè)開關(guān)6被控制為導(dǎo)通或者斷開。另夕卜，在圖14(c)中，分別用導(dǎo)通、斷開來表示低側(cè)開關(guān)7被控制為導(dǎo)通或者斷開。另外，為了避免高側(cè)開關(guān)6與低側(cè)開關(guān)7同時導(dǎo)通，設(shè)有死區(qū)時間Td。(If)首先，在控制電路51輸出低電平作為高側(cè)控制信號VH、且輸出低電平作為低側(cè)控制信號VL時(圖14(a)、(b))，驅(qū)動電路9c輸出低電平作為信號VG，使高側(cè)開關(guān)6導(dǎo)通。另外，驅(qū)動電路9c輸出低電平作為低側(cè)開關(guān)7的柵極信號VGL (圖14 (c))，將低側(cè)開關(guān)7斷開。此時，開關(guān)電路Id的輸出電位VLX為高電平(圖14(d))。在低側(cè)開關(guān)7中，流過與電感器53的電流ILL相等的電流IL (圖14(f)、(g))。(2f)接著，如果控制電路51將高側(cè)控制信號VH從低電平切換為高電平，則驅(qū)動電路9c輸出高電平作為信號VG，將高側(cè)開關(guān)6斷開(圖14(a))。輸出電位VLX、高側(cè)開關(guān)6 的電流IH與高側(cè)開關(guān)6的延遲時間相應(yīng)地下降(圖14(d)、(e))。(3f)在第2期間T2以后到低側(cè)控制信號VL變化為止的期間T4中，在輸出電位VLX成為低電平的情況下(圖14的由點(diǎn)劃線P包圍的部分)，未檢測出輸出端子3與高電位端子2的短路。驅(qū)動電路9c輸出高電平作為低側(cè)開關(guān)7的柵極信號VGL(圖14(c))。低側(cè)開關(guān)7維持導(dǎo)通。低側(cè)開關(guān)7的電流IL以及電感器53的電流ILL大致以直線狀減少(圖14(f)、(g))。(4f)接著，如果控制電路51使高側(cè)控制信號VH變化為低電平、并使低側(cè)控制信號VL變化為低電平，則返回上述(If)的狀態(tài)。驅(qū)動電路9c輸出低電平作為信號VG，使高側(cè)開關(guān)6導(dǎo)通。另外，驅(qū)動電路9c輸出低電平作為低側(cè)開關(guān)7的柵極信號VGL。低側(cè)開關(guān)7被切換為斷開。在高側(cè)開關(guān)6中，通過低側(cè)開關(guān)7的整流要素8的反向恢復(fù)電流而流過電流IH(圖14(e))。下個周期以后，在未檢測出輸出端子3的短路的情況下，反復(fù)進(jìn)行上述(If) (3f)的動作。(5f)另外，在第2期間T2以后到低側(cè)控制信號VL變化為止的期間T4中，在輸出電位VLX為高電平的情況下(圖14(d)的由點(diǎn)劃線Q包圍的部分)，檢測出短路。驅(qū)動電路9c使柵極信號VGL維持低電平(圖14(c))。低側(cè)開關(guān)7維持?jǐn)嚅_。下個周期以后，到電源被再接通為止，低側(cè)開關(guān)7維持?jǐn)嚅_，DC-DC轉(zhuǎn)換器50停止動作。像這樣，在DC-DC轉(zhuǎn)換器52中，在控制電路51輸出低電平作為高側(cè)控制信號VH、且輸出低電平作為低側(cè)控制信號VL時，驅(qū)動電路9c使高側(cè)開關(guān)6導(dǎo)通，并使低側(cè)開關(guān)7斷開。另外，在控制電路51使高側(cè)控制信號VH變化為高電平時，驅(qū)動電路9c使高側(cè)開關(guān)6斷開。此時，輸出電位VLX、高側(cè)開關(guān)6的電流IH與高側(cè)開關(guān)6的延遲時間相應(yīng)地下降。而且，在第2期間T2以后到低側(cè)控制信號VL變化為止的期間T4中，在輸出電位VLX為高電平的情況下，檢測出輸出端子3與高電位端子2的短路。驅(qū)動電路9c將低側(cè)開關(guān)7的柵極信號VGL維持為低電平。低側(cè)開關(guān)7維持?jǐn)嚅_。DC-DC轉(zhuǎn)換器50停止動作。防止了低側(cè)開關(guān)7的過電流，損壞得以防止。其中，說明了使用開關(guān)電路Id的DC-DC轉(zhuǎn)換器。但是，作為開關(guān)電路，也可以使用其他開關(guān)電路UlaUbUc0以上說明了本發(fā)明的幾個實施方式，但這些實施方式只是舉例說明，不意味著對發(fā)明的范圍進(jìn)行限定。這些新的實施方式能夠通過其他各種方式實施，在不脫離發(fā)明的主 旨的范圍內(nèi)，能夠進(jìn)行各種省略、置換、變更。這些實施方式及其變形都包含在發(fā)明的范圍和主旨中，并且包含在權(quán)利要求的范圍所記載的發(fā)明及與其均等的范圍中。
權(quán)利要求
1.一種開關(guān)電路，其特征在于，具備 高側(cè)開關(guān)，連接在高電位端子與輸出端子之間； 整流要素，以從低電位端子朝向所述輸出端子的方向作為正向被連接在所述輸出端子與所述低電位端子之間；以及 驅(qū)動電路，具有第I短路檢測電路，該第I短路檢測電路連接在所述高電位端子與所述輸出端子之間，在從按照輸入的高側(cè)控制信號使所述高側(cè)開關(guān)導(dǎo)通起經(jīng)過比所述整流要素的反向恢復(fù)時間長的第I期間以后開始、直到所述高側(cè)控制信號變化為止的期間，對所述輸出端子與所述低電位端子之間的短路進(jìn)行檢測，在檢測到所述輸出端子與所述低電位端子之間短路時，所述驅(qū)動電路使所述高側(cè)開關(guān)斷開。
2.如權(quán)利要求I所述的開關(guān)電路，其特征在于， 所述驅(qū)動電路向所述高側(cè)開關(guān)的控制端子供給第I電壓而使其導(dǎo)通，在所述第I期間以后，在未檢測出所述輸出端子與所述低電位端子之間的短路時，向所述高側(cè)開關(guān)的所述控制端子供給比所述第I電壓高的第2電壓。
3.如權(quán)利要求I所述的開關(guān)電路，其特征在于， 所述驅(qū)動電路具備第I脈沖生成電路，該第I脈沖生成電路輸入所述高側(cè)控制信號，生成使所述高側(cè)控制信號中的將所述高側(cè)開關(guān)從斷開切換為導(dǎo)通的時間延遲所述第I期間的量而得到的第I脈沖信號； 所述第I短路檢測電路具有 第I晶體管，輸入所述第I脈沖信號而導(dǎo)通或者斷開； 第I電阻，在所述高電位端子與所述輸出端子之間，與所述第I晶體管串聯(lián)連接，在所述第I晶體管導(dǎo)通時，生成將所述第I脈沖信號的電位與所述輸出端子的電位之間的電位差分割而得到的電位，在所述第I晶體管斷開時，生成將所述高電位端子的電位與所述輸出端子的電位差分割而得到的電位；以及 第I緩沖器，將所述第I晶體管斷開時的所述第I電阻的輸出電位作為低電平輸出，將所述第I晶體管導(dǎo)通時的所述第I電阻的輸出電位按照所述輸出端子的電位作為所述低電平或者比所述低電平高的高電平輸出。
4.如權(quán)利要求I所述的開關(guān)電路，其特征在于， 所述整流要素是連接在所述輸出端子與所述低電位端子之間的低側(cè)開關(guān)的寄生二極管； 所述驅(qū)動電路具有第2短路檢測電路，該第2短路檢測電路連接在所述輸出端子與所述低電位端子之間，在從按照所述高側(cè)控制信號使所述高側(cè)開關(guān)斷開起經(jīng)過第2期間以后開始、直到所述低側(cè)控制信號變化為止的期間，對所述輸出端子與所述高電位端子之間的短路進(jìn)行檢測，在檢測到所述輸出端子與所述高電位端子之間短路時，所述驅(qū)動電路使所述低側(cè)開關(guān)維持?jǐn)嚅_，在未檢測到所述輸出端子與所述高電位端子之間短路時，所述驅(qū)動電路按照輸入的低側(cè)控制信號使所述低側(cè)開關(guān)導(dǎo)通。
5.如權(quán)利要求I所述的開關(guān)電路，其特征在于， 所述整流要素是二極管。
6.如權(quán)利要求I所述的開關(guān)電路，其特征在于， 所述低電位端子經(jīng)由電容器接地。
7.—種DC-DC轉(zhuǎn)換器，其特征在于， 具備開關(guān)電路和控制電路， 所述開關(guān)電路具有 高側(cè)開關(guān)，連接在高電位端子與輸出端子之間； 整流要素，以從低電位端子朝向所述輸出端子的方向作為正向被連接在所述輸出端子與所述低電位端子之間；以及 驅(qū)動電路，具有第I短路檢測電路，該第I短路檢測電路連接在所述高電位端子與所述輸出端子之間，在從按照輸入的高側(cè)控制信號使所述高側(cè)開關(guān)導(dǎo)通起經(jīng)過比所述整流要素的反向恢復(fù)時間長的第I期間以后開始、直到所述高側(cè)控制信號變化為止的期間，對所述輸出端子與所述低電位端子之間的短路進(jìn)行檢測，在檢測到所述輸出端子與所述低電位端 子之間短路時，所述驅(qū)動電路使所述高側(cè)開關(guān)斷開； 所述控制電路按照輸入的電壓，生成脈沖寬度調(diào)制信號的所述高側(cè)控制信號。
8.如權(quán)利要求7所述的DC-DC轉(zhuǎn)換器，其特征在于， 所述驅(qū)動電路向所述高側(cè)開關(guān)的控制端子供給第I電壓而使其導(dǎo)通，在所述第I期間以后，在未檢測到所述輸出端子與所述低電位端子之間的短路時，向所述高側(cè)開關(guān)的所述控制端子供給比所述第I電壓高的第2電壓。
9.如權(quán)利要求7所述的DC-DC轉(zhuǎn)換器，其特征在于， 所述驅(qū)動電路具備第I脈沖生成電路，該第I脈沖生成電路輸入所述高側(cè)控制信號，生成使所述高側(cè)控制信號中的將所述高側(cè)開關(guān)從斷開切換為導(dǎo)通的時間延遲所述第I期間的量而得到的第I脈沖信號； 所述第I短路檢測電路具有 第I晶體管，輸入所述第I脈沖信號而導(dǎo)通或者斷開； 第I電阻，在所述高電位端子與所述輸出端子之間，與所述第I晶體管串聯(lián)連接，在所述第I晶體管導(dǎo)通時，生成將所述第I脈沖信號的電位與所述輸出端子的電位之間的電位差分割而得到的電位，在所述第I晶體管斷開時，生成將所述高電位端子的電位與所述輸出端子的電位差分割而得到的電位；以及 第I緩沖器，將所述第I晶體管斷開時的所述第I電阻的輸出電位作為低電平輸出，將所述第I晶體管導(dǎo)通時的所述第I電阻的輸出電位按照所述輸出端子的電位作為所述低電平或者比所述低電平高的高電平輸出。
10.如權(quán)利要求7所述的DC-DC轉(zhuǎn)換器，其特征在于， 所述整流要素是連接在所述輸出端子與所述低電位端子之間的低側(cè)開關(guān)的寄生二極管； 所述驅(qū)動電路具有第2短路檢測電路，該第2短路檢測電路連接在所述輸出端子與所述低電位端子之間，在從按照所述高側(cè)控制信號使所述高側(cè)開關(guān)斷開起經(jīng)過第2期間以后開始、直到所述低側(cè)控制信號變化為止的期間，對所述輸出端子與所述高電位端子之間的短路進(jìn)行檢測，在檢測到所述輸出端子與所述高電位端子之間短路時，所述驅(qū)動電路將所述低側(cè)開關(guān)維持?jǐn)嚅_，在未檢測到所述輸出端子與所述高電位端子之間短路時，所述驅(qū)動電路按照輸入的低側(cè)控制信號使所述低側(cè)開關(guān)導(dǎo)通。
11.如權(quán)利要求7所述的DC-DC轉(zhuǎn)換器，其特征在于，還具備電感器，該電感器的一端與所述輸出端子連接； 平滑電容器，連接在所述電感器的另一端與所述低電位端子之間；以及 反饋電阻，連接在所述電感器的另一端與所述低電位端子之間，向所述控制電路反饋電壓。
12.如權(quán)利要求11所述的DC-DC轉(zhuǎn)換器，其特征在于， 所述驅(qū)動電路向所述高側(cè)開關(guān)的控制端子供給第I電壓而使其導(dǎo)通，在所述第I期間以后，在未檢測到所述輸出端子與所述低電位端子之間的短路時，向所述高側(cè)開關(guān)的所述控制端子供給比所述第I電壓高的第2電壓。
13.如權(quán)利要求11所述的DC-DC轉(zhuǎn)換器，其特征在于， 所述驅(qū)動電路具備第I脈沖生成電路，該第I脈沖生成電路輸入所述高側(cè)控制信號，生成使所述高側(cè)控制信號中的將所述高側(cè)開關(guān)從斷開切換為導(dǎo)通的時間延遲所述第I期間的量而得到的第I脈沖信號； 所述第I短路檢測電路具有 第I晶體管，輸入所述第I脈沖信號而導(dǎo)通或者斷開； 第I電阻，在所述高電位端子與所述輸出端子之間，與所述第I晶體管串聯(lián)連接，在所述第I晶體管導(dǎo)通時，生成將所述第I脈沖信號的電位與所述輸出端子的電位之間的電位差分割而得到的電位，在所述第I晶體管斷開時，生成將所述高電位端子的電位與所述輸出端子的電位差分割而得到的電位；以及 第I緩沖器，將所述第I晶體管斷開時的所述第I電阻的輸出電位作為低電平輸出，將所述第I晶體管導(dǎo)通時的所述第I電阻的輸出電位按照所述輸出端子的電位作為所述低電平或者比所述低電平高的高電平輸出。
14.如權(quán)利要求11所述的DC-DC轉(zhuǎn)換器，其特征在于， 所述整流要素是連接在所述輸出端子與所述低電位端子之間的低側(cè)開關(guān)的寄生二極管； 所述驅(qū)動電路具有第2短路檢測電路，該第2短路檢測電路連接在所述輸出端子與所述低電位端子之間，在從按照所述高側(cè)控制信號使所述高側(cè)開關(guān)斷開起經(jīng)過第2期間以后開始、直到所述低側(cè)控制信號變化為止的期間，對所述輸出端子與所述高電位端子之間的短路進(jìn)行檢測，在檢測到所述輸出端子與所述高電位端子之間短路時，所述驅(qū)動電路將所述低側(cè)開關(guān)維持?jǐn)嚅_，在未檢測到所述輸出端子與所述高電位端子之間短路時，所述驅(qū)動電路按照輸入的低側(cè)控制信號使所述低側(cè)開關(guān)導(dǎo)通。
全文摘要
提供一種開關(guān)電路以及DC-DC轉(zhuǎn)換器。所述開關(guān)電路具備高側(cè)開關(guān)、整流要素和驅(qū)動電路。所述高側(cè)開關(guān)連接在高電位端子與輸出端子之間。所述整流要素以從所述低電位端子朝向所述輸出端子的方向作為正向被連接在所述輸出端子與低電位端子之間。所述驅(qū)動電路具有第1短路檢測電路，該第1短路檢測電路連接在所述高電位端子與所述輸出端子之間，在從按照輸入的高側(cè)控制信號使所述高側(cè)開關(guān)導(dǎo)通起并經(jīng)過比所述整流要素的反向恢復(fù)時間長的第1期間以后、直到所述高側(cè)控制信號變化為止的期間中，檢測所述輸出端子與所述低電位端子之間的短路，在檢測出所述輸出端子與所述低電位端子之間短路時，所述驅(qū)動電路使所述高側(cè)開關(guān)斷開。
文檔編號H02M3/155GK102832812SQ20121005542
公開日2012年12月19日 申請日期2012年3月5日 優(yōu)先權(quán)日2011年6月13日
發(fā)明者齋藤浩, 后藤祐一, 葛西圭 申請人:株式會社東芝