專利名稱：馬達(dá)驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種馬達(dá)驅(qū)動(dòng)電路。
背景技術(shù)：
在筆記本型個(gè)人計(jì)算機(jī)等電子設(shè)備中，為了冷卻例如處理器等發(fā)熱部件而使用風(fēng) 扇馬達(dá)。在驅(qū)動(dòng)風(fēng)扇馬達(dá)時(shí)，有時(shí)為了降低風(fēng)扇馬達(dá)的噪音，而使用使馬達(dá)線圈的驅(qū)動(dòng)電流 逐漸變化的、進(jìn)行所謂的軟切換的馬達(dá)驅(qū)動(dòng)電路(例如，參照專利文獻(xiàn)1)。專利文獻(xiàn)1 日本特開(kāi)2004-153921號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的問(wèn)題另外，例如在專利文獻(xiàn)1的馬達(dá)驅(qū)動(dòng)電路中，用于使馬達(dá)線圈的驅(qū)動(dòng)電流逐漸改 變的軟切換的期間是固定的。因此，例如即使在風(fēng)扇馬達(dá)的轉(zhuǎn)速變化的情況下，軟切換的期 間也是不變的。在這種馬達(dá)驅(qū)動(dòng)電路中，例如當(dāng)風(fēng)扇馬達(dá)的轉(zhuǎn)速變快時(shí)，風(fēng)扇馬達(dá)被驅(qū)動(dòng)期 間中的軟切換的期間所占的比例變大。因此，有時(shí)難以使風(fēng)扇馬達(dá)進(jìn)行期望的旋轉(zhuǎn)。另一 方面，例如當(dāng)風(fēng)扇馬達(dá)的轉(zhuǎn)速變慢時(shí)，風(fēng)扇馬達(dá)被驅(qū)動(dòng)期間中的軟切換的期間所占的比例 變小。因此，有時(shí)難以平緩地改變驅(qū)動(dòng)電流，從而風(fēng)扇馬達(dá)的噪音變大。本發(fā)明是鑒于上述問(wèn)題而完成的，其目的在于提供一種能夠根據(jù)馬達(dá)的轉(zhuǎn)速來(lái)改 變軟切換的期間的馬達(dá)驅(qū)動(dòng)電路。用于解決問(wèn)題的方案為了達(dá)到上述目的，本發(fā)明的一個(gè)側(cè)面所涉及的馬達(dá)驅(qū)動(dòng)電路根據(jù)具有與馬達(dá)的 轉(zhuǎn)速相應(yīng)的頻率并表示上述馬達(dá)的旋轉(zhuǎn)位置的彼此反相的第一位置檢測(cè)信號(hào)和第二位置 檢測(cè)信號(hào)，來(lái)驅(qū)動(dòng)上述馬達(dá)，該馬達(dá)驅(qū)動(dòng)電路具備第一電平移位電路，其偏移上述第一位 置檢測(cè)信號(hào)和上述第二位置檢測(cè)信號(hào)中的至少一個(gè)位置檢測(cè)信號(hào)的電平使得與上述第一 位置檢測(cè)信號(hào)相應(yīng)的第一輸出信號(hào)的電平高于與上述第二位置檢測(cè)信號(hào)相應(yīng)的第二輸出 信號(hào)的電平的期間比上述第二輸出信號(hào)的電平高于上述第一輸出信號(hào)的電平的期間長(zhǎng)；第 二電平移位電路，其偏移上述第一位置檢測(cè)信號(hào)和上述第二位置檢測(cè)信號(hào)中的至少一個(gè)位 置檢測(cè)信號(hào)的電平使得與上述第一位置檢測(cè)信號(hào)相應(yīng)的第三輸出信號(hào)的電平高于與上述 第二位置檢測(cè)信號(hào)相應(yīng)的第四輸出信號(hào)的電平的期間比上述第四輸出信號(hào)的電平高于上 述第三輸出信號(hào)的電平的期間短；定時(shí)檢測(cè)電路，其檢測(cè)上述第一輸出信號(hào)和第二輸出信 號(hào)相交叉的第一定時(shí)及上述第三輸出信號(hào)和第四輸出信號(hào)相交叉的第二定時(shí)；以及輸出電 路，其僅在包含第三定時(shí)的、上述第一定時(shí)與上述第二定時(shí)之間的期間，將用于使上述馬達(dá) 的線圈的驅(qū)動(dòng)電流逐漸變化的指示信號(hào)輸出給驅(qū)動(dòng)上述線圈的驅(qū)動(dòng)電路，其中，在該第三 定時(shí)，上述第一位置檢測(cè)信號(hào)和第二位置檢測(cè)信號(hào)相交叉。發(fā)明的效果能夠提供一種能夠根據(jù)馬達(dá)的轉(zhuǎn)速來(lái)改變軟切換的期間的馬達(dá)驅(qū)動(dòng)電路。


圖1是表示作為本發(fā)明的一個(gè)實(shí)施方式的馬達(dá)驅(qū)動(dòng)IC 10的結(jié)構(gòu)的圖。圖2是表示軟切換期間生成電路21的一個(gè)實(shí)施方式的圖。圖3是表示偏置電流生成電路50以及電平移位電路51、52的一個(gè)實(shí)施方式的圖。圖4是用于說(shuō)明軟切換期間生成電路21的動(dòng)作的圖。圖5是用于說(shuō)明PWM信號(hào)生成電路90的動(dòng)作的圖。圖6是用于說(shuō)明馬達(dá)驅(qū)動(dòng)IC 10的動(dòng)作的圖。附圖標(biāo)記說(shuō)明10 馬達(dá)驅(qū)動(dòng)IC ；11 單相馬達(dá)；12 霍爾元件；20、53、54 比較器；21 軟切換期 間生成電路；22 驅(qū)動(dòng)電路；25A、25B 匪OS晶體管；26A、26B =PMO S晶體管；30 ；34 端子； 50 偏置電流生成電路；51、52 電平移位電路；55 反相器；56 =AND電路(與電路)；60 62、74、84 電阻；63 電流源；64 :NPN 晶體管；65、66、70 73、80 83 :PNP 晶體管；90 :P麗 信號(hào)生成電路；91 切換電路。
具體實(shí)施例方式根據(jù)本說(shuō)明書(shū)以及所附附圖的記載，至少明確了以下事項(xiàng)。圖1是表示作為本發(fā)明的一個(gè)實(shí)施方式的馬達(dá)驅(qū)動(dòng)IC 10的結(jié)構(gòu)的圖。例如，在 筆記本型個(gè)人計(jì)算機(jī)等電子設(shè)備中，馬達(dá)驅(qū)動(dòng)IC 10安裝在用于冷卻處理器等發(fā)熱部件的 風(fēng)扇馬達(dá)中。馬達(dá)驅(qū)動(dòng)IC 10例如是驅(qū)動(dòng)用于使冷卻用的風(fēng)扇旋轉(zhuǎn)的單相馬達(dá)11的電路，包括 比較器20、軟切換期間生成電路21、驅(qū)動(dòng)電路22、NM0 S晶體管25A、25B、PM0 S晶體管2&k、 26B以及端子30 34?；魻栐?2輸出與單相馬達(dá)11中的轉(zhuǎn)子(未圖示)的旋轉(zhuǎn)位置相應(yīng)的霍爾信號(hào) VH 1(第一位置檢測(cè)信號(hào))、VH2(第二位置檢測(cè)信號(hào))。此外，霍爾元件12輸出頻率根據(jù)風(fēng) 扇馬達(dá)的轉(zhuǎn)速而變化且彼此反相的霍爾信號(hào)VH 1、VH2。另外，本實(shí)施方式的霍爾信號(hào)VH 1、VH2是振幅為規(guī)定的電壓電平的正弦波的信號(hào)，被分別輸出到端子30和31。比較器20對(duì)霍爾信號(hào)VH 1、VH2的電平進(jìn)行比較，并生成信號(hào)Vf g，該信號(hào)Vfg的 頻率根據(jù)單相馬達(dá)11的轉(zhuǎn)速而變化。此外，信號(hào)Vfg是所謂的re信號(hào)，當(dāng)霍爾信號(hào)VHI的 電平高于霍爾信號(hào)VH2的電平時(shí)，信號(hào)Vfg變?yōu)榈碗娖?以下稱為“L”電平)，當(dāng)霍爾信號(hào) VH 1的電平低于霍爾信號(hào)VH2的電平時(shí)，信號(hào)Vfg變?yōu)楦唠娖?以下稱為“H”電平)。軟切換期間生成電路21根據(jù)在軟切換期間生成電路21的內(nèi)部生成的電壓Vb以 及被輸入的霍爾信號(hào)VH 1、VH2來(lái)生成信號(hào)Vssw，該信號(hào)Vssw用于指示使驅(qū)動(dòng)電路22對(duì) 單相馬達(dá)11進(jìn)行軟切換的期間。圖2是表示軟切換期間生成電路21的結(jié)構(gòu)例的圖。軟切換期間生成電路21包括 偏置電流生成電路50、電平移位電路51、52、比較器53、54、反相器55以及AND電路56。偏置電流生成電路50是生成與電壓Vb相應(yīng)的偏置電流Λ的電路，例如圖3所示 那樣包括電阻60 62、電流源63、NPN晶體管64以及PNP晶體管65、66。電阻60、61例如串聯(lián)連接在馬達(dá)驅(qū)動(dòng)IC 10的電源電壓Vcc與接地端GND之間，生成將電源電源Vcc分壓得到的電壓Vb。另外，將電阻60和電阻61連接的節(jié)點(diǎn)與端子32和 PNP晶體管65的基極相連接。因此，例如通過(guò)在馬達(dá)驅(qū)動(dòng)IC 10的外部將電阻(未圖示) 與端子32相連接，能夠改變電壓Vb。由于在PNP晶體管65的發(fā)射極上連接電流源63，因此PNP晶體管65和電流源63 構(gòu)成發(fā)射極跟隨器。因而，從PNP晶體管65的發(fā)射極輸出與電壓Vb相應(yīng)的電壓Vx。向NPN 晶體管64的基極施加電壓Vx，在NPN晶體管64的發(fā)射極上連接電阻62作為發(fā)射極電阻。 并且，在NPN晶體管64的集電極上連接PNP晶體管66，該P(yáng)NP晶體管66連接有二極管。因 此，在NPN晶體管64中生成與電壓Vx和電阻62的電阻值相應(yīng)的偏置電流rt。當(dāng)生成了偏置電流rt時(shí)，電平移位電路51(第一電平移位電路)分別對(duì)霍爾信 號(hào)VH1、VH2各自的電平進(jìn)行移位，來(lái)生成與霍爾信號(hào)VHl相應(yīng)的輸出信號(hào)Vl和與霍爾信號(hào) VH2相應(yīng)的輸出信號(hào)V2。電平移位電路51包括PNP晶體管70 73以及電阻74。PNP晶體管70、73各自的基極連接在連接有二極管的PNP晶體管66的基極上，因 此PNP晶體管66、70、73構(gòu)成電流鏡。因而，PNP晶體管70、73分別生成與偏置電流Λ相 應(yīng)的電流II、12。此外，在本實(shí)施方式中，設(shè)將PNP晶體管70、73的大小設(shè)計(jì)成相等，以使 電流II、12的電流值都為IA。向PNP晶體管71 (第一晶體管)的基極輸入霍爾信號(hào)VH1，在PNP晶體管71的發(fā) 射極上連接有電阻74(第一電阻)的一端。另外，在電阻74的另一端上連接PNP晶體管 70(第一偏置電流源)的集電極，因此經(jīng)由電阻74向PNP晶體管71提供電流II。其結(jié)果， PNP晶體管70、71以及電阻74構(gòu)成所謂的發(fā)射極跟隨器。在此，例如當(dāng)將PNP晶體管71的 基極-發(fā)射極電壓設(shè)為0. 7V時(shí)，PNP晶體管71的發(fā)射極電壓Vel為Vel = VH1+0. 7。另 外，當(dāng)將電阻74的電阻值設(shè)為RA時(shí)，在連接PNP晶體管70和電阻74的節(jié)點(diǎn)處產(chǎn)生的輸出 信號(hào)Vl為Vl = Vel+RAXIA = VH 1+0. 7+RAXIA— (1)。向PNP晶體管72 (第二晶體管)的基極輸入霍爾信號(hào)VH2，在PNP晶體管72的發(fā) 射極上連接有PNP晶體管73 (第二偏置電流源)的集電極。因此，向PNP晶體管72提供電 流12，PNP晶體管72、73構(gòu)成發(fā)射極跟隨器。例如，當(dāng)將PNP晶體管72的基極-發(fā)射極電 壓設(shè)為0. 7V時(shí)，在連接PNP晶體管72和PNP晶體管73的節(jié)點(diǎn)處產(chǎn)生的輸出信號(hào)V2為V2 = VH2+0. 7— (2) 如上所述，霍爾信號(hào)VH1、VH2是振幅為規(guī)定的電壓電平的正弦波的信號(hào)。因此，電 平移位電路51對(duì)霍爾信號(hào)VH1、VH2的電平進(jìn)行移位，以使輸出信號(hào)V 1的直流電平比輸出 信號(hào)V2的直流電平高RAX IA。當(dāng)生成了偏置電流Λ時(shí)，電平移位電路52 (第二電平移位電路)分別對(duì)霍爾信號(hào) VHU VH2各自的電平進(jìn)行移位，來(lái)生成與霍爾信號(hào)VH 1相應(yīng)的輸出信號(hào)V3和與霍爾信號(hào) VH2相應(yīng)的輸出信號(hào)V4。電平移位電路52包括PNP晶體管80 83以及電阻84。與PNP 晶體管70、73同樣地，PNP晶體管80、83與PNP晶體管66構(gòu)成電流鏡。因此，PNP晶體管 80、83分別生成與偏置電流Λ相應(yīng)的電流13、14。此外，在本實(shí)施方式中，設(shè)將PNP晶體管 80,83的大小設(shè)計(jì)成相等，以使電流13、14的電流值為上述的IA。PNP晶體管80、81的結(jié)構(gòu)與PNP晶體管72、73的結(jié)構(gòu)相同。因此，例如當(dāng)將PNP晶 體管81的基極-發(fā)射極電壓設(shè)為0. 7V時(shí)，在連接PNP晶體管80 (第三偏置電流源)和PNP晶體管81 (第三晶體管)的節(jié)點(diǎn)處產(chǎn)生的輸出信號(hào)V3為V3 = VH1+0. 7... (3)。另外，PNP晶體管82、83以及電阻84的結(jié)構(gòu)與PNP晶體管70、71以及電阻74的結(jié) 構(gòu)相同。因此，例如當(dāng)將PNP晶體管82(第四晶體管)的基極-發(fā)射極電壓設(shè)為0.7V時(shí)， PNP晶體管82的發(fā)射極電壓Ve2為Ve2 = VH2+0. 7。另外，當(dāng)將電阻84的電阻值設(shè)為RA 時(shí)，在連接PNP晶體管83(第四偏置電流源)和電阻84(第二電阻)的節(jié)點(diǎn)處產(chǎn)生的輸出 信號(hào)V4為V4 = Ve2+RAXIA = VH2+0. 7+RAXIA— (4)。因此，電平移位電路52對(duì)霍爾信號(hào)VH1、VH2的電平進(jìn)行移位，以使輸出信號(hào)V4的 直流電平比輸出信號(hào)V3的直流電平高RAX IA。比較器53 (第一比較電路)應(yīng)檢測(cè)輸出信號(hào)VI、V2相交叉的定時(shí)，比較輸出信號(hào) VI、V2的電平。具體地說(shuō)，當(dāng)輸出信號(hào)Vl的電平高于輸出信號(hào)V2的電平時(shí)，輸出L電平 的比較信號(hào)Vcl，當(dāng)輸出信號(hào)Vl的電平低于輸出信號(hào)V2的電平時(shí)，輸出H電平的比較信號(hào) Vcl0比較器54(第二比較電路)應(yīng)檢測(cè)輸出信號(hào)V3、V4相交叉的定時(shí)，比較輸出信號(hào) V3、V4的電平。具體地說(shuō)，當(dāng)輸出信號(hào)V3的電平高于輸出信號(hào)V4的電平時(shí)，輸出L電平 的比較信號(hào)Vc2，當(dāng)輸出信號(hào)V3的電平低于輸出信號(hào)V4的電平時(shí)，輸出H電平的比較信號(hào) Vc2。此外，比較器5354相當(dāng)于定時(shí)檢測(cè)電路。反相器55將比較信號(hào)Vcl的邏輯電平反轉(zhuǎn)。AND電路56運(yùn)算比較信號(hào)Vc2與反 相器陽(yáng)的輸出的邏輯積，將運(yùn)算結(jié)果作為信號(hào)Vssw進(jìn)行輸出。此外，反相器55、AND電路 56相當(dāng)于輸出電路。在此，參照?qǐng)D4說(shuō)明軟切換期間生成電路21的動(dòng)作。此外，在此設(shè)為偏置電流生 成電路50生成了偏置電流rt。當(dāng)如圖4的最上部所示的霍爾信號(hào)VH1、VH2被輸入到電平移位電路51時(shí)，霍爾信 號(hào)VH1、VH2被移位，以使輸出信號(hào)Vl的直流電平比輸出信號(hào)V2的直流電平高RAX IA。同 樣地，在電平移位電路52中，霍爾信號(hào)VH1、VH2被移位，以使輸出信號(hào)V4的直流電平比輸 出信號(hào)V3的直流電平高RAX IA。其結(jié)果，在輸出信號(hào)Vl的電平高于輸出信號(hào)V2的電平的定時(shí)tlO，比較信號(hào)Vcl 變?yōu)長(zhǎng)電平，在輸出信號(hào)Vl的電平低于輸出信號(hào)V2的電平的定時(shí)tll，比較信號(hào)Vcl變?yōu)?H電平。另外，在輸出信號(hào)V3的電平高于輸出信號(hào)V4的電平的定時(shí)t20，比較信號(hào)Vc2變?yōu)?L電平，在輸出信號(hào)V3的電平低于輸出信號(hào)V4的電平的定時(shí)t21，比較信號(hào)Vc2變?yōu)镠電 平。另外，信號(hào)Vssw只在比較信號(hào)Vcl為L(zhǎng)電平且比較信號(hào)Vc2為H電平的情況下變?yōu)镠 電平。因此，例如在定時(shí)tlO t20的期間TA和定時(shí)t21 tll的期間TB，信號(hào)Vssw為H 電平。此外，根據(jù)圖4可知，信號(hào)Vssw在霍爾信號(hào)VH1、VH2相交叉的定時(shí)t30、t31的前后 成為H電平。也就是說(shuō)，信號(hào)Vssw為H電平的期間包含霍爾信號(hào)VH1、VH2相交叉的定時(shí)。圖1示出的驅(qū)動(dòng)電路22根據(jù)信號(hào)Vfg、VssW，驅(qū)動(dòng)構(gòu)成所謂的H橋電路的NMOS晶 體管25A、25B以及PMO S晶體管^AJ6B。具體地說(shuō)，驅(qū)動(dòng)電路22控制H橋電路的各MOS 晶體管，改變驅(qū)動(dòng)單相馬達(dá)11的馬達(dá)線圈L的驅(qū)動(dòng)電流Idr。此外，驅(qū)動(dòng)電路22以及構(gòu)成 H橋電路的NMOS晶體管25A、25B、PM0S晶體管^A、26B相當(dāng)于驅(qū)動(dòng)電路。
驅(qū)動(dòng)電路22包括PWM(Pulse Width Modulation 脈寬調(diào)制)信號(hào)生成電路90和 切換電路91。PWM信號(hào)生成電路90根據(jù)信號(hào)Vfg、VssW生成H電平的占空比發(fā)生變化的PWM信 號(hào)。具體地說(shuō)，如圖5所示，PWM信號(hào)生成電路90在信號(hào)Vssw為L(zhǎng)電平的情況下生成規(guī)定 占空比的P麗信號(hào)。另外，P麗信號(hào)生成電路90在信號(hào)Vssw為H電平時(shí)，例如每經(jīng)過(guò)P麗 信號(hào)的一個(gè)周期就使占空比減小一半，直到信號(hào)Vfg的邏輯電平變化為止。然后，PWM信號(hào) 生成電路90在信號(hào)Vfg的邏輯電平變化后，例如每經(jīng)過(guò)PWM信號(hào)的一個(gè)周期就使占空比加 倍，直到信號(hào)Vssw變?yōu)長(zhǎng)電平為止。切換電路91在信號(hào)Vfg為H電平的情況下，例如導(dǎo)通PMOS晶體管2從，截止NMOS 晶體管25A和PMOS晶體管^B，并且利用PWM信號(hào)切換NMOS晶體管25B。因此，在單相馬 達(dá)11的馬達(dá)線圈L中，驅(qū)動(dòng)電流Idr從端子33流向端子34。另外，切換電路91在信號(hào)Vfg為L(zhǎng)電平的情況下，例如導(dǎo)通PMO S晶體管^B，截 止NMO S晶體管25B和PMOS晶體管26A，并且利用PWM信號(hào)切換NMO S晶體管25A。因此，在馬達(dá)線圈L中，驅(qū)動(dòng)電流Idr從端子34流向端子33。(馬達(dá)驅(qū)動(dòng)IC10的動(dòng)作)在此，說(shuō)明馬達(dá)驅(qū)動(dòng)IC 10的動(dòng)作。此外，在此將NMO S晶體管25B的柵極電壓設(shè) 為電壓Vgl，將NMOS晶體管25A的柵極電壓設(shè)為電壓Vg2。并且，將根據(jù)上述規(guī)定占空比的 PWM信號(hào)來(lái)切換NMOS晶體管25B時(shí)的驅(qū)動(dòng)電流Idr的電流值設(shè)為Ix，將切換NMO S晶體管 25A時(shí)的驅(qū)動(dòng)電流Idr的電流值設(shè)為-Ix。當(dāng)與單相馬達(dá)11的轉(zhuǎn)速相應(yīng)的頻率的霍爾信號(hào)VHl、VH2被輸入到馬達(dá)驅(qū)動(dòng)IC 10 時(shí)，如上所述，在信號(hào)Vfg的邏輯電平變化的定時(shí)前后，信號(hào)Vssw為H電平。例如如圖6所 示，在信號(hào)Vfg為H電平、信號(hào)Vssw為L(zhǎng)電平時(shí)，切換電路91利用規(guī)定占空比的PWM信號(hào) 來(lái)切換NMO S晶體管25B。因此，電壓Vgl與PWM信號(hào)同樣地發(fā)生變化，在時(shí)刻tlOO之前， 驅(qū)動(dòng)電流Idr的電流值為Ix。然后，在時(shí)刻tlOO信號(hào)Vssw變?yōu)镠電平時(shí)、即軟切換的期間 開(kāi)始時(shí)，PWM信號(hào)的占空比減小。因此，電壓Vgl為H電平的期間也變短，驅(qū)動(dòng)電流Idr的 電流值逐漸減小。此外，在時(shí)刻tlOO tllO的期間，信號(hào)Vfg是H電平，因此雖然驅(qū)動(dòng)電 流Idr的電流值減小，但是驅(qū)動(dòng)電流Idr仍從端子33流向端子34。在時(shí)刻t 110信號(hào)Vfg變?yōu)長(zhǎng)電平時(shí)，切換電路91控制匪OS晶體管25A、25B、PM0S 晶體管^AJ6B，以使驅(qū)動(dòng)電流Idr流動(dòng)的方向變?yōu)閺亩俗?4流向端子33的方向。另外， 此時(shí)，如上所述那樣對(duì)NMOS晶體管25A進(jìn)行切換的PWM信號(hào)的占空比增大，因此電壓Vg2 成為H電平的期間逐漸變長(zhǎng)。因而，從端子34流向端子33的驅(qū)動(dòng)電流Idr的電流值也逐 漸增大。然后，在時(shí)刻tl20信號(hào)Vssw變?yōu)長(zhǎng)電平時(shí)、即軟切換的期間結(jié)束時(shí)，PWM信號(hào)的 占空比變?yōu)橐?guī)定占空比。其結(jié)果，在時(shí)刻tl20，驅(qū)動(dòng)電流Idr的電流值變?yōu)?Ix。之后，在 馬達(dá)驅(qū)動(dòng)IC 10中重復(fù)同樣的動(dòng)作。以上說(shuō)明了本實(shí)施方式的馬達(dá)驅(qū)動(dòng)IC 10。例如圖4所示，電平移位電路51對(duì)霍 爾信號(hào)VH1、VH2的電平進(jìn)行移位，以使輸出信號(hào)Vl的電平高于輸出信號(hào)V2的電平的期間 比輸出信號(hào)V2的電平高于輸出信號(hào)Vl的電平的期間長(zhǎng)。另外，電平移位電路52對(duì)霍爾信 號(hào)VH1、VH2的電平進(jìn)行移位，以使輸出信號(hào)V3的電平高于輸出信號(hào)V4的電平的期間比輸 出信號(hào)V4的電平高于輸出信號(hào)V3的電平的期間短。比較器53檢測(cè)輸出信號(hào)V1、V2相交叉的定時(shí)(例如，定時(shí)tlO)，比較器M檢測(cè)輸出信號(hào)V3、V4相交叉的定時(shí)(例如，定時(shí)t20)。 并且，反相器55和AND電路56僅在比較器53檢測(cè)出的定時(shí)與由比較器M檢測(cè)出的定時(shí) 之間的期間(例如，期間TA)，將用于使驅(qū)動(dòng)電流Idr逐漸變化的信號(hào)、即表示軟切換期間的 H電平的信號(hào)Vssw輸出給驅(qū)動(dòng)電路22。在這種馬達(dá)驅(qū)動(dòng)IC 10中，例如即使在霍爾信號(hào)VH1、VH2的頻率變化的情況下，輸 出信號(hào)V1、V2的直流電平之差以及輸出信號(hào)V3、V4的直流電平之差也不變化。因此，例如 當(dāng)霍爾信號(hào)VH1、VH2的頻率變高時(shí)，例如期間TA變短。另一方面，當(dāng)霍爾信號(hào)VH1、VH2的 頻率變低時(shí)，例如期間TA變長(zhǎng)。因此，在馬達(dá)驅(qū)動(dòng)IC 10中，用于確定軟切換的期間的、信 號(hào)Vssw為H電平的期間會(huì)根據(jù)霍爾信號(hào)VH1、VH2的頻率而變化。因而，馬達(dá)驅(qū)動(dòng)IC 10能 夠根據(jù)單相馬達(dá)11的轉(zhuǎn)速來(lái)改變軟切換的期間。也就是說(shuō)，馬達(dá)驅(qū)動(dòng)IC 10能夠?qū)蜗囫R 達(dá)11設(shè)為期望的轉(zhuǎn)速的同時(shí)抑制產(chǎn)生的噪音。另外，通過(guò)比較器53比較輸出信號(hào)VI、V2的電平，能夠可靠地檢測(cè)輸出信號(hào)VI、 V2相交叉的定時(shí)。并且，通過(guò)比較器M比較輸出信號(hào)V3、V4的電平，能夠可靠地檢測(cè)輸出 信號(hào)V3、V4相交叉的定時(shí)。另外，馬達(dá)驅(qū)動(dòng)IC 10僅在信號(hào)Vssw為H電平的期間進(jìn)行軟切換。如上所述，根據(jù) 輸出信號(hào)VI、V2相交叉的定時(shí)以及輸出信號(hào)V3、V4相交叉的定時(shí)來(lái)確定信號(hào)Vssw為H電 平的期間TA。例如能夠通過(guò)改變電阻74的電阻值、電流Il的電流值，來(lái)自由地設(shè)定輸出信 號(hào)VI、V2相交叉的定時(shí)。同樣地，例如能夠通過(guò)改變電阻84的電阻值、電流14的電流值， 來(lái)自由地設(shè)定輸出信號(hào)V3、V4相交叉的定時(shí)。因此，通過(guò)使用本實(shí)施方式的電平移位電路 51、52，能夠自由地設(shè)定軟切換的期間。其結(jié)果，例如也能夠根據(jù)馬達(dá)線圈L的種類、霍爾元 件12的特性，自由地設(shè)定軟切換期間。另外，電平移位電路51、52中所生成的電流Il 14的電流值都是IA。因此，在本 實(shí)施方式中，僅調(diào)整電阻74、84的電阻值就能夠設(shè)定軟切換的期間。另外，在本實(shí)施方式中，電阻74的電阻值和電阻84的電阻值都是RA。因此，能夠 使軟切換的期間中的使驅(qū)動(dòng)電流Idr減小的期間(例如，定時(shí)tlO t30的期間)與使驅(qū) 動(dòng)電流Idr增大的期間(例如，定時(shí)t30 t20的期間)一致。因此，例如與驅(qū)動(dòng)電流Idr 的減小、增大期間不同的情況相比，能夠使驅(qū)動(dòng)電流Idr更連續(xù)地變化。此外，上述實(shí)施例是用于容易地理解本發(fā)明，而不是限定地解釋本發(fā)明的實(shí)施例。 本發(fā)明可以在不脫離其宗旨的情況下進(jìn)行變更、改良，并且本發(fā)明也包含其等價(jià)物。例如也可以是，取代電平移位電路51，而采用發(fā)射極跟隨器對(duì)霍爾信號(hào)VH 1的電 平進(jìn)行移位、對(duì)霍爾信號(hào)VH2的電平不進(jìn)行移位，這樣輸入到比較器53。還可以是，取代電 平移位電路52，而采用發(fā)射極跟隨器對(duì)霍爾信號(hào)VH2的電平進(jìn)行移位、對(duì)霍爾信號(hào)VH 1的 電平不進(jìn)行移位，這樣輸入到比較器53。即使在這種結(jié)構(gòu)的情況下，也能夠根據(jù)單相馬達(dá) 11的轉(zhuǎn)速來(lái)改變軟切換的期間。
權(quán)利要求
1.一種馬達(dá)驅(qū)動(dòng)電路，其根據(jù)彼此反相的第一位置檢測(cè)信號(hào)和第二位置檢測(cè)信號(hào)來(lái)驅(qū) 動(dòng)上述馬達(dá)，該第一位置檢測(cè)信號(hào)和第二位置檢測(cè)信號(hào)具有與馬達(dá)的轉(zhuǎn)速相應(yīng)的頻率并表 示上述馬達(dá)的旋轉(zhuǎn)位置，上述馬達(dá)驅(qū)動(dòng)電路的特征在于，具備第一電平移位電路，其對(duì)上述第一位置檢測(cè)信號(hào)和上述第二位置檢測(cè)信號(hào)中的至少一 個(gè)位置檢測(cè)信號(hào)的電平進(jìn)行移位，以使與上述第一位置檢測(cè)信號(hào)相應(yīng)的第一輸出信號(hào)的電 平高于與上述第二位置檢測(cè)信號(hào)相應(yīng)的第二輸出信號(hào)的電平的期間比上述第二輸出信號(hào) 的電平高于上述第一輸出信號(hào)的電平的期間長(zhǎng)；第二電平移位電路，其對(duì)上述第一位置檢測(cè)信號(hào)和上述第二位置檢測(cè)信號(hào)中的至少一 個(gè)位置檢測(cè)信號(hào)的電平進(jìn)行移位，以使與上述第一位置檢測(cè)信號(hào)相應(yīng)的第三輸出信號(hào)的電 平高于與上述第二位置檢測(cè)信號(hào)相應(yīng)的第四輸出信號(hào)的電平的期間比上述第四輸出信號(hào) 的電平高于上述第三輸出信號(hào)的電平的期間短；定時(shí)檢測(cè)電路，其檢測(cè)上述第一輸出信號(hào)與上述第二輸出信號(hào)相交叉的第一定時(shí)及上 述第三輸出信號(hào)與第四輸出信號(hào)相交叉的第二定時(shí)；以及輸出電路，其僅在包含第三定時(shí)的、上述第一定時(shí)與上述第二定時(shí)之間的期間，將用 于使上述馬達(dá)的線圈的驅(qū)動(dòng)電流逐漸變化的指示信號(hào)輸出給驅(qū)動(dòng)上述線圈的驅(qū)動(dòng)電路，其 中，上述第三定時(shí)是上述第一位置檢測(cè)信號(hào)與第二位置檢測(cè)信號(hào)相交叉的定時(shí)。
2.根據(jù)權(quán)利要求1所述的馬達(dá)驅(qū)動(dòng)電路，其特征在于， 上述定時(shí)檢測(cè)電路包括第一比較電路，其比較上述第一輸出信號(hào)和第二輸出信號(hào)的電平來(lái)檢測(cè)上述第一定 時(shí)；以及第二比較電路，其比較上述第三輸出信號(hào)和第四輸出信號(hào)的電平來(lái)檢測(cè)上述第二定時(shí)。
3.根據(jù)權(quán)利要求1或2所述的馬達(dá)驅(qū)動(dòng)電路，其特征在于， 上述第一電平移位電路包括第一晶體管，其控制電極被輸入上述第一位置檢測(cè)信號(hào)； 第一電阻，其一端與上述第一晶體管的輸出電極相連接；第一偏置電流源，其與上述第一電阻串聯(lián)連接來(lái)從上述第一電阻的另一端輸出上述第 一輸出信號(hào)；第二晶體管，其控制電極被輸入上述第二位置檢測(cè)信號(hào)；以及 第二偏置電流源，其與上述第二晶體管串聯(lián)連接來(lái)從上述第二晶體管的輸出電極輸出 上述第二輸出信號(hào)，上述第二電平移位電路包括第三晶體管，其控制電極被輸入上述第一位置檢測(cè)信號(hào)；第三偏置電流源，其與上述第三晶體管串聯(lián)連接來(lái)從上述第三晶體管的輸出電極輸出 上述第三輸出信號(hào)；第四晶體管，其控制電極被輸入上述第二位置檢測(cè)信號(hào)； 第二電阻，其一端與上述第四晶體管的輸出電極相連接；以及 第四偏置電流源，其與上述第二電阻串聯(lián)連接來(lái)從上述第二電阻的另一端輸出上述第 四輸出信號(hào)。
4.根據(jù)權(quán)利要求3所述的馬達(dá)驅(qū)動(dòng)電路，其特征在于，上述第一偏置電流源至第四偏置電流源生成相同電流值的電流。
5.根據(jù)權(quán)利要求4所述的馬達(dá)驅(qū)動(dòng)電路，其特征在于， 上述第一電阻的電阻值與上述第二電阻的電阻值相同。
全文摘要
本發(fā)明提供一種能夠根據(jù)馬達(dá)的轉(zhuǎn)速來(lái)改變軟切換的期間的馬達(dá)驅(qū)動(dòng)電路。其中，第一電平移位電路對(duì)第一和第二位置檢測(cè)信號(hào)中的至少一個(gè)電平進(jìn)行移位，以使第一輸出信號(hào)的電平高于第二輸出信號(hào)的電平的期間比第二輸出信號(hào)的電平高于第一輸出信號(hào)的電平的期間長(zhǎng)；第二電平移位電路對(duì)第一和第二位置檢測(cè)信號(hào)中的至少一個(gè)電平進(jìn)行移位，以使與第三輸出信號(hào)的電平高于第四輸出信號(hào)的電平的期間比第四輸出信號(hào)的電平高于第三輸出信號(hào)的電平的期間短；定時(shí)檢測(cè)電路檢測(cè)第一定時(shí)及第二定時(shí)；輸出電路僅在包含第三定時(shí)的、第一定時(shí)與第二定時(shí)之間的期間，將用于使馬達(dá)的線圈的驅(qū)動(dòng)電流逐漸變化的指示信號(hào)輸出給驅(qū)動(dòng)線圈的驅(qū)動(dòng)電路。
文檔編號(hào)H02P6/08GK102136819SQ20111002498
公開(kāi)日2011年7月27日 申請(qǐng)日期2011年1月21日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者中畑雅裕, 今井敏行 申請(qǐng)人:三洋半導(dǎo)體株式會(huì)社, 三洋電機(jī)株式會(huì)社