專利名稱：：負(fù)電壓保護(hù)系統(tǒng)及方法負(fù)電壓保護(hù)系統(tǒng)及方法相互參照的相關(guān)申請(qǐng)案本申請(qǐng)案于此主張于2009年10月7日提出申請(qǐng)，案名「CMOS開關(guān)的負(fù)電壓偵測(cè)及箝制」的美國(guó)暫時(shí)專利申請(qǐng)案第61/249，362號(hào)(代理人文件編號(hào)SE-2720-AN)的權(quán)益。美國(guó)暫時(shí)專利申請(qǐng)案第61/249，362號(hào)并于此并入做為參考。需要了解地是，圖式僅在于描繪示范性的實(shí)施例，并不因此被視為范圍限制，示范性實(shí)施例將會(huì)藉由利用所附圖式而進(jìn)行額外的具體及詳細(xì)敘述，其中圖1其為顯示利用具有負(fù)電壓偵測(cè)及保護(hù)開關(guān)的系統(tǒng)的一實(shí)施例的方塊圖；圖2其為顯示可被用來執(zhí)行在第1圖中所顯示的系統(tǒng)的一系統(tǒng)的一方塊圖；圖3其為具有負(fù)電壓偵測(cè)及保護(hù)的開關(guān)的一實(shí)施例的一方塊圖；圖4其為顯示可被用來執(zhí)行在圖3中所顯示的感測(cè)電路的一實(shí)施例的一電路圖；圖5其為顯示可被用來執(zhí)行在圖3中所顯示的控制邏輯電路的一實(shí)施例的一電路圖；以及圖6其為顯示可被用來執(zhí)行在圖3中所顯示的驅(qū)動(dòng)器電路的一實(shí)施例的一電路圖。依照習(xí)慣的作法，各種敘述的特征并未以符合比例的方式繪制，而是繪制為強(qiáng)調(diào)相關(guān)于示范性實(shí)施例的特殊特征。最佳實(shí)施方式在接下來的詳細(xì)敘述中，是以形成敘述的一部份且利用特殊舉例實(shí)施例來進(jìn)行顯示的所附圖式而作為參考，然而，可以理解的是，也可以采用其他的實(shí)施例，并且，也可以進(jìn)行邏輯上、機(jī)械上、以及電性上的改變，再者，在所繪圖式以及說明書中所呈現(xiàn)的方法并非被建構(gòu)來限制個(gè)別動(dòng)作的執(zhí)行順序，因此，接下來的詳細(xì)敘述也并非是著眼于限制而進(jìn)行建構(gòu)。開關(guān)可以被用于各種應(yīng)用中，其中，到達(dá)/來自該等開關(guān)的輸入/輸出(I/Os)會(huì)透過電纜而被連接至外部的電壓源，由于電纜插頭的高通用性以及可交換性，電纜有可能會(huì)因錯(cuò)誤的操作而被插入不適當(dāng)?shù)碾妷涸粗?，舉例而言，若被連接至一開關(guān)的一I/O終端的一電纜被插入一負(fù)電壓源時(shí)，則就會(huì)有過量的電流產(chǎn)生，且其將會(huì)損害連接至該開關(guān)的其他終端(例如，在該開關(guān)的下游側(cè)上)的電子電路。本發(fā)明的實(shí)施例可以快速地偵測(cè)到位于一開關(guān)的一終端處的一負(fù)電壓，并且，可以將該開關(guān)關(guān)閉，以保護(hù)耦接至該開關(guān)的一第二終端的電路系統(tǒng)，藉此，本發(fā)明的實(shí)施例可以在不需要一負(fù)電荷幫浦、或負(fù)電源供給的情形下而致能對(duì)所使用的開關(guān)的負(fù)電壓保護(hù)。圖1是顯示利用開關(guān)104的系統(tǒng)100的實(shí)施例的方塊圖，在實(shí)施例中，開關(guān)104是一積體電路(IC)開關(guān)。請(qǐng)參閱第1圖，系統(tǒng)100包括一連接器102，一開關(guān)104，以及一電子電路106，其中，開關(guān)104包括一負(fù)電壓偵測(cè)/保護(hù)單元108，以及一電晶體開關(guān)110，再者，圖1亦顯示一主機(jī)系統(tǒng)112，其藉由一線路114而連接至連接器102的一輸入/輸出終端，舉例而言，該線路114可以是在系統(tǒng)100外部的電纜，另外，主機(jī)系統(tǒng)112可以是個(gè)人電腦(PC)，一般用途電腦，網(wǎng)路電腦或伺服器，或音頻系統(tǒng)、視頻系統(tǒng)、混合媒體系統(tǒng)，或可用來經(jīng)由開關(guān)104而與電子電路進(jìn)行溝通的任何型態(tài)數(shù)位或類比溝通系統(tǒng)。連接器102的輸入/輸出終端是利用線路116而被連接至電晶體開關(guān)110的一第一輸入/輸出終端，以及利用線路118而被連接至負(fù)電壓偵測(cè)/保護(hù)單元108的一輸入，而電晶體開關(guān)110的一第二輸入/輸出終端則是利用線路122而被連接至電子電路106的一輸入/輸出終端，另外，負(fù)電壓偵測(cè)/保護(hù)單元的一輸出是利用線路120而被連接至電晶體開關(guān)120的一控制終端，正如所示，透過電晶體開關(guān)110以及電纜114，連接器102可以被用來將電子電路106耦接至一外部系統(tǒng)，例如，舉例而言，主機(jī)系統(tǒng)112。在操作時(shí)，連接器102會(huì)直接、或間接地(例如，透過電纜114)被插入包括一信號(hào)及/或電壓源的主機(jī)系統(tǒng)112的一連接器中，舉例而言，若連接器102被插入包括一電壓源的主機(jī)系統(tǒng)112的一連接器中，且該連接器、或電壓源的資料終端被反向時(shí)，負(fù)電壓偵測(cè)/保護(hù)單元108就會(huì)在耦接至電晶體開關(guān)110的輸入/輸出開關(guān)的線路116上偵測(cè)到負(fù)電壓。然后，負(fù)電壓偵測(cè)/保護(hù)單元108會(huì)產(chǎn)生以及輸出適當(dāng)?shù)男盘?hào)電壓以作為回應(yīng)，并經(jīng)由線路120傳送至電晶體開關(guān)110的一控制輸入。接著，電晶體開關(guān)110會(huì)回應(yīng)在線路120上接收到的信號(hào)電壓而阻擋電流，并有效地開啟電晶體開關(guān)110的接觸。因此，藉由快速地偵測(cè)負(fù)輸入電壓以及關(guān)閉該電晶體開關(guān)110，就可以讓開關(guān)104被致能于保護(hù)電子電路106。圖2顯示利用開關(guān)204(例如，一積體電路)的系統(tǒng)200的一實(shí)施例的方塊圖。舉例而言，系統(tǒng)200可以被用來實(shí)行在第1圖中所顯示的系統(tǒng)100。請(qǐng)參閱圖2，系統(tǒng)200包括一連接器202，一開關(guān)204，以及一可攜式媒體裝置206。在一實(shí)施例中，連接器202可以實(shí)施為采用一通用序列匯流排(USB)連接器，以及開關(guān)204可以實(shí)施為采用一類比互補(bǔ)金屬氧化物半導(dǎo)體(CMOS，ComplementaryMetal-OxideSemiconductor)開關(guān)。開關(guān)204包括一邏輯電路208，一電壓偵測(cè)/保護(hù)電路210，以及一電晶體開關(guān)212。可攜式媒體裝置206包括一微控制器214，一第一收發(fā)器216，一第二收發(fā)器218，連接至該第一收發(fā)器216的一第一資料儲(chǔ)存單元220，以及連接至該第二收發(fā)器218的一第二資料儲(chǔ)存單元222。舉例而言，可攜式媒體裝置206可以是會(huì)儲(chǔ)存以及回播(playsback)數(shù)位視頻、數(shù)位音頻、或來自一個(gè)人電腦(PC)或其他資料儲(chǔ)存裝置的數(shù)位內(nèi)容的一可攜式裝置。在一些實(shí)施例中，開關(guān)204可以是在應(yīng)用及/或產(chǎn)品中的USB開關(guān)、音頻開關(guān)、視頻開關(guān)、數(shù)位資料開關(guān)、或一般目的開關(guān)。而就此而言，連接器202則是可以實(shí)施為分別采用USB連接器，音頻連接器，視頻連接器，資料連接器、或是一般目的連接器。在一實(shí)施例中，連接器202的第一終端(VBUS)是藉由線路202a而被連接至微控制器214的第一1/0終端。一第二終端(D-)是藉由線路202b而被連接至電壓偵測(cè)/保護(hù)電路210的第一終端(D-)以及電晶體開關(guān)212的第一接觸。第三終端(D+)是藉由線路202c而被連接至電壓偵測(cè)/保護(hù)電路210的第二終端(D+)以及電晶體開關(guān)212的第二接觸。第四終端(GND)是藉由線路202d而被連接至開關(guān)204的接地終端，并且，電壓偵測(cè)/保護(hù)電路210的輸出終端是藉由線路209而被連接至邏輯電路208的輸入，再者，在一實(shí)施例中，復(fù)數(shù)條線路202a-202d可以是會(huì)集合在一起形成電纜(例如，USB電纜、音頻電纜、視頻電纜、資料電纜、或是混合媒體電纜)的電流傳導(dǎo)電線。在其他的實(shí)施例中，線路202a-202d中每一個(gè)都是分開的傳導(dǎo)電線(例如，在印刷電路板上的傳導(dǎo)線)。在操作時(shí)，連接器202會(huì)直接、或間接地(例如，透過電纜延長(zhǎng)器)被插入包括訊號(hào)及/或電壓源的連接器中，舉例而言，若連接器202被插入包括電壓源的連接器中，且該連接器的、或電壓源的D+以及D-終端被反向(reversed)時(shí)，則電壓偵測(cè)/保護(hù)電路210就會(huì)在線路202c上及開關(guān)204的終端D+偵測(cè)負(fù)電壓。電壓偵測(cè)/保護(hù)電路210產(chǎn)生以及輸出適當(dāng)?shù)挠嵦?hào)電壓(例如，OUT)以作為回應(yīng)，此訊號(hào)電壓會(huì)在線路209上被傳送至邏輯電路208的輸入。為了回應(yīng)在線路209上接收到該訊號(hào)電壓，邏輯電路208會(huì)產(chǎn)生以及輸出控制訊號(hào)電壓至電晶體開關(guān)212的輸入，以阻擋電流以及有效地開啟該開關(guān)的該等接觸。因此，藉由快速地偵測(cè)負(fù)輸入電壓以及關(guān)閉該電晶體開關(guān)，就可以讓開關(guān)204被致能于保護(hù)可攜式媒體裝置106。圖3顯示開關(guān)300的實(shí)施例的方塊圖，舉例而言，開關(guān)300可以采用在圖1中所顯示的開關(guān)104、或是在圖2中所顯示的開關(guān)204。在一實(shí)施例中，開關(guān)300是被制造在單獨(dú)的半導(dǎo)體晶片上。在一些實(shí)施例中，開關(guān)300會(huì)使用被形成為復(fù)數(shù)個(gè)半導(dǎo)體裝置的零件。在一實(shí)施例中，開關(guān)300會(huì)包括N通道電晶體開關(guān)，例如，舉例而言，利用一三重井(triple-well)半導(dǎo)體制造程序所形成的N通道場(chǎng)效電晶體(NFET，N-channelFieldEffectTransistor)開關(guān)。請(qǐng)參閱圖3，開關(guān)300包括一驅(qū)動(dòng)器電路302，一電晶體開關(guān)304，一感測(cè)電路306，一控制邏輯電路308，以及一電阻器310。驅(qū)動(dòng)器電路302的第一輸出是藉由線路312而被連接至電晶體開關(guān)304的閘極，驅(qū)動(dòng)器電路302的第二輸出是藉由線路314而被連接至電晶體開關(guān)304的有效源極(effectivesource)以及藉由線路316而被連接至感測(cè)電路306的輸入。電晶體開關(guān)304的源極會(huì)被耦接至該開關(guān)的電路系統(tǒng)下游(需要注意的是，在MOSFET開關(guān)中，相較于在閘極上的電壓，源極以及汲極的真實(shí)位置可以依據(jù)在這些電極上的電壓極性而被反向或交換，所以，就這方面而言，源極可以比在N通道開關(guān)中的汲極更負(fù)(negative))，另外，感測(cè)電路306的輸出是藉由線路318而被連接至控制邏輯電路308的第一輸入，控制邏輯電路308的第二輸入是藉由線路319而被連接至被用來控制開關(guān)300的on/off狀態(tài)的一終端(ON)?？刂七壿嬰娐?08的第一輸出是藉由線路320而被連接至驅(qū)動(dòng)器電路302的第一輸入，第二輸出是藉由線路322而被連接至驅(qū)動(dòng)器電路302的第二輸入，以及第三輸出是藉由線路324而被連接至驅(qū)動(dòng)器電路302的第三輸入。在一實(shí)施例中，電阻器310被連接在N通道電晶體開關(guān)304的P井主體(P_wellbody)以及電路接地之間，該電路接地于該開關(guān)的該P(yáng)井主體上產(chǎn)生一偏壓。若在該開關(guān)的該P(yáng)井主體上的偏壓被下拉至一負(fù)電位(例如，低于電路接地)時(shí)，則電阻器310的數(shù)值就會(huì)被選擇來阻擋通過電晶體開關(guān)304的電流。就此而言，若在其P井主體上的電壓是負(fù)值時(shí)，則電晶體開關(guān)304會(huì)被調(diào)整為關(guān)閉。在操作時(shí)，若感測(cè)電路306在線路316上偵測(cè)到負(fù)電壓(例如，在圖2中的開關(guān)204的該D+終端處)時(shí)，感測(cè)電路306會(huì)產(chǎn)生以及輸出耦接至控制邏輯電路308的一訊號(hào)電壓，OUT。而作為回應(yīng)，控制邏輯電路308則是會(huì)產(chǎn)生以及輸出耦接至驅(qū)動(dòng)器電路302的復(fù)數(shù)個(gè)訊號(hào)電壓，INB,EN，以及NEG0V。作為回應(yīng)，驅(qū)動(dòng)器電路302會(huì)產(chǎn)生以及輸出耦接至電晶體開關(guān)304的閘極的一訊號(hào)電壓，NGATE。根據(jù)NGATE訊號(hào)電壓的狀態(tài)(之后會(huì)依據(jù)圖6而進(jìn)行敘述)，電晶體開關(guān)304會(huì)被致能于阻擋電流的通過，并在感測(cè)電路306于線路316上偵測(cè)到一負(fù)電壓時(shí)關(guān)閉。圖4是顯示感測(cè)電路400的實(shí)施例的電路圖，其可以被用來實(shí)行在圖3中所顯示的感測(cè)電路306，另外，舉例而言，感測(cè)電路400也可以被用來實(shí)行在第1圖中所顯示的負(fù)電壓偵測(cè)/保護(hù)單元108，或是在圖2中所顯示的電壓偵測(cè)/保護(hù)單元210。請(qǐng)參閱圖4，感測(cè)電路400包括一第一NFET電晶體402，以及一第二NFET電晶體404。在一實(shí)施例中，每一個(gè)電晶體402，404都是一三重井NFET或N通道裝置，電晶體402的源極會(huì)被連接至電晶體404的汲極，以形成一級(jí)聯(lián)/迭接架構(gòu)(cascaded/cascodedconfiguration)，以及它們的閘極會(huì)被連接至電路接地。電晶體402的汲極會(huì)被連接至第一節(jié)點(diǎn)406以及上拉電阻器(pull-upresistor)408的一終端，以及電阻器408的第二終端會(huì)被連接至供給電壓，VDD。電晶體404的源極會(huì)被連接至終端410(IN)，以及電晶體404的P井主體會(huì)被連接至第二電阻器412的一終端。電阻器412的第二終端會(huì)被連接至電路接地。舉例而言，顯示在圖4中的終端(IN)可以是連接至在圖3中所顯示的線路316(IN)的一終端。在一實(shí)施例中，該等級(jí)聯(lián)/迭接電晶體402，404的該等主體終端會(huì)被連接至相對(duì)的供給電壓，以消除在這些電晶體的該等P井主體中的不適當(dāng)寄生二極體動(dòng)作(parasiticdiodeaction)。每一個(gè)NFET電晶體402，404的P井主體以及其分別的N+源極(或汲極)會(huì)形成寄生二極體，其可以在該源極(或汲極)低于接地電位時(shí)產(chǎn)生正向偏壓(forward-biased)。因此，若在終端410上偵測(cè)到負(fù)電壓時(shí)，電阻器412會(huì)被用來限制電流流入電晶體404的該源極終端。節(jié)點(diǎn)406會(huì)被連接至第一PFET(例如，P通道)電晶體414、第三NFET電晶體416、以及第四NFET電晶體418分別的閘極。電晶體414的源極會(huì)被連接至參考電壓，VREF,以及其汲極會(huì)被連接至電晶體416的汲極以及第二節(jié)點(diǎn)422。電晶體416的源極會(huì)被連接至第五NFET電晶體420的汲極，以及電晶體420的源極會(huì)被連接至電路接地。電晶體420的閘極會(huì)被連接至其汲極。因此，電晶體414以及416是被建構(gòu)來作用為一對(duì)反相器，以及電晶體420是被建構(gòu)來作用為二極體。正如所顯示的建構(gòu)方式，電晶體420(例如，二極體)會(huì)被用來限制NFET電晶體416的閘源電壓(VGS，gate-to-sourcevoltage)。節(jié)點(diǎn)422會(huì)被連接至第六NFET電晶體424的閘極，電晶體424的汲極會(huì)被連接至第二PFET電晶體426的汲極以及第三節(jié)點(diǎn)428。電晶體426的源極會(huì)被連接至參考電壓，VREF,以及電晶體424的源極會(huì)被連接至電路接地。電晶體426的閘極會(huì)被連接至第四節(jié)點(diǎn)430，電晶體426的汲極會(huì)被連接至第三PFET電晶體432的閘極，以及電晶體432的汲極會(huì)被連接至電晶體426的閘極。節(jié)點(diǎn)428會(huì)將電晶體426的汲極連接至電晶體432的閘極，以及節(jié)點(diǎn)430會(huì)將電晶體432的汲極連接至電晶體426的閘極。電晶體432的源極會(huì)被連接至參考電壓，以及電晶體418的源極會(huì)被連接至電路接地，而正如所示，電晶體424以及418是被建構(gòu)來作用為差分對(duì)(differentialpair)，其會(huì)利用交叉耦接的(cross-coupled)電晶體426，432作為負(fù)載。額外地，節(jié)點(diǎn)430會(huì)被連接至一PFET電晶體434的閘極以及一NFET電晶體436的閘極。電晶體434的源極會(huì)被連接至該供給電壓，VDD,以及電晶體436的源極會(huì)被連接至電路接地。電晶體434的汲極會(huì)被連接至電晶體436的汲極以及輸出終端438(OUT)。舉例而言，顯示在圖4中的終端438(OUT)可以是連接至圖3中所顯示的線路318的一終端。需要注意的是，在一些實(shí)施例中，每一個(gè)PFET電晶體414，426，以及432的源極都可以被連接至該供給電壓，VDD0然而，正如在圖4中所示，為了最大化感測(cè)電路400的電壓掌控能力，每一個(gè)電晶體414，426以及432的源極都會(huì)被連接至參考電壓，VREF，而其則是比供給電壓，VDD，的數(shù)值更低的一內(nèi)部產(chǎn)生正電壓。另外，正如先前所敘述，雖然在一實(shí)施例中，電晶體402，404是三重井NFET、或N通道裝置，然而，其他的NFET電晶體416，418，420,424以及436則是可以被實(shí)施為利用標(biāo)準(zhǔn)的(例如，非三重井)或三重井裝置。在正常操作情況下，在線路410上的電壓(IN)會(huì)是介于零(GND)以及供給電壓，VDD，之間的一正數(shù)值。因此，級(jí)聯(lián)/迭接電晶體402以及404會(huì)被關(guān)閉，以及節(jié)點(diǎn)406會(huì)在該供給電壓，VDD，處產(chǎn)生偏壓。接著，電晶體414，416形成的反相器對(duì)的輸出(節(jié)點(diǎn)422)會(huì)被拉低。該對(duì)反相器的輸入以及輸出會(huì)被連接來驅(qū)動(dòng)電晶體424，418的該差分對(duì)。因此，節(jié)點(diǎn)430會(huì)被拉低至接地電位(GND)，以及節(jié)點(diǎn)428會(huì)被拉高至參考電壓，VREF，交叉耦接的電晶體426，432會(huì)被用來將節(jié)點(diǎn)406以及422處的電壓閂鎖(latch)為穩(wěn)定狀態(tài)。因此，在前述的偏壓狀態(tài)下，在終端438(OUT)處有高的輸出電壓。然而，若在線路410上的電壓IN降至負(fù)的數(shù)值(低于接地)，也就是在上下文中的不正常操作狀態(tài)時(shí)，則電晶體402以及404就會(huì)開始傳導(dǎo)。因?yàn)樯侠娮杵?08的阻抗數(shù)值相對(duì)為高，所以在節(jié)點(diǎn)406的電壓會(huì)被拉低。因此，在節(jié)點(diǎn)422的電壓會(huì)被上拉至參考電壓，VREF，并接著會(huì)切換交叉耦接閂鎖，電晶體426，432的狀態(tài)。因此，若是在線路410上的電壓(IN)被拉至負(fù)的電位時(shí)，在終端438(OUT)處的輸出電壓就會(huì)被拉低至接地電位。需要注意的是，可以理解感測(cè)電路400的切換點(diǎn)是可以藉由選擇用于上拉電阻器408的適當(dāng)阻抗數(shù)值，以及用于在圖4中所顯示的該等電晶體的適當(dāng)寬度及通道尺寸而進(jìn)行調(diào)整。圖5是顯示一控制邏輯電路500的一實(shí)施例的一電路圖，其可以被用來實(shí)行在圖3中所顯示的控制邏輯電路308。另外，舉例而言，控制邏輯電路500也可被用來實(shí)行在圖2中所顯示的邏輯電路208。請(qǐng)參閱圖5，控制邏輯電路500包括一第一輸入終端(0N)，其藉由一線路502而被連接至一AND間極504的一第一輸入。舉例而言，該第一輸入終端(ON)可以被連接至顯示于圖3中的線路319。AND閘極504的輸出是藉由一線路505而被連接至第一位準(zhǔn)偏移器506的輸入。位準(zhǔn)偏移器506的輸出藉由線路508而連接到控制邏輯電路500的一第一輸出終端(INB)?？刂七壿嬰娐?00亦包括一第二輸入終端(OUT)，其藉由一線路510而連接至一第一反相器512的輸入。舉例而言，該第二輸入終端(OUT)可以被連接至顯示于圖4中的終端438，或是顯示于圖3中的線路318。反相器512的輸出是藉由一線路513而被連接至第二反相器514的輸入。反相器514的輸出是藉由一線路516而被連接至AND閘極504的該第二輸入，以及藉由一線路518而被連接至一第二位準(zhǔn)偏移器(levelshifter)520的一輸入。位準(zhǔn)偏移器520的輸出是藉由一線路522而被連接至控制邏輯電路500的一第二輸出終端(EN)。額外地，該第二輸入終端(OUT)是藉由一線路524而被連接至一第三反相器526的輸入。反相器526的輸出是藉由一線路528而被連接至控制邏輯電路500的一第三輸出終端(NEGOV)。另外，每一個(gè)位準(zhǔn)偏移器506、520會(huì)被調(diào)適來接收一偏移控制電壓(6V_CP或VDD)，以用來將于該位準(zhǔn)偏移器506、520的分別輸入IN處所接收的電壓的位準(zhǔn)偏移至該等電壓位準(zhǔn)VDD、或6V_CP的其中之一。在操作中，控制邏輯電路500會(huì)被致能而接收該等輸入電壓ON、OUT,以及產(chǎn)生與CN102035166A說明書6/8頁(yè)輸出該等電壓INB、EN、及/或NEG0V。就此方面而言，表1(下方)是列出關(guān)連于控制邏輯電路500的邏輯功能的可能數(shù)值的一示范性真值表(truthtable)ONOUTINBENNEGOV00001010101000111110表1舉例而言，請(qǐng)參閱表1，若控制邏輯電路500接收了一第一輸入電壓ON以及一第二輸入電壓OUT，控制邏輯電路500就會(huì)輸出該等電壓INB、EN。作為另一個(gè)例子，若控制邏輯電路500接收了一第一輸入電壓ON并且沒有接收第二輸入電壓OUT，則控制邏輯電路500就會(huì)輸出電壓NEGOV。圖6是顯示一驅(qū)動(dòng)器電路600的一實(shí)施例的一電路圖，其可被用來實(shí)行在圖3中所顯示的該驅(qū)動(dòng)器電路302。另外，舉例而言，驅(qū)動(dòng)器電路600也可以被實(shí)行在圖2所顯示的開關(guān)204之中(例如，作為邏輯電路208的一零件部分、或是電晶體開關(guān)212的一零件部分)。在圖1中，驅(qū)動(dòng)器電路600可以被實(shí)行于開關(guān)104之中、作為負(fù)電壓偵測(cè)/保護(hù)單元108的一零件部分、或是電晶體開關(guān)110的一零件部分。請(qǐng)參閱圖6，驅(qū)動(dòng)器電路600包括一第一輸入終端(INB)602、一第二輸入終端(EN)604、以及一第三輸入終端(NEGOV)606。舉例而言，輸入終端602、604、以及606可以分別被連接至在圖3中所顯示的線路320、322、以及就第一輸入終端(INB)602會(huì)被連接至一第一反相緩沖器608的訊號(hào)輸入，該第一反相緩沖器608的輸出會(huì)被連接至一第二反相緩沖器610的訊號(hào)輸入，以及一第二參考電壓6V_CP會(huì)被連接至第一以及第二反相緩沖器608、610的分別電壓供給終端。第二反相緩沖器610的輸出會(huì)被連接至一第三反相緩沖器612以及一第四反相緩沖器614的分別訊號(hào)輸入。該參考電壓VREF會(huì)被連接至第三反相緩沖器612的該電壓供給終端，以及該第二參考電壓6V_CP會(huì)被連接至第四反相緩沖器614的該電壓供給終端。再者，第二輸入終端(EN)604會(huì)被連接至一第五反相緩沖器615的訊號(hào)輸入，以及該第二參考電壓6V_CP會(huì)被連接至第五反相緩沖器615的該電壓供給終端。第五反相緩沖器615的輸出會(huì)被連接至一第一P通道電晶體616的閘極，第四反相緩沖器614的輸出會(huì)被連接至一第二P通道電晶體618的閘極，以及第三反相緩沖器612的輸出會(huì)被連接至一第三P通道電晶體620的閘極。第一P通道電晶體616的源極會(huì)被連接至該第二參考電壓6V_CP以及其汲極會(huì)被連接至第二P通道電晶體618的源極。相似地，第二P通道618的汲極會(huì)被連接至第三P通道電晶體620的源極。正如所示，該等P通道電晶體616、618、620會(huì)被連接為一級(jí)聯(lián)架構(gòu)(cascadedconfiguration)。第三反相緩沖器612的輸出亦會(huì)被連接至一第一N通道電晶體622的閘極，以及該第一N通道電晶體622的汲極會(huì)被連接至第三P通道電晶體620的汲極以及驅(qū)動(dòng)器電路600的一第一輸出終端(NGATE)634。舉例而言，第一輸出終端(NGATE)634可以會(huì)被連接至顯示于圖3中的線路312。額外地，第二輸入終端(EN)604會(huì)被連接至一第六反相緩沖器6的訊號(hào)輸入。第六反相緩沖器擬6的電壓供給終端會(huì)被連接至該參考電壓VREF。第六反相緩沖器擬6的輸出會(huì)被連接至一第四P通道電晶體628、一第二N通道電晶體630、以及一第三N通道電晶體632的分別閘極。第四P通道電晶體628的源極會(huì)被連接至該參考電壓VREF以及其汲極會(huì)被連接至第二N通道電晶體630的汲極以及一第四N通道電晶體624的閘極。第二N通道電晶體630的源極會(huì)被連接至第三N通道電晶體632的汲極，以及第三N通道電晶體632的源極會(huì)被連接至驅(qū)動(dòng)器電路600的一第二輸出終端(NS0URCE)640。舉例而言，第二輸出終端(NS0URCE)640可以被連接至顯示于圖3中的線路314、316。再者，第一N通道電晶體622的源極會(huì)被連接至第四N通道電晶體624的汲極，以及第四N通道電晶體624的源極會(huì)被連接至電路接地。第三輸入終端(NEGOV)606會(huì)被連接至一第七反相緩沖器642的訊號(hào)輸入。第七反相緩沖器642的電壓供給終端會(huì)被連接至該供給電壓VDD以及其輸出會(huì)被連接至一第八反相緩沖器644的訊號(hào)輸入。第八反相緩沖器644的該電壓供給終端會(huì)被連接至該參考電壓VREF以及其輸出會(huì)被連接至一第五N通道電晶體636以及一第六N通道電晶體638的分別閘極。第五通道電晶體636的汲極會(huì)被連接至第一輸出終端(NGATE)634，以及其源極會(huì)被連接至第六N通道電晶體638的汲極。第六N通道電晶體638的源極會(huì)被連接至第二輸出終端(NS0URCE)640。正如所示，第五以及第六N通道電晶體636、638會(huì)被使用作為電壓箝位(voltageclamps)。在一實(shí)施例中，顯示于圖6中的該等P通道電晶體較佳地為PFET裝置，以及該等N通道電晶體較佳地為NFET裝置。三對(duì)的NFET裝置(630,632)、(622，624)、(636，638)會(huì)分別被配置為級(jí)聯(lián)架構(gòu)(cascadedconfigurations)。另外，該等三對(duì)級(jí)聯(lián)NFET裝置的該等P井主體亦會(huì)被連接為相對(duì)的方向，以避免在每一個(gè)級(jí)聯(lián)對(duì)中出現(xiàn)任何的寄生P井/N+源極二極體。再者，在一實(shí)施例中，三重井NFET裝置可以被用來實(shí)行在圖6中所顯示的三對(duì)NFET裝置。額外地，在一實(shí)施例中，一CMOS反相器會(huì)被用來實(shí)行顯示于圖6中的該等八個(gè)反相緩沖器的每一個(gè)。舉例而言，每一個(gè)反相器都可以實(shí)行為利用源極連接至最正供電軌(mostpositiverail)的一單獨(dú)PFET裝置來串聯(lián)源極連接至電路接地的一單獨(dú)NFET裝置。在任何情況下，用于該等反相緩沖器的該正供電軌會(huì)被選擇來攜帶介于該參考電壓VREF(例如，標(biāo)稱(nominally)+2.2V)、該供給電壓VDD(例如，標(biāo)稱+3.3V)、或是一第二供給電壓6V_VDD(例如，標(biāo)稱+6V)之間的一電壓。對(duì)于NFET以及PFET電晶體的正供給電壓以及級(jí)聯(lián)配置的利用可最小化橫跨每一個(gè)電晶體的汲源電壓(drain-to-sourcevoltage,VDS)以及閘源電壓(gate-to-sourcevoltage，VGQ，以及因此會(huì)符合所使用的制造程序的最大電壓能力。在操作中，請(qǐng)參閱圖5以及圖6，在第一輸出終端(NGATE)634上的一訊號(hào)電壓可以是三種狀態(tài)，亦即，“開(on)”、“關(guān)(off)”、或“箝位(clamped)”，的其中之一。舉例而言，若所涉及的該電晶體開關(guān)(例如，在圖3中所顯示的電晶體開關(guān)304)被開啟(“開”狀態(tài))時(shí)，在第一以及第二輸入終端(INB)602以及(EN)604處的訊號(hào)會(huì)皆為高，以及在第三輸入端(NEGOV)606處的訊號(hào)會(huì)為低。因此，該等P通道電晶體616、618、620、以及擬8會(huì)被開啟，以及該等N通道電晶體622、636、以及638會(huì)被關(guān)閉。在此“該”狀態(tài)期間，該等箝位電晶體636、638會(huì)被關(guān)閉。因此，該輸出訊號(hào)NGATE會(huì)在6V_CP(箝位電壓)處進(jìn)行偏壓。由于N通道電晶體622被關(guān)閉，所以，其相對(duì)而言較低的泄漏就不會(huì)嚴(yán)重地影響該箝位電壓6V_CP的位準(zhǔn)。因此，該箝位電壓6V_CP會(huì)有效地在驅(qū)動(dòng)器電路600范圍內(nèi)提供一正電荷幫浦電壓，之后，驅(qū)動(dòng)器電路600會(huì)接著透過該電晶體開關(guān)而提供一適當(dāng)?shù)膶?dǎo)通電阻(on-resistance)0若所涉及的該電晶體開關(guān)被關(guān)閉(例如，“關(guān)”狀態(tài))，在該第一輸入終端(INB)602以及該第三輸入終端(NEGOV)606的該等訊號(hào)電壓會(huì)為低，以及在該第二輸入終端(EN)604上的該訊號(hào)電壓會(huì)為高。因此，該等P通道電晶體618、620會(huì)被關(guān)閉，以及該等N通道電晶體622、6M會(huì)被開啟。在此“關(guān)”狀態(tài)期間，該等箝位電晶體636、638會(huì)被關(guān)閉。因此，所涉及的該電晶體開關(guān)的該閘極終端會(huì)被連接至電路接地，以及因此，該電晶體開關(guān)會(huì)阻擋任何正訊號(hào)電壓通過其間。該第三狀態(tài)(“箝位”)會(huì)被用來阻擋任何負(fù)的訊號(hào)電壓通過所涉及的該電晶體開關(guān)。在此“箝位”狀態(tài)期間，在該第一輸入終端(INB)602以及第二輸入終端(EN)604上的該等訊號(hào)電壓會(huì)為低，以及在該第三輸入終端(NEGOV)606上的該訊號(hào)電壓會(huì)為高。舉例而言，在該第三輸入終端(NEGOV)606上的該訊號(hào)電壓僅會(huì)于該第一輸入終端(IN)602上的該訊號(hào)電壓變得低于該接地電位時(shí)，才會(huì)變高。在此偏壓情況下，該等P通道電晶體618、620會(huì)被關(guān)閉，以及該等N通道電晶體630，632會(huì)被開啟，因此，N通道電晶體624的閘極會(huì)被箝位至一負(fù)電壓，并且被關(guān)閉。另外，該等N通道電晶體636、638會(huì)被開啟，以及所涉及的該電晶體開關(guān)(例如，在圖3中所顯示的電晶體開關(guān)304)的閘極會(huì)被箝位至該負(fù)訊號(hào)電壓IN(例如，在圖3中所顯示的線路314上)。藉由將該電晶體開關(guān)(例如，開關(guān)304)的閘極箝位至在其源極終端上所接收的該負(fù)訊號(hào)電壓，則該電晶體開關(guān)會(huì)被關(guān)閉(以藉此避免泄漏以及阻擋任何負(fù)訊號(hào)電壓通過其間)。雖然已在此對(duì)特殊實(shí)施例進(jìn)行圖說以及敘述，但本領(lǐng)域具通常知識(shí)者將可理解的是，被推測(cè)為可達(dá)成相同目的的任何配置都可被用來取代所顯示的特殊實(shí)施例。因此，本發(fā)明只意欲于藉由權(quán)利要求及與其等義者而進(jìn)行限制。權(quán)利要求1.一種電子系統(tǒng)，包括一連接器單元，以與一主機(jī)系統(tǒng)溝通資料；一電子電路，以儲(chǔ)存該資料；以及一開關(guān)，以經(jīng)由該連接器單元而將該資料傳送至該電子電路并從該電子電路對(duì)該資料進(jìn)行傳送，其中，該開關(guān)包括一負(fù)電壓保護(hù)單元，其耦接至該連接器單元；以及一電晶體開關(guān)，其耦接至該負(fù)電壓保護(hù)單元、該連接器單元、以及該電子電路，其中，該負(fù)電壓保護(hù)單元在偵測(cè)到一負(fù)電壓時(shí)強(qiáng)迫該電晶體開關(guān)關(guān)閉。2.根據(jù)權(quán)利要求第1項(xiàng)所述的系統(tǒng)，其中，該負(fù)電壓保護(hù)單元偵測(cè)在該連接器單元中所接收的一負(fù)電壓，以及產(chǎn)生一訊號(hào)來指示該負(fù)電壓被接收。3.根據(jù)權(quán)利要求第1項(xiàng)所述的系統(tǒng)，其中，該開關(guān)更包括一邏輯電路，其耦接至該負(fù)電壓保護(hù)單元以及該電晶體開關(guān)，以及其中，該負(fù)電壓保護(hù)單元偵測(cè)在該連接器單元上所接收的一負(fù)電壓，以及輸出一第一訊號(hào)來指示該負(fù)電壓被接收，以及該邏輯單元回應(yīng)接收到該第一訊號(hào)而產(chǎn)生一第二訊號(hào)來強(qiáng)迫該電晶體開關(guān)關(guān)閉，并保護(hù)該電子電路免于接收該負(fù)電壓。4.根據(jù)權(quán)利要求第1項(xiàng)所述的系統(tǒng)，其中，該開關(guān)更包括一邏輯電路，其耦接至該負(fù)電壓保護(hù)單元；以及一驅(qū)動(dòng)器單元，其耦接至該邏輯電路以及該電晶體開關(guān)，以及其中，該負(fù)電壓保護(hù)單元偵測(cè)在該連接器單元中所接收的一負(fù)電壓，以及輸出一第一訊號(hào)來指示該負(fù)電壓被接收，以及該邏輯單元回應(yīng)接收到該第一訊號(hào)而產(chǎn)生一第二訊號(hào)來關(guān)閉該電晶體開關(guān)，以及該驅(qū)動(dòng)器單元回應(yīng)該第二訊號(hào)被接收而產(chǎn)生一第三訊號(hào)來關(guān)閉該電晶體開關(guān)。5.根據(jù)權(quán)利要求第1項(xiàng)所述的系統(tǒng)，其中，該電晶體開關(guān)是一N通道互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電晶體裝置。6.根據(jù)權(quán)利要求第1項(xiàng)所述的系統(tǒng)，其中，該電晶體開關(guān)是一三重井(triple-well)N通道場(chǎng)效電晶體(NFET)裝置。7.根據(jù)權(quán)利要求第1項(xiàng)所述的系統(tǒng)，其中，該電晶體是包括一P井主體的一三重井NFET裝置，以及在該電晶體開關(guān)中的該P(yáng)井主體耦接至該開關(guān)中的一接地電位，以在該P(yáng)井主體以及接地之間提供一偏壓。8.根據(jù)權(quán)利要求第1項(xiàng)所述的系統(tǒng)，其中，該電晶體開關(guān)是包括一P井主體的一NFET裝置，以及若有一負(fù)電壓被施加至該電晶體開關(guān)的該P(yáng)井主體，該電晶體開關(guān)可操作來阻擋電流并且關(guān)閉。9.根據(jù)權(quán)利要求第1項(xiàng)所述的系統(tǒng)，其中，該連接器單元是一通用序列匯流排(USB)連接器，該電晶體開關(guān)是一USB開關(guān)，以及該電子電路是一可攜式媒體裝置。10.一種具有負(fù)電壓保護(hù)的開關(guān)，包括一電晶體，其包括一輸入終端、一控制終端、以及一輸出終端；一感測(cè)電路，其耦接至該輸入終端；一邏輯電路，其耦接至該感測(cè)電路的一輸出；以及一驅(qū)動(dòng)器電路，其耦接至該邏輯電路的一輸出以及該電晶體的該控制終端，其中，該邏輯電路在該感測(cè)電路于該輸入終端上偵測(cè)到一負(fù)電壓時(shí)，使該驅(qū)動(dòng)器電路讓該電晶體失能。11.根據(jù)權(quán)利要求第10項(xiàng)所述的開關(guān)，其中若該感測(cè)電路在該輸入終端上偵測(cè)到一負(fù)電壓，該感測(cè)電路產(chǎn)生一第一訊號(hào)來指示對(duì)于該負(fù)電壓的一偵測(cè)，該邏輯電路接收該第一訊號(hào)，并產(chǎn)生至少一邏輯訊號(hào)，該驅(qū)動(dòng)器電路接收該至少一邏輯訊號(hào)，并產(chǎn)生一控制訊號(hào)，以及該電晶體接收該控制訊號(hào)，并被關(guān)閉。12.根據(jù)權(quán)利要求第10項(xiàng)所述的開關(guān)，其中，該電晶體包括一P井主體，以及若一負(fù)電壓被耦接至該電晶體的該P(yáng)井主體，該電晶體可操作來阻擋電流并且關(guān)閉。13.根據(jù)權(quán)利要求第10項(xiàng)所述的開關(guān)，其中，該驅(qū)動(dòng)器電路所產(chǎn)生一控制訊號(hào)電壓被箝位至一正電壓供給。14.根據(jù)權(quán)利要求第10項(xiàng)所述的開關(guān)，其中，該驅(qū)動(dòng)器電路產(chǎn)生一控制訊號(hào)電壓，以指示該電晶體開關(guān)的復(fù)數(shù)個(gè)操作狀態(tài)中的其中一個(gè)狀態(tài)。15.一種負(fù)電壓保護(hù)的方法，包括于一電晶體開關(guān)的一輸入終端上接收一電壓訊號(hào)；決定在該輸入終端上所接收的該電壓訊號(hào)是否為一負(fù)電壓；以及若在該電晶體開關(guān)的該輸入終端上所接收的該電壓訊號(hào)是一負(fù)電壓時(shí)，關(guān)閉該電晶體開關(guān)。16.根據(jù)權(quán)利要求第15項(xiàng)所述的方法，其更包括將一感測(cè)電路耦接至該電晶體開關(guān)的該輸入終端，其中，該決定的步驟是藉由該感測(cè)電路來執(zhí)行。17.根據(jù)權(quán)利要求第15項(xiàng)所述的方法，其中，接收該電壓訊號(hào)的步驟更包括在該電晶體開關(guān)的一P井主體上接收該負(fù)電壓，以及關(guān)閉該電晶體開關(guān)的步驟包括阻擋電流通過該電晶體開關(guān)。18.根據(jù)權(quán)利要求第15項(xiàng)所述的方法，其更包括若在該電晶體開關(guān)的該輸入終端上所接收的該電壓訊號(hào)是一負(fù)電壓，產(chǎn)生一訊號(hào)電壓來指示在該輸入終端上所接收的該電壓訊號(hào)是一負(fù)電壓。19.根據(jù)權(quán)利要求第15項(xiàng)所述的方法，其中，在該電晶體開關(guān)的該輸入終端上接收該電壓訊號(hào)的步驟包括在一三重井N通道電晶體的一輸入終端上接收該電壓訊號(hào)。20.根據(jù)權(quán)利要求第15項(xiàng)所述的方法，其中，在該電晶體開關(guān)的該輸入終端上接收該電壓訊號(hào)的步驟包括在一USB開關(guān)、一音頻開關(guān)、一視頻開關(guān)、以及一媒體開關(guān)的至少其中之一的一輸入終端上接收該電壓訊號(hào)。全文摘要本發(fā)明揭示一種電子系統(tǒng)，其包括會(huì)與一主機(jī)系統(tǒng)溝通資料的一連接器單元、會(huì)儲(chǔ)存該資料的一電子電路、以及會(huì)經(jīng)由該連接器單元而將該資料傳送至及自該電子電路的一開關(guān)。該開關(guān)包括被耦接至該連接器單元的一負(fù)電壓保護(hù)單元、以及被耦接至該負(fù)電壓保護(hù)單元、該連接器單元、以及該電子電路的一電晶體開關(guān)。該負(fù)電壓保護(hù)單元會(huì)在偵測(cè)到一負(fù)電壓時(shí)強(qiáng)迫該電晶體開關(guān)關(guān)閉。文檔編號(hào)H02H3/08GK102035166SQ201010290738公開日2011年4月27日申請(qǐng)日期2010年9月16日優(yōu)先權(quán)日2009年10月7日發(fā)明者D·G·科克申請(qǐng)人:英特賽爾美國(guó)股份有限公司