專利名稱：電荷泵電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電荷泵電路。
背景技術(shù)：
隨著半導(dǎo)體工藝的不斷進(jìn)步，器件尺寸越來越小，芯片集成度越來越高。根據(jù)按比 例縮小理論，芯片的電源電壓VDD也隨著工藝不斷降低。但是出于系統(tǒng)需求或者提高電路 性能的需要，芯片內(nèi)部仍會存在高壓電路或高壓器件。為了便于集成，一般是以電荷泵電路 來將電源電壓抬升到內(nèi)部所需高壓再供給相應(yīng)電路使用。 參考圖l，圖中所示為四級Dickson結(jié)構(gòu)的電荷泵電路，它是由五級NM0S管Ml 、 M2、M3、M4和M5、四級充電電容C1、C2、C3和C4以及一個存儲電容Cf組成。其中，所述每一 級NMOS管的柵極分別與其漏極相耦接；所述每一級NMOS管的輸出極與一級充電電容的一 端，以及下一級NMOS管的輸入極相耦接，其中，第一級NMOS管Ml的輸入極與輸入電壓VDD 耦接，最后一級NMOS管的輸出極與存儲電容Cf耦接。奇數(shù)級充電電容的另一端耦接第一 時鐘信號CLK，偶數(shù)級充電電容的另一端耦接第二時鐘信號CLKB。所述存儲電容Cf的另一 端接地。 參考圖2，圖2為第一時鐘信號CLK和第二時鐘信號CLKB隨時間的變化圖，第一時 鐘信號CLK和第二時鐘信號CLKB提供波形為方形、值在0和VDD兩者之間的電壓信號，且 第一時鐘信號CLK和第二時鐘信號CLKB互為反相信號。當(dāng)?shù)谝粫r鐘信號CLK為VDD時，第 二時鐘信號CLKB為OV ;而當(dāng)?shù)谝粫r鐘信號CLK為0時，第二時鐘信號CLKB為VDD。
參考圖l，當(dāng)?shù)谝粫r鐘信號即CLK為O時，充電電容Cl兩端的初始電壓差為O。此 時，M1管導(dǎo)通，因此輸入電壓VDD對充電電容CI進(jìn)行充電，直至充電電容CI兩端的電壓為 VDD。當(dāng)?shù)谝粫r鐘信號CLK為VDD時，由于充電電容CI兩端的電壓差保持穩(wěn)定，故充電電 容CI另一端的電壓升為VDD的兩倍。以此類推，電壓每經(jīng)過一級包含一級NMOS管和一級 充電電容的電荷泵時，都能得到VDD的提升。最后，通過存儲電容Cf，穩(wěn)定地提供輸出電壓 Vout，輸出電壓Vout在輸入電壓的基礎(chǔ)上增加了 VDD的四倍。 在上述電路中，每一級柵極與源極相連的NMOS管都會產(chǎn)生一個閾值電壓的損耗， 這會降低電荷泵電路的電壓增益，從而降低電荷泵電路的傳輸效率，進(jìn)而使電路面積增加。 而且，隨著VDD不斷地變小，每一級傳輸單元可能會導(dǎo)通不充分，從而影響到電荷泵提升電 壓的效率。 另夕卜，閾值電壓還與襯源電壓有關(guān)，由于每一級NMOS管的輸出電壓與前幾級的輸 出電壓不同，從而每一級傳輸單元的閾值電壓也不相同，即使所述每一級NMOS管導(dǎo)通所要 求的最低柵源電壓不同，導(dǎo)致盡管處于前幾級的NMOS管能夠?qū)ǖ乇容^徹底，然而隨著級 數(shù)的增長，NMOS管將會導(dǎo)通地越來越不充分；嚴(yán)重時，甚至?xí)霈F(xiàn)傳輸單元中的NMOS管不 能導(dǎo)通的情況，從而影響整個電路正常工作。 現(xiàn)有技術(shù)公開了另一種改進(jìn)型Dickson電荷泵電路。如圖3所示，該電荷泵是由 (m+1)級傳輸單元(其中m > 1) 、m級充電單元和儲能單元Cf組成的。
以第一級傳輸單元為例，所述第一級傳輸單元包括3個PM0S管QT1、QS1和QD1，其中， 第一 PMOS管QT1的柵極、漏極與第二 PMOS管QS1的柵極以及第三PMOS管QD1的漏極相耦接； 第一 PMOS管QT1的源極與第二 PMOS管QS1的源極以及第三PMOS管QD1的柵極相耦接；第一 PMOS管QT1的襯底極與第二 PMOS管QS1的襯底極、漏極以及第三PMOS管QD1的襯底極、漏極 相耦接。 除了第一級和最后一級的傳輸單元，其它任一級傳輸單元的第一PMOS管的柵極 和漏極作為該傳輸單元的輸出，與充電單元的一端和下一級傳輸單元的第一PMOS管的源 極相耦接；第一級傳輸單元中的第一 PMOS管QT1的源端耦接輸入電壓VDD ;最后一級傳輸 單元中的第一 PMOS管的柵極和漏極作為最后一級傳輸單元的輸出與儲能單元Cf的一端耦 接。所述充電單元和儲能單元Cf是由電容組成的。奇數(shù)級的充電單元的另一端與第一時 鐘信號CLK相耦接，偶數(shù)級的充電單元的另一端與第二時鐘信號CLKB相耦接。
這種改進(jìn)型的Dickson電荷泵電路通過在襯底極耦接兩個偏置PMOS管，使襯源電 壓基本穩(wěn)定，從而避免出現(xiàn)閾值電壓過大而使MOS管無法導(dǎo)通的現(xiàn)象。但是，這種結(jié)構(gòu)在輸 入VDD電壓比較低的條件下無法保證所有的傳輸單元中的PMOS管充分導(dǎo)通，每一級提升電 壓的效率仍然不高。而較低的傳輸效率將導(dǎo)致對更多級數(shù)電路的要求，從而導(dǎo)致電路處理 速度減慢、噪聲增大以及芯片面積增加。

發(fā)明內(nèi)容
本發(fā)明所要解決的問題是使電荷泵電路在被施加一個較低的輸入電壓時仍能保
證電路正常工作，并且具有較高的傳輸效率。 本發(fā)明的一個方面提供了一種電荷泵電路，包括 開關(guān)單元，適于實(shí)現(xiàn)電荷從電荷泵輸入端到電荷泵輸出端的傳輸，包括第一NMOS 管和至少二個PMOS管，各個PMOS管串聯(lián)耦接，所述第一 NMOS管的輸出極與首個PMOS管的 輸入極耦接，所述第一 NMOS管的輸入極為所述電荷泵電路的輸入端，所述末個PMOS管的輸 出極為所述電荷泵電路的輸出端； 傳輸單元，適于控制開關(guān)單元中MOS管導(dǎo)通或截止，包括至少二級子傳輸單元，每 級所述子傳輸單元串聯(lián)耦接，其中第一級子傳輸單元適于控制開關(guān)單元中第一NMOS管和 首個PMOS管的導(dǎo)通或截止，其它級所述子傳輸單元依次與開關(guān)單元中的其它所述PMOS管 一一對應(yīng)匹配，控制所述匹配PMOS管的導(dǎo)通或截止； 至少二級充電單元，適于存儲電荷，以提升傳輸電壓，每級所述充電單元與開關(guān)單
元中的所述PMOS管一一對應(yīng)匹配。可選的，每級所述充電單元的一端與對應(yīng)匹配的PMOS
管的輸入極相耦接，另一端間隔地與第一時鐘信號或第二時鐘信號耦接。 可選的，所述第一時鐘信號與所述第二時鐘信號互為反相信號，所述第一時鐘信
號和所述第二時鐘信號的電壓峰值與所述傳輸電壓的提升值相同。 可選的，所述充電單元中，奇數(shù)級充電單元的另一端與第一時鐘信號相耦接；偶數(shù) 級充電單元的另一端與第二時鐘信號相耦接。 可選的，每級充電單元包括一個充電電容，或多個充電電容的并聯(lián)組合，或多個充 電電容的串聯(lián)組合，或多個充電電容的串并聯(lián)組合。 可選的，每級所述子傳輸單元包括第一輸入端、第二輸入端、第三輸入端和輸出端；第一級子傳輸單元的所述第一輸入端與開關(guān)單元中所述首個PMOS管的輸入極、以及所 述第一 NMOS管的輸出極相耦接，所述第二輸入端與開關(guān)單元中所述首個PMOS管的輸出極 相耦接，所述第三輸入端與第二時鐘信號相耦接，所述輸出端與開關(guān)單元中所述第一 NMOS 管的柵極、以及所述首個PMOS管的柵極相耦接；其它級所述子傳輸單元的所述第一輸入端 與開關(guān)單元中所述匹配的PMOS管的輸入極相耦接，所述第二輸入端與開關(guān)單元中所述匹 配的PMOS管的輸出極相耦接，所述第三輸入端與前一級子傳輸單元的第一輸入端相耦接， 所述輸出端與開關(guān)單元中所述匹配的PMOS管的柵極相耦接。 可選的，所述子傳輸單元至少包括NMOS管和PMOS管；其中，所述PMOS管的柵極與 所述NMOS管的柵極相耦接，作為所述子傳輸單元的第一輸入端；所述PMOS管的襯底極與其 輸入極相耦接，作為所述子傳輸單元的第二輸入端；所述NMOS管的輸入極作為所述子傳輸 單元的第三輸入端；所述NMOS管的輸出極與所述PMOS管的輸出極相耦接，作為所述子傳輸 單元的輸出端；所述NMOS管的襯底極接地。 可選的，所述開關(guān)單元還包括襯底偏置單元，每個襯底偏置單元依次與所述開關(guān)
單元中的PMOS管一一對應(yīng)匹配，適于避免所述匹配的PMOS管存在漏電流。 可選的，所述襯底偏置單元包括偏置PMOS管，所述偏置PMOS管的柵極與開關(guān)單元
中所述匹配的PMOS管的輸入極相耦接；所述偏置PMOS管的輸入極、襯底極與開關(guān)單元中
所述匹配的PMOS管的襯底極相耦接；所述偏置PMOS管的輸出極與開關(guān)單元中所述匹配的
PMOS管的輸出極相耦接。 可選的，所述襯底偏置單元包括第一偏置PMOS管和第二偏置PMOS管，其中所述第
一偏置PMOS管的柵極、第二偏置PMOS管的輸出極與開關(guān)單元中所述匹配的PMOS管的輸出
極相耦接，第一偏置PMOS管的襯底極和輸入極、第二偏置PMOS管的襯底極和輸入極與開關(guān)
單元中所述匹配的PMOS管的襯底極相耦接，第一偏置PMOS管的輸出極、第二偏置PMOS管
的柵極與開關(guān)單元中所述匹配的PMOS管的輸入極相耦接?？蛇x的，還包括儲能單元，所述
儲能單元旁接于所述電荷泵電路的輸出端，適于穩(wěn)定地提供輸出電壓。 可選的，所述儲能單元包括一個接地電容，或多個接地電容的并聯(lián)組合，或多個電
容的串聯(lián)組合，所述串聯(lián)的電容的一端接地，或多個接地電容的串并聯(lián)組合。 可選的，所述儲能單元還包括與所述電容或電容組合并聯(lián)耦接的匹配電阻。 可選的，所述MOS管的輸入極是MOS管的源極，且所述MOS管的輸出極是MOS管的
漏極，或者所述MOS管的輸入極是MOS管的漏極，且所述MOS管的輸出極是MOS管的源極。 本發(fā)明還提供一種電荷泵電路，包括 開關(guān)單元，適于實(shí)現(xiàn)電荷從電荷泵輸入端到電荷泵輸出端的傳輸，包括第一NMOS 管和一個PMOS管，所述第一 NMOS管的輸出極與所述PMOS管的輸入極耦接，所述第一 NMOS 管的輸入極為所述電荷泵電路的輸入端，所述PMOS管的輸出極為所述電荷泵電路的輸出
丄山
順； 傳輸單元，適于控制開關(guān)單元中第一 NMOS管和所述PMOS管的導(dǎo)通或截止；
充電單元，適于存儲電荷，以提升傳輸電壓。 可選的，所述充電單元的一端與對應(yīng)匹配的PMOS管的輸入極相耦接，另一端間隔 地與第一時鐘信號耦接。 可選的，所述傳輸單元包括第一輸入端、第二輸入端、第三輸入端和輸出端；所述
6第一輸入端與開關(guān)單元中所述PMOS管的輸入極、以及所述第一 NM0S管的輸出極相耦接，所 述第二輸入端與開關(guān)單元中所述PMOS管的輸出極相耦接，所述第三輸入端與第二時鐘信 號相耦接，所述輸出端與開關(guān)單元中所述第一 NMOS管的柵極、以及所述PMOS管的柵極相耦 接。 可選的，所述開關(guān)單元還包括襯底偏置單元，所述襯底偏置單元與所述開關(guān)單元 中的PMOS管匹配，適于避免所述匹配的PMOS管存在漏電流。 可選的，還包括儲能單元，所述儲能單元旁接于所述電荷泵電路的輸出端，適于穩(wěn) 定地提供輸出電壓。 與現(xiàn)有技術(shù)相比，本發(fā)明的實(shí)施方式中，采用第一 NMOS管和至少一個PMOS管作為 傳輸過程中的開關(guān)單元，能夠有效地解決全NMOS管電路中由于體效應(yīng)所引起的NMOS管閾 值電壓增加，從而導(dǎo)致電路傳輸效率降低甚至無法工作的問題；并且可以保證各MOS管具 有較高的導(dǎo)通電壓，例如為所輸入電壓VDD的兩倍，從而當(dāng)輸入電壓VDD較小時，電路仍能 保持正常工作。


圖1是現(xiàn)有技術(shù)公開的一種電荷泵電路的示意圖； 圖2是時鐘電壓隨時間變化的示意圖； 圖3是現(xiàn)有技術(shù)公開的另一種電荷泵電路的示意圖； 圖4至圖7是本發(fā)明的實(shí)施方式提供的電荷泵電路的多個實(shí)施例的示意圖；
圖8是本發(fā)明的實(shí)施方式提供的電荷泵電路與其他現(xiàn)有技術(shù)的傳輸效果比較圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施方式提供了一種電荷泵電路，其中，在開關(guān)單元中采用了第一NMOS 管和至少一個PMOS管的組合，在傳輸單元中采用了至少一級與開關(guān)單元中的MOS管一一對 應(yīng)匹配的子傳輸單元，控制開關(guān)單元中MOS管導(dǎo)通或截止。本發(fā)明實(shí)施方式提供的電荷泵 電路保證了開關(guān)單元中的每個MOS管的導(dǎo)通電壓都為VDD的兩倍，解決了當(dāng)開關(guān)單元全部 采用NMOS管時，容易隨著電荷泵級數(shù)的增加而使NMOS管導(dǎo)通的閾值電壓提升進(jìn)而影響電 路工作的問題，也避免了當(dāng)開關(guān)單元全部采用PMOS管時，無法實(shí)現(xiàn)所有PMOS管都具有較高 的導(dǎo)通電壓，例如輸入電壓的兩倍，從而可能出現(xiàn)當(dāng)輸入電壓很小時無法導(dǎo)通的情況。
本發(fā)明的實(shí)施方式提供了一種電荷泵電路，包括 開關(guān)單元，適于實(shí)現(xiàn)電荷從電荷泵輸入端到電荷泵輸出端的傳輸，包括第一NMOS 管和至少二個PMOS管，各個PMOS管串聯(lián)耦接，所述第一NMOS管的輸出極與首個PMOS管的 輸入極耦接，所述第一 NMOS管的輸入極為所述電荷泵電路的輸入端，所述末個PMOS管的輸 出極為所述開關(guān)電路的輸出端； 傳輸單元，適于控制開關(guān)單元中MOS管導(dǎo)通或截止，包括至少二級子傳輸單元，每 級所述子傳輸單元串聯(lián)耦接，其中第一級子傳輸單元適于控制開關(guān)單元中第一NMOS管和 首個PMOS管的導(dǎo)通或截止，其它級所述子傳輸單元依次與開關(guān)單元中的其它所述PMOS管 一一對應(yīng)匹配，控制所述匹配PMOS管的導(dǎo)通或截止； 至少二級充電單元，適于存儲電荷，以提升傳輸電壓，每級所述充電單元與開關(guān)單元中的所述PMOS管——對應(yīng)匹配。 具體地來說，每級所述充電單元的一端與對應(yīng)匹配的開關(guān)單元中所述PMOS管的 輸入極相耦接，另一端間隔地與第一時鐘信號或第二時鐘信號耦接。 其中，奇數(shù)級的充電單元，例如，第一級充電單元、第三級充電單元、第五級充電單 元等，其另一端與第一時鐘信號相耦接；偶數(shù)級的充電單元，例如，第二級充電單元、第四級
充電單元、第六級充電單元等，其另一端與第二時鐘信號相耦接。 其中，每級充電單元包括一個充電電容，或多個充電電容的并聯(lián)組合，或多個充電 電容的串聯(lián)組合，或多個充電電容的串并聯(lián)組合。 具體地來說，每級所述子傳輸單元包括第一輸入端、第二輸入端、第三輸入端和輸 出端； 其中，所述第一級子傳輸單元的所述第一輸入端與開關(guān)單元中首個PMOS管的輸 入極、以及所述第一 NM0S管的輸出極相耦接，所述第二輸入端與開關(guān)單元中首個PM0S管的 輸出極相耦接，所述第三輸入端與第二時鐘信號相耦接，所述輸出端與開關(guān)單元中所述第 一 NM0S管的柵極、以及所述首個PM0S管的柵極相耦接； 其中，其它級子傳輸單元的所述第一輸入端與開關(guān)單元中所述匹配的PMOS管的 輸入極相耦接，所述第二輸入端與開關(guān)單元中所述匹配的PM0S管的輸出極相耦接，所述第 三輸入端與前一級子傳輸單元的第一輸入端相耦接，所述輸出端與開關(guān)單元中所述匹配的 PMOS管的柵極相耦接。 具體地來說所述每級子傳輸單元至少包括一個NM0S管和一個PM0S管。其中，所 述PM0S管的柵極與所述NM0S管的柵極相耦接，作為所述子傳輸單元的第一輸入端；所述 PM0S管的襯底極與其輸入極相耦接，作為所述子傳輸單元的第二輸入端；所述NM0S管的輸 入極作為所述子傳輸單元的第三輸入端；所述NM0S管的輸出極與所述PM0S管的輸出極相 耦接，作為所述子傳輸單元的輸出端；所述NM0S管的襯底極接地。
本發(fā)明的實(shí)施方式還提供了一種電荷泵電路，包括 開關(guān)單元，適于實(shí)現(xiàn)電荷從電荷泵輸入端到電荷泵輸出端的傳輸，包括第一NMOS 管和一個PM0S管，所述第一 NM0S管的輸出極與所述PM0S管的輸入極耦接，所述第一 NM0S 管的輸入極為所述電荷泵電路的輸入端，所述PMOS管的輸出極為所述電荷泵電路的輸出
丄山
順； 傳輸單元，適于控制開關(guān)單元中第一 NM0S管和所述PM0S管的導(dǎo)通或截止；
充電單元，適于存儲電荷，以提升傳輸電壓。 具體來說，所述充電單元的一端與對應(yīng)匹配的PM0S管的輸入極相耦接，另一端間 隔地與第一時鐘信號耦接。充電單元可包括一個充電電容，或多個充電電容的并聯(lián)組合，或 多個充電電容的串聯(lián)組合，或多個充電電容的串并聯(lián)組合。 具體來說，傳輸單元可包括第一輸入端、第二輸入端、第三輸入端和輸出端；其中， 第一輸入端與開關(guān)單元中PM0S管的輸入極、以及第一 NM0S管的輸出極相耦接，第二輸入端 與開關(guān)單元中PM0S管的輸出極相耦接，第三輸入端與第二時鐘信號相耦接，輸出端與開關(guān) 單元中第一 NM0S管的柵極、以及PM0S管的柵極相耦接。 其中，傳輸單元至少包括NM0S管和PM0S管。傳輸單元中，PM0S管的柵極與NM0S 管的柵極相耦接，作為該傳輸單元的第一輸入端；PM0S管的襯底極與其輸入極相耦接，作為該傳輸單元的第二輸入端；NM0S管的輸入極作為該傳輸單元的第三輸入端；NM0S管的輸出極與PMOS管的輸出極相耦接，作為該傳輸單元的輸出端；NMOS管的襯底極接地。
上述第一時鐘信號和第二時鐘信號互為反相信號，第一時鐘信號和第二時鐘信號的電壓峰值與所述傳輸電壓的提升值相同。 上述所有MOS管的所述輸入極可以是其源極或漏極，所述輸出極可以是其漏極或源極。 下面結(jié)合附圖和實(shí)施例對本發(fā)明具體實(shí)施方式
做詳細(xì)的說明。
實(shí)施例1 參考圖4，本發(fā)明具體實(shí)施例中提供了一種電荷泵電路，包括開關(guān)單元401，包括第一NM0S管TN0， m個PMOS管TPi(其中1《i《m， m > 1) ;m級充電單元，每級充電單元中包括一個充電電容Ci ;包括m級子傳輸單元的傳輸單元，每級子傳輸單元中包括一個NM0S管和一個PMOS管。 在開關(guān)單元401中，每個PMOS管的輸出極與下一個PMOS管的輸入極耦接，每個PMOS管的襯底極和輸出極耦接，第一 NMOS管的輸出極與首個PMOS管TPl的輸入極串聯(lián)耦接。 在每級子傳輸單元中，以第一級子傳輸單元403為例，NMOS管SNl的柵極和PMOS管SPl的柵極相耦接，作為該子傳輸單元403的第一輸入端；PMOS管SPl的襯底極和輸入極相耦接，作為該子傳輸單元403的第二輸入端；NMOS管SNl的輸入極作為該子傳輸單元403的第三輸入端；PMOS管SPl的輸出極與NMOS管SNl的輸出極相耦接，作為該子傳輸單元403的輸出端。 在第一級子傳輸單元403中，第一輸入端與開關(guān)單元401中第一 NMOS管TNO的輸出極、首個PMOS管TPl的輸入極以及第一級充電單元402的一端相耦接(結(jié)點(diǎn)A);第一級子傳輸單元403的第二輸入端與開關(guān)單元401中首個PMOS管TPl的輸出極和襯底極相耦接(結(jié)點(diǎn)B);第一級子傳輸單元403的第三輸入端與第二時鐘信號CLKB相耦接；第一級子傳輸單元403的輸出端與開關(guān)單元401中第一 NMOS管TNO的柵極、以及首個PMOS管TPl的柵極相耦接(結(jié)點(diǎn)E)。 第一級充電單元402中充電電容CI的一端與開關(guān)單元401中第一 NMOS管TNO的輸出極、首個PMOS管的輸入極以及第一級子傳輸單元403的第一輸入端相耦接；第一級充電單元中充電電容C1的另一端與第一時鐘信號CLK相耦接。 其中，第一時鐘信號CLK與第二時鐘信號CLKB可為方波的反相電壓信號，參考圖2，第一時鐘信號CLK與第二時鐘信號CLKB具有峰值電壓為VDD， VDD為該電荷泵電路正常工作時的輸入電壓。 參考圖4，本實(shí)施例中，在穩(wěn)定工作條件下，當(dāng)?shù)谝粫r鐘信號CLK為O，第二時鐘電信號CLKB為VDD時，理想條件下，由于充電電容CI具有電壓差VDD，結(jié)點(diǎn)A的電壓值為VDD，結(jié)點(diǎn)B的電壓值為VDD的三倍。第一級子傳輸單元403中的NMOS管SNl和PMOS管SPl構(gòu)成反相器，此時NMOS管SNl截止，PMOS管SPl導(dǎo)通，從而使結(jié)點(diǎn)E具有與結(jié)點(diǎn)B相同的電壓值，也為VDD的三倍。由此，開關(guān)單元401中第一 NMOS管TNO柵極與TNO輸入極電壓差為2VDD，當(dāng)2VDD大于TNO導(dǎo)通的閾值電壓VTN。時，第一 NMOS管TNO導(dǎo)通，電荷從第一 NMOS管TNO的輸入極傳輸?shù)搅私Y(jié)點(diǎn)A處，使結(jié)點(diǎn)A具有與第一 NMOS管TNO的輸入極處相同的電壓值VDD。此時，由于結(jié)點(diǎn)E處電壓值為VDD的三倍，首個PM0S管TP1截止。TP1處于截止?fàn)顟B(tài)，避免了電流回傳，影響傳輸。 當(dāng)?shù)谝粫r鐘信號CLK為VDD，第二時鐘信號CLKB為0時，充電電容Cl保持VDD的電壓差，充電電容C2保持VDD的兩倍的電壓差，使結(jié)點(diǎn)A具有電壓值為VDD的兩倍，而結(jié)點(diǎn)B的電壓值變?yōu)閂DD的兩倍。此時，第一級子傳輸單元403中的PM0S管SP1截止，而NM0S管SN1導(dǎo)通，使結(jié)點(diǎn)E具有與第二時鐘信號CLKB相同的電壓值。因而，開關(guān)單元401中第一 NM0S管TN0截止，首個PM0S管TP1導(dǎo)通，電荷又從結(jié)點(diǎn)A傳輸?shù)搅私Y(jié)點(diǎn)B，從而使結(jié)點(diǎn)B具有和結(jié)點(diǎn)A相同的電壓值。 其后依次串聯(lián)耦接的每個PM0S管，其工作過程和首個PM0S管相似。類似地，通過每級子傳輸單元所提供的電壓值，可打開開關(guān)單元中所對應(yīng)匹配的PM0S管，而每經(jīng)過開關(guān)單元中一個PMOS管對電荷的傳輸，以及所匹配的充電電容的作用，所輸出的電壓將會提升一個VDD。因此，電源電壓VDD從開關(guān)單元401中第一NM0S管TN0的輸入極輸入，傳輸?shù)阶詈笠粋€PMOS管TPm輸出極輸出時，如果開關(guān)單元具有m個PMOS管，那么電壓將提升至(m+l)個VDD。另外，由于隨著時鐘信號，每一級子傳輸單元提供給開關(guān)單元401中所對應(yīng)匹配的PM0S管不同的電壓值，使得所匹配的PM0S管依次打開，從而使電荷只能順一個方向進(jìn)行傳輸。 上述在MOS管導(dǎo)通或截止的過程中，為了簡便，對結(jié)點(diǎn)電壓值的分析中，忽略了M0S管導(dǎo)通的閾值電壓。事實(shí)上，在實(shí)際工作過程中，當(dāng)開關(guān)單元401中第一NM0S管TN0導(dǎo)通時，結(jié)點(diǎn)A的電壓值實(shí)際為第一 NM0S管TN0的輸入極處的電壓值與TN0導(dǎo)通的閾值電壓VTN。的差值，即VDD-VTN。。當(dāng)?shù)谝?NM0S管TN0截止并且首個PM0S管TP1導(dǎo)通時，結(jié)點(diǎn)B的電壓值實(shí)際為此時結(jié)點(diǎn)A的電壓值與TP1導(dǎo)通的閾值電壓VTP1的差值，即(2*VDD-VTN。-VTP1)。類似地，當(dāng)輸入電壓VDD從開關(guān)單元401中第一 NM0S管TN0的輸入極輸入，傳輸?shù)阶詈笠?br> 個PM0S管TPm的輸出極輸出時，那么實(shí)際上，輸出電壓將為[(m+l"VDD-V，-l;U]，其
i=l
中，VTN。為TN0的閾值電壓，VTP1為TPi的閾值電壓。 需要說明的是，在實(shí)際工作中，每一級子傳輸單元適于提供使開關(guān)單元中匹配的PM0S管打開的開啟電壓，但是由于M0S管中寄生電容等影響，所提供的開啟電壓并非完全的兩倍VDD值。例如當(dāng)?shù)谝患墏鬏攩卧蠳M0S管SN1截止且PMOS管SP1導(dǎo)通時，結(jié)點(diǎn)E的電壓值實(shí)際上為結(jié)點(diǎn)B的電壓值與AV的差值，所述AV的大小由寄生元件的參數(shù)所決定。但是，通常情況下，AV很小，并不對管子的導(dǎo)通構(gòu)成影B向，因此在本申請文件中，認(rèn)為導(dǎo)通電壓是VDD的兩倍。 本發(fā)明實(shí)施例中，通過采用了 一個NM0S管TN0和多個PMOS管的串聯(lián)組合作為開關(guān)單元，保證了每個M0S管的導(dǎo)通電壓都為VDD的兩倍，使每個MOS管都能充分導(dǎo)通，從而保證了電荷泵電路的正常工作。 具體地來說，開關(guān)單元首先采用了第一 NM0S管，保證了在輸入電壓較低的情況下，NMOS管能夠充分導(dǎo)通，電路能夠正常工作。接著，開關(guān)單元中又采用了與第一NMOS管串聯(lián)耦接的多個PMOS管；由于PMOS管是在P型半導(dǎo)體襯底的n阱中形成的，而阱中的電壓是可調(diào)的，故而可以保持PMOS管的襯源電壓為零，即VDS = O，進(jìn)一步地，也就是說其導(dǎo)通時的閾值電壓不會隨著級數(shù)的增加而增加。因此，本發(fā)明實(shí)施例的電路結(jié)構(gòu)，使開關(guān)單元中第的導(dǎo)通電壓都為VDD的兩倍，這樣，即使在VDD很低時，也能保 證各個MOS管充分導(dǎo)通，從而保證電路正常工作。 進(jìn)一步地，本發(fā)明實(shí)施例中，各子傳輸單元中每個MOS管的導(dǎo)通電壓也為VDD的兩 倍，有效地保證了整個電路的穩(wěn)定工作。 在本發(fā)明另一種實(shí)施方式中，所述開關(guān)單元還可包括多個襯底偏置單元，每個所 述襯底偏置單元依次與開關(guān)單元中一個PMOS管一一對應(yīng)匹配，適于避免所匹配的PMOS管 存在漏電流。 在一種具體實(shí)施例中，每個所述襯底偏置單元可包括第一偏置PMOS管和第二偏 置PMOS管，所述第一偏置PMOS管和第二偏置PMOS管相互耦合，每個所述襯底偏置單元依 次與開關(guān)單元中一個PMOS管——對應(yīng)匹配 參考圖5，以第一個襯底偏置單元504為例。具體地來說，第一個襯底偏置單元504 包括第一偏置PMOS管QP1、第二偏置PMOS管QP2，所述第一偏置PMOS管QP1的柵極、所述 第二偏置PM0S管QP2的輸出極與開關(guān)單元501中首個PM0S管TP1的輸出極相耦接，所述 第二偏置PMOS管QP2的柵極、所述第一偏置PMOS管QP1的輸入極與開關(guān)單元501中首個 PM0S管TP1的輸入極相耦接，所述第一偏置PM0S管QP1的襯底極、輸出極、以及所述第二偏 置PMOS管QP2的襯底極、輸入極與開關(guān)單元501中首個PMOS管TP1的襯底極相耦接。
在第一時鐘信號CLK為O，第二時鐘信號CLKB為VDD時，圖5中A點(diǎn)的電壓值為 VDD，B點(diǎn)的電壓值為VDD的三倍，第一個襯底偏置單元504中的第一偏置PMOS管QP1截止， 第二偏置PMOS管QP2導(dǎo)通，因此，開關(guān)單元501中首個PMOS管TP1在截止?fàn)顟B(tài)下，TP1的 襯底電壓值比B點(diǎn)高出使第一偏置PMOS管QP1導(dǎo)通的閾值電壓VQP1。而當(dāng)?shù)谝粫r鐘信號 CLK為VDD，第二時鐘信號CLKB為0時，A點(diǎn)的電壓值為VDD的兩倍，B點(diǎn)的電壓值是VDD的 兩倍。這時，第一個襯底偏置單元504中的第一偏置PMOS管QP1與第二偏置PMOS管QP2 都處于截止?fàn)顟B(tài)，因此，開關(guān)單元501中首個PM0S管TP1在導(dǎo)通狀態(tài)下時，TP1的襯底電位 比A點(diǎn)高出使第一偏置PM0S管QP1導(dǎo)通的閾值電壓V,。也就是說，開關(guān)單元501中首個 PM0S管TP1無論是在截止?fàn)顟B(tài)或者是在導(dǎo)通狀態(tài)下，其襯底電位總是比輸入極電位高，從 而避免了 TP1產(chǎn)生漏電流，影響電路的傳輸效率。 其它每個依次與開關(guān)單元中PMOS管一一對應(yīng)匹配的襯底偏置單元的工作過程相 似，因此，所述襯底偏置單元能夠避免PMOS管的源漏極和襯底之間產(chǎn)生漏電流，提高電路 的傳輸效率。 在另一種具體實(shí)施例中，每個所述襯底偏置單元可包括一個偏置PMOS管。參考圖 6，第一個襯底偏置單元604包括偏置PMOS管BP1，所述偏置PMOS管BP1與開關(guān)單元601 中首個PM0S管TP1相匹配。其中，所述偏置PM0S管BP1的柵極與開關(guān)單元中首個PMOS管 TP1的輸入極相耦接，所述偏置PMOS管BP1的襯底極、輸入極與TP1的襯底極相耦接，所述 偏置PMOS管BP1的輸出極與TP1的輸出極耦接。 當(dāng)A點(diǎn)的電位為VDD而B點(diǎn)的電位為VDD的三倍時，第一級襯底偏置單元604中 的偏置PMOS管BP1導(dǎo)通，開關(guān)單元601中首個PMOS管TP1的襯底電壓被偏置為VDD的三 倍；當(dāng)A點(diǎn)的電位為VDD的兩倍而B點(diǎn)的電位也為VDD的兩倍時，第一級襯底偏置單元604 中的偏置PM0S管BP1由導(dǎo)通轉(zhuǎn)為截止，從而可使得開關(guān)單元601中首個PMOS管TPl在截 止或?qū)顟B(tài)下，TP1的襯底電位對應(yīng)地比B點(diǎn)或A點(diǎn)都高出一個使偏置PMOS管BP1導(dǎo)通
11的閾值電壓V^。因此，開關(guān)單元601中首個PM0S管TP1的襯底電壓值一直保持高電位，從而避免TP1的源漏極和襯底之間產(chǎn)生漏電流。類似地，每個襯底偏置單元的工作過程相似，從而避免了開關(guān)單元中相匹配的PMOS管的源漏極和襯底之間產(chǎn)生漏電流，影響傳輸效率。
在本發(fā)明另一種實(shí)施方式中，還包括儲能單元，所述儲能單元旁接于所述電荷泵電路的輸出端，適于穩(wěn)定地提供輸出電壓。 具體地來說，參考圖7，所述的儲能單元730可包括一個接地電容Rf，進(jìn)一步地，所述的儲能單元還可包括與電容Rf并聯(lián)耦接的匹配電阻Cf 。在其它的具體實(shí)施方式
中，儲能單元還可包括多個接地電容的并聯(lián)組合，或多個電容的串聯(lián)組合，其中，所述串聯(lián)的電容的一端接地，或多個接地電容的串并聯(lián)組合，以及與這些電容組合并聯(lián)耦接的匹配電阻，或匹配電阻的串并聯(lián)組合。所述儲能單元的電路為本領(lǐng)域技術(shù)人員所熟知的，在此不再贅述。
相比于現(xiàn)有技術(shù)，在本發(fā)明實(shí)施方式的電路結(jié)構(gòu)中，開關(guān)單元中采用了第一NMOS管和至少一個PMOS管的組合。 一方面，采用第一 NMOS管，解決了當(dāng)VDD較小時，在電路輸入端處可能會出現(xiàn)PMOS管無法導(dǎo)通，從而使電路無法工作的問題；另一方面，由于PMOS管是在P型半導(dǎo)體襯底的n阱中形成的，因而可以通過調(diào)整阱中的電壓，使PMOS管的襯源電壓為零，保證其導(dǎo)通的閾值電壓不會隨著電荷泵的級數(shù)而增加，進(jìn)而保證電荷的正常傳輸，從而解決了由于隨著電荷泵級數(shù)增加，NMOS管的閾值電壓有可能與VDD相當(dāng)，甚至影響電路的正常導(dǎo)通的問題。因此，本發(fā)明采用一個NMOS管與至少一個PMOS管相結(jié)合，能夠保證電路中的MOS管的導(dǎo)通電壓為VDD的兩倍，并且解決由于體效應(yīng)所引起的閾值電壓增加的問題。 另外，在本發(fā)明實(shí)施方式的電路結(jié)構(gòu)中，如圖6所示，由于每一級子傳輸單元，采用了以反相器結(jié)構(gòu)來控制開關(guān)電路中所匹配的M0S管，例如由第一級子傳輸單元603中的NMOS管SN1和PMOS管SP1組成的反相器結(jié)構(gòu)來控制開關(guān)電路601的第一 NMOS管TNO以及首個PMOS管TP1，或者由第二級子傳輸單元605中的NMOS管SN2和PMOS管SP2組成的反相器結(jié)構(gòu)來控制開關(guān)電路601的PMOS管TP2，使得在通過開關(guān)單元601中每一個MOS管進(jìn)行傳輸時，沒有閾值電壓的損耗，從而使電荷泵電路的效率大大提高。而且，對于每一級子傳輸單元中的MOS管而言，其導(dǎo)通電壓也為VDD的兩倍。 因而，本發(fā)明實(shí)施方式所提供的電荷泵電路在正常工作中，可以保證各MOS管具有較高的導(dǎo)通電壓，這樣的話，即使在VDD較小時，例如在提供給芯片的較低的電源電壓時，各MOS管仍能較好地導(dǎo)通，從而保證整個電路的正常工作，以及較高的傳輸效率。
如圖8所示，圖中給出了將本發(fā)明實(shí)施方式與多個現(xiàn)有技術(shù)電荷泵電路的輸出進(jìn)行比較的結(jié)果圖?，F(xiàn)有技術(shù)1的電路參考圖3，現(xiàn)有技術(shù)3為Dickson電路，現(xiàn)有技術(shù)2的電路中，開關(guān)單元全部由PMOS管組成，其它部分參考圖7，與本發(fā)明實(shí)施方式類似。
仿真過程中，仿真時間為50微秒，以50微秒時鐘間隔讀取每個電路的輸出值，其中各電路中采用尺寸相同的MOS管子，具有相同電容值的電容，相同的時鐘信號以及相同大小的電源電壓VDD。 參考圖8，在輸入的電源電壓VDD為1V時，可以很明顯地看到，現(xiàn)有技術(shù)1 、現(xiàn)有技術(shù)2和現(xiàn)有技術(shù)3都無法有效地提升電壓。另外，盡管現(xiàn)有技術(shù)2在輸入電壓較大的時候，例如大于1. 2V以上時，表現(xiàn)出較好的提升電壓的效果，但是當(dāng)VDD小于1. 2V之后其提升電壓的效果開始迅速變差，而本發(fā)明在輸入電壓下降至0. 8V左右時，仍然能保持較好的效
12果。可見，本發(fā)明的電荷泵電路相較于其他現(xiàn)有技術(shù)，表現(xiàn)出了極佳的提升電壓的能力，充 分體現(xiàn)了本發(fā)明電荷泵電路能夠在低電源電壓的條件下很好地工作。 雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
一種電荷泵電路，其特征在于，包括開關(guān)單元，適于實(shí)現(xiàn)電荷從電荷泵輸入端到電荷泵輸出端的傳輸，包括第一NMOS管和至少二個PMOS管，各個PMOS管串聯(lián)耦接，所述第一NMOS管的輸出極與首個PMOS管的輸入極耦接，所述第一NMOS管的輸入極為所述電荷泵電路的輸入端，所述末個PMOS管的輸出極為所述電荷泵電路的輸出端；傳輸單元，包括至少二級子傳輸單元，每級所述子傳輸單元串聯(lián)耦接，其中第一級子傳輸單元適于控制開關(guān)單元中第一NMOS管和首個PMOS管的導(dǎo)通或截止，其它級所述子傳輸單元依次與開關(guān)單元中的其它所述PMOS管一一對應(yīng)匹配，控制所述匹配PMOS管的導(dǎo)通或截止；至少二級充電單元，適于存儲電荷，以提升傳輸電壓，每級所述充電單元與開關(guān)單元中的所述PMOS管一一對應(yīng)匹配。
2. 如權(quán)利要求1所述的電荷泵電路，其特征在于，每級所述充電單元的一端與對應(yīng)匹 配的PMOS管的輸入極相耦接，另一端間隔地與第一時鐘信號或第二時鐘信號耦接。
3. 如權(quán)利要求2所述的電荷泵電路，其特征在于，所述第一時鐘信號與所述第二時鐘 信號互為反相信號，所述第一時鐘信號和所述第二時鐘信號的電壓峰值與所述傳輸電壓的 提升值相同。
4. 如權(quán)利要求3所述的電荷泵電路，其特征在于，所述充電單元中，奇數(shù)級充電單元的 另一端與第一時鐘信號相耦接；偶數(shù)級充電單元的另一端與第二時鐘信號相耦接。
5. 如權(quán)利要求3所述的電荷泵電路，其特征在于，每級充電單元包括一個充電電容，或 多個充電電容的并聯(lián)組合，或多個充電電容的串聯(lián)組合，或多個充電電容的串并聯(lián)組合。
6. 如權(quán)利要求1所述的電荷泵電路，其特征在于，每級所述子傳輸單元包括第一輸入 端、第二輸入端、第三輸入端和輸出端；第一級子傳輸單元的所述第一輸入端與開關(guān)單元中 所述首個PMOS管的輸入極、以及所述第一 NMOS管的輸出極相耦接，所述第二輸入端與開關(guān) 單元中所述首個PMOS管的輸出極相耦接，所述第三輸入端與第二時鐘信號相耦接，所述輸 出端與開關(guān)單元中所述第一NMOS管的柵極、以及所述首個PMOS管的柵極相耦接；其它級所 述子傳輸單元的所述第一輸入端與開關(guān)單元中所述匹配的PMOS管的輸入極相耦接，所述 第二輸入端與開關(guān)單元中所述匹配的PMOS管的輸出極相耦接，所述第三輸入端與前一級 子傳輸單元的第一輸入端相耦接，所述輸出端與開關(guān)單元中所述匹配的PMOS管的柵極相 耦接。
7. 如權(quán)利要求6所述的電荷泵電路，其特征在于，所述子傳輸單元至少包括NMOS管 和PMOS管；其中，所述PMOS管的柵極與所述NMOS管的柵極相耦接，作為所述子傳輸單元 的第一輸入端；所述PM0S管的襯底極與其輸入極相耦接，作為所述子傳輸單元的第二輸入 端；所述NMOS管的輸入極作為所述子傳輸單元的第三輸入端；所述NMOS管的輸出極與所 述PMOS管的輸出極相耦接，作為所述子傳輸單元的輸出端；所述NMOS管的襯底極接地。
8. 如權(quán)利要求1所述的電荷泵電路，其特征在于，所述開關(guān)單元還包括襯底偏置單元， 每個襯底偏置單元依次與所述開關(guān)單元中的PMOS管一一對應(yīng)匹配，適于避免所述匹配的 PMOS管存在漏電流。
9. 如權(quán)利要求8所述的電荷泵電路，其特征在于，所述襯底偏置單元包括偏置PMOS管， 所述偏置PMOS管的柵極與開關(guān)單元中所述匹配的PMOS管的輸入極相耦接；所述偏置PMOS管的輸入極、襯底極與開關(guān)單元中所述匹配的PMOS管的襯底極相耦接；所述偏置PMOS管的 輸出極與開關(guān)單元中所述匹配的PMOS管的輸出極相耦接。
10. 如權(quán)利要求8所述的電荷泵電路，其特征在于，所述襯底偏置單元包括第一偏置 PMOS管和第二偏置PMOS管，其中所述第一偏置PMOS管的柵極、第二偏置PMOS管的輸出極 與開關(guān)單元中所述匹配的PMOS管的輸出極相耦接，第一偏置PMOS管的襯底極和輸入極、第 二偏置PMOS管的襯底極和輸入極與開關(guān)單元中所述匹配的PMOS管的襯底極相耦接，第一 偏置PMOS管的輸出極、第二偏置PMOS管的柵極與開關(guān)單元中所述匹配的PMOS管的輸入極 相耦接。
11. 如權(quán)利要求1所述的電荷泵電路，其特征在于，還包括儲能單元，所述儲能單元旁 接于所述電荷泵電路的輸出端，適于穩(wěn)定地提供輸出電壓。
12. 如權(quán)利要求11所述的電荷泵電路，其特征在于，所述儲能單元包括一個接地電容， 或多個接地電容的并聯(lián)組合，或多個電容的串聯(lián)組合，所述串聯(lián)的電容的一端接地，或多個 接地電容的串并聯(lián)組合。
13. 如權(quán)利要求12所述的電荷泵電路，其特征在于，所述儲能單元還包括與所述電容 或電容組合并聯(lián)耦接的匹配電阻。
14. 如權(quán)利要求1所述的電荷泵電路，其中，所述M0S管的輸入極是M0S管的源極，且所 述MOS管的輸出極是MOS管的漏極，或者所述MOS管的輸入極是MOS管的漏極，且所述MOS 管的輸出極是MOS管的源極。
15. —種電荷泵電路，其特征在于，包括開關(guān)單元，適于實(shí)現(xiàn)電荷從電荷泵輸入端到電荷泵輸出端的傳輸，包括第一NMOS管和 一個PMOS管，所述第一 NMOS管的輸出極與所述PMOS管的輸入極耦接，所述第一 NMOS管的 輸入極為所述電荷泵電路的輸入端，所述PMOS管的輸出極為所述電荷泵電路的輸出端；傳輸單元，適于控制開關(guān)單元中第一 NMOS管和所述PMOS管的導(dǎo)通或截止；充電單元，適于存儲電荷，以提升傳輸電壓。
16. 如權(quán)利要求15所述的電荷泵電路，其特征在于，所述充電單元的一端與對應(yīng)匹配 的PMOS管的輸入極相耦接，另一端間隔地與第一時鐘信號耦接。
17. 如權(quán)利要求15所述的電荷泵電路，其特征在于，所述傳輸單元包括第一輸入端、第 二輸入端、第三輸入端和輸出端；所述第一輸入端與開關(guān)單元中所述PMOS管的輸入極、以 及所述第一 NMOS管的輸出極相耦接，所述第二輸入端與開關(guān)單元中所述PMOS管的輸出極 相耦接，所述第三輸入端與第二時鐘信號相耦接，所述輸出端與開關(guān)單元中所述第一 NMOS 管的柵極、以及所述PMOS管的柵極相耦接。
18. 如權(quán)利要求15所述的電荷泵電路，其特征在于，所述開關(guān)單元還包括襯底偏置單 元，所述襯底偏置單元與所述開關(guān)單元中的PMOS管匹配，適于避免所述匹配的PMOS管存在 漏電流。
19. 如權(quán)利要求18所述的電荷泵電路，其特征在于，還包括儲能單元，所述儲能單元旁 接于所述電荷泵電路的輸出端，適于穩(wěn)定地提供輸出電壓。全文摘要
一種電荷泵電路，包括開關(guān)單元，適于實(shí)現(xiàn)電荷從電荷泵輸入端到電荷泵輸出端的傳輸；傳輸單元，適于控制開關(guān)單元中MOS管導(dǎo)通或截止；與開關(guān)單元中的PMOS管一一對應(yīng)匹配的充電單元，適于存儲電荷，以提升傳輸電壓。本發(fā)明實(shí)施方式采用第一NMOS管和至少一個PMOS管作為電荷傳輸過程中的開關(guān)單元，在較低的電源電壓工作條件下，能夠正常工作，并且具有較高的傳輸效率。
文檔編號H02M3/07GK101753012SQ20081017276
公開日2010年6月23日 申請日期2008年12月12日 優(yōu)先權(quán)日2008年12月12日
發(fā)明者吳慶陽, 李明, 楊立吾, 王陽元 申請人:中芯國際集成電路制造(北京)有限公司