專利名稱：多級電荷泵電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種多級電荷泵(Multiple-stage Charge Pump) 電路，且特別是有關(guān)于一種具有電荷回收(Charge Recycle)電路的 多級電荷泵電路。
背景技術(shù)：
隨著科技的發(fā)展日新月異，多級電荷泵(Multiple-stage Charge Pump)電路己廣泛地被應(yīng)用在各種需提供電平高于電源信號的電平 的電路應(yīng)用中。舉例來說，多級電荷泵電路時常被應(yīng)用在對電可擦寫 可編程只讀存儲器 (Electrically Erasable Programmable Read Only Memory, EEPROM)進(jìn)行數(shù)據(jù)寫入及數(shù)據(jù)擦除的應(yīng)用中。
請參照圖1，其繪示傳統(tǒng)多級電荷泵電路的電路圖。傳統(tǒng)多級電 荷泵電路100包括四個級電路(Stage) 120，各個級電路102包括二 極管(Diode) D及泵電容C。頻率信號CK1及CK2間的相位差為180 度，頻率信號CK1及CK2分別被用以在不相互重疊(Non-overlapped) 的兩個期間中導(dǎo)通奇數(shù)序級電路中的二極管及導(dǎo)通偶數(shù)序級電路中的 二極管。當(dāng)二極管D導(dǎo)通時，二極管D正端的電壓對耦接至二極管 D的負(fù)端的泵電容C進(jìn)行充電，使二極管D正端的電壓傳輸至泵電 容C的兩端。接著，泵電容C接收的頻率信號由接地電壓提升為高 電壓Vdd，使得二極管D的負(fù)端電壓被提升為二極管的正端電壓與高 電壓Vdd之和。如此，經(jīng)過四個級電路120的操作后，輸出電壓Vo 實質(zhì)上等于5倍的高電壓Vdd。
然而，傳統(tǒng)多級泵電路中具有需反復(fù)對泵電容進(jìn)行充電及放電， 導(dǎo)致傳統(tǒng)多級電荷泵電路具有高功率耗損的缺點(diǎn)。因此，如何提出可 降低功率損耗及提升電能使用效率的多級電荷泵電路為業(yè)界不斷致力 的方向之一。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種多級電荷泵
(Multiple-stage Charge Pump)電路，相較于傳統(tǒng)電路，本發(fā)明提出 的多級電荷泵電路具有低功率損耗及高電能使用效率的優(yōu)點(diǎn)。
根據(jù)本發(fā)明提出的這種多級電荷泵電路，包括多級電路，各級電 路包括并電路及電荷回收(Charge Recycle)電路。電荷回收電路包 括開關(guān)元件，開關(guān)元件用以響應(yīng)于控制信號來將泵電路中的電壓分享 至其它級電路。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實施例， 并配合所附圖式，作詳細(xì)說明如下。


圖1繪示傳統(tǒng)多級電荷泵電路的電路圖。 圖2繪示依照本發(fā)明實施例的多級電荷泵電路的電路圖。 圖3繪示是圖2的多級電荷泵電路的相關(guān)信號時序圖。 圖4繪示本實施例的多級電荷泵電路的另一電路圖。 圖5繪示本實施例的多級電荷泵電路的再一電路圖。 圖6繪示本實施例的多級電荷泵電路的再一電路圖。
主要元件符號說明
100:傳統(tǒng)多級電荷泵電路 120:級電路 D: 二極管 C:泵電容
12、 14:第一、第二級電路
12a、 14a:傳輸電路
CT1、 CT2、 CT3:轉(zhuǎn)移電容
CP1、 CP2:泵電容
Ell、 E21、 E31、 E41:第一端
5E12、 E22、 E32、 E42:第二端
T1 T12:晶體管
120、 140:電壓驅(qū)動電路
16、 16'、 16"、 16…電荷回收電路
162、 164:開關(guān)電路
具體實施例方式
本發(fā)明提出多級電荷泵(Multiple-stage Charge Pump)電路，其 是透過電荷回收(Charge Recycle)電路形成的短路電路路徑來轉(zhuǎn)換 儲存在相鄰兩電路中的電荷，藉此達(dá)到重復(fù)利用相鄰兩個級電路 的電荷的效果。
請參照圖2及圖3，圖2繪示依照本發(fā)明實施例的多級電荷泵電 路的電路圖，圖3繪示是圖2的多級電荷泵電路的相關(guān)信號時序圖。 多級電荷泵電路10包括第一級電路12、第二級電路14及電荷回收電 路16。第一級電路12包括傳輸電路12a、泵電容CP1及電壓驅(qū)動電 路120。傳輸電路12a包括轉(zhuǎn)移電容CTl及晶體管T1及T2。
泵電容CP1具有第一端Ell及第二端E12。轉(zhuǎn)移電容CT1具有 第一端E21及第二端E22。晶體管Tl及T2例如為N型金氧半(Metal Oxide Semiconductor, NMOS)晶體管。晶體管Tl及T2的漏極接收 高電壓VCC，柵極分別耦接至第二端E22及第一端E21，源極分別耦 接至第一端EU及第二端E22。第二端E12及第一端E21分別耦接至 電壓驅(qū)動電路120及接收頻率信號P4。
在時序期間TP1中，電壓驅(qū)動電路120提供高電壓VCC至第二 端E12，以提升第一端Ell的電壓。晶體管T2是根據(jù)第一端Ell上 的高電壓被導(dǎo)通。當(dāng)晶體管T2在時序期間TP1中被導(dǎo)通時，高電壓 VCC是經(jīng)由晶體管T2被提供至第二端E22。在時序期間TP1中，頻 率信號P4實質(zhì)上等于低電壓VSS。
在時序期間TP2中，頻率信號P4自低電壓VSS提升為高電壓 VCC。此時第一端及第二端E21及E22間的電壓差實質(zhì)上維持其在時 序周期TP1中的電壓差，使得第二端E22的電壓實質(zhì)上自高電壓VCC提升為兩倍高電壓VCC。由于第二端E22的電壓(實質(zhì)上等于兩倍 高電壓2VCC)實質(zhì)上高于第一端Ell的電壓(實質(zhì)上等于高電壓 VCC)，晶體管Tl被導(dǎo)通以提供高電壓VCC至第一端Ell。在時序 期間TP2中，電壓驅(qū)動電路120提供低電壓VSS至第二端E12，以 拉低第二端E12的電壓至低電壓VSS。如此，第一端及第二端E11及 E12的電壓差實質(zhì)上等于電壓VCC-VSS。低電壓VSS例如等于接地 電壓，第一端及第二端Ell及E12的電壓差實質(zhì)上等于高電壓VCC。
在下一個時序期間TP1中，第二端E12的電壓被提升為高電壓 VCC，第一端Ell的電壓被提升一個高電壓VCC，而實質(zhì)上等于兩 倍的高電壓VCC。
第二級電路14包括傳輸電路14a、泵電容CP2及電壓驅(qū)動電路 140。傳輸電路14a包括傳輸電容CT2及晶體管T3及T4。晶體管T3 及T4例如為NMOS晶體管。泵電容CP2具有第一端E31及第二端 E32。傳輸電容CT2具有第一端E41及第二端E42。第二級電路14 的操作與第一級電路12的操做為實質(zhì)上相近，用以提供第一端Ell 上的電壓(實質(zhì)上等于兩倍高電壓VCC)至第一端E31、將第一端E1 上的電壓提升一個高電壓VCC及產(chǎn)生實質(zhì)上等于三倍高電壓VCC的 電壓。
在本實施例的多級電荷泵電路10中，第一及第二級電路12及14 分別根據(jù)頻率信號P4及Pl來執(zhí)行操作。第二端E12的電壓分別在頻 率期間TP1及TP2中被提升為高電壓VCC及拉低為低電壓VSS。第 二端E32上的電壓分別在頻率期間TP1及TP2中被拉低為低電壓VSS 及提升為高電壓VCC。
在本實施例中，電荷回收電路16被用以將第二端E12及E32其 中等于高電壓VCC之一上的電荷回收至其中具有低電壓VSS的另 一。本實施例的電荷回收電路16用以在時序期間TP1后的時序期間 TP3及時序期間TP2后的時序期間TP4中連接第二端E12及E32。
在時序期間TP3中，第二端E12及E32的電壓分別接近高電壓 VCC及低電壓VSS，電壓驅(qū)動電路120及140均為非致能。如此， 電荷回收電路16形成連接第二端E12及第二端E32間的路徑。這樣一來，在時序期間TP3中，實質(zhì)上具有高電壓VCC的第二端E12上 的電荷被轉(zhuǎn)移并回收至實質(zhì)上具有低電壓VSS的第二端E32,而非被 直接經(jīng)由接地路徑進(jìn)行放電。
在時序期間TP4中，第二端E32及E12的電壓分別接近高電壓 VCC及低電壓VSS，電壓驅(qū)動電路120及140均為非致能。如此， 電荷回收電路16形成連接第二端E12及第二端E32間的路徑。這樣 --來，在時序期間TP4中，實質(zhì)上具有高電壓VCC的第二端E32上 的電荷被轉(zhuǎn)移并回收至實質(zhì)上具有低電壓VSS的第二端E12，而非被 直接經(jīng)由接地路徑進(jìn)行放電。
在本實施例中，電荷回收電路16包括開關(guān)電路162及164。開關(guān) 電路162及164包括第一端及第二端。開關(guān)電路162及164的第一端 分別耦接至第二端e12及E32，開關(guān)電路162及164的第二端相互耦 接。開關(guān)電路162及164分別在時序期間TP3及TP4中被導(dǎo)通，以 使第二端E12短路耦接至第二端E32。
開關(guān)電路162及164分別包括晶體管T5及T6，其例如分別等于 NMOS晶體管。晶體管T5及T6的漏極實質(zhì)上分別為開關(guān)電路162 及164的第一端，其分別耦接至第二端E12及E32。晶體管T5及T6 的源極實質(zhì)上分別為開關(guān)電路162及164的第二端，其是相互耦接。 晶體管T5及T6的柵極接收控制信號SC1。在頻率期間TP3及TP4 中，控制信號SC1等于高電壓VCC。在時序期間TP3及TP4中，晶 體管T5及T6是根據(jù)高電平的控制信號SC1導(dǎo)通。
電壓驅(qū)動電路120包括晶體管T7及T8。晶體管T7及T8例如分 別為P型MOS ((P-typeMOS， PMOS)晶體管及NMOS晶體管。晶 體管T7及T8的漏極分別耦接至第二端E12及E32，源極分別接收高 電壓VCC及低電壓VSS。晶體管T7及T8分別用以響應(yīng)于低電平的 頻率信號P1B提供提升第二端E12的電壓的路徑及響應(yīng)于高電平的 頻率信號P4提供拉低第二端E12的電壓的路徑。其中，頻率信號P1B 實質(zhì)上為頻率信號P1的反相信號。
電壓驅(qū)動電路140具有與電壓驅(qū)動電路120實質(zhì)上相近的電路。 電壓驅(qū)動電路140包括晶體管T9及TIO，其例如分別為PMOS晶體管及NMOS晶體管。晶體管T9及T10分別用以根據(jù)低電平的頻率信 號P4B來提升第二端E32的電壓，及根據(jù)高電平的頻率信號Pl來拉 低第二端E32的電壓。頻率信號P4B實質(zhì)上為頻率信號P4的反相信
號
多級電荷泵電路10進(jìn)一步包括輸出級電路18，輸出級電路18用 以接收第一端E31上的電壓，并以第一端E31上的電壓做為輸出電壓 VO輸出。輸出級電路18包括晶體管Tll、 T12及傳輸電容CT3，其 中晶體管Tll、 T12及傳輸電容CT3實質(zhì)上與傳輸電路12a中的晶體 管T1、 T2及CT1具有相同的電路連接關(guān)系。由于在晶體管T11導(dǎo)通 時，晶體管Tll的柵極電壓實質(zhì)上接近兩倍高電壓VCC，使得輸出 級電路18可有效地將第一端E31上的電壓做為輸出電壓VO輸出。 當(dāng)?shù)谝欢薊31的電壓低于三倍高電壓VCC時，輸出級電路18更實質(zhì) 上被偏壓成一個逆偏二極管，使輸出端與第一端E31為實質(zhì)上斷路， 以避免產(chǎn)生自輸出端流向第一端E31的電流。
接下來，是對時序期間TP3及TP4中的電荷分享操作進(jìn)行進(jìn)一 步說明。在時間期間TP3之前的時間期間TP1中，第二端E12及E32 上的電壓分別為高電壓VCC低電壓VSS。在第三期間TP3中，將第 二端E12與E32短路連接，以將第二端E12中的電荷轉(zhuǎn)移至第二端 E32。由于在時間期間TP2中，第二端E12及E32需分別被拉低至低 電壓VSS及高電壓VDD，因此相較于傳統(tǒng)電路中直接將第二端E12 及E32分別放電至低電壓VSS及充電至高電壓VCC的操作，本實施 例的多級電荷泵電路10在第三期間TP3中將第二端E12中的電荷轉(zhuǎn) 移至第二端E32的操作可降低多級電荷泵電路操作需耗損的功率。因 此，相較于傳統(tǒng)多級電荷泵電路，本實施例的多級電荷泵電路具有可 有效地降低功率耗損及提高電能使用效率的優(yōu)點(diǎn)。
在本實施例中，雖然僅以多級電荷泵電路10具有第一級電路12 及第二級電路14的情形為例作說明，然，本實施例的多級電荷泵電 路并不局限于包括兩級級電路，而更可包括四級或四級以上之級電 路。舉例來說，請參照圖4，其繪示本實施例的多級電荷泵電路的另 一電路圖。多級電荷泵電路10'與10不同之處在于多級電荷泵電路10'進(jìn)一步包括第三級電路12'及第四級電路14'。
第一及第三級電路12及12'的電路連結(jié)關(guān)系與操做為實質(zhì)上相 同，第二及第四級電路14'及14'的電路連接關(guān)系與操做為實質(zhì)上相 同。電荷回收電路16'是在時序期間TP3及TP4中耦接所有泵電容CP1 至CP4的第二端，以轉(zhuǎn)移其中的電荷。如此，多級電荷泵電路l(T可 有效地提供實質(zhì)上等于五倍高電壓VCC的輸出電壓VO'。
在本實施例中，雖然僅以電荷回收電路16包括NMOS晶體管T5 及T6，并經(jīng)由NMOS晶體管T5及T6連接第二端E12及E32的情形 為例作說明，然，電荷回收電路16并不局限于透過NMOS晶體管來 連接第二端E12及E32，而更可透過其它形式的晶體管來連接第二端 E12及E32。舉例來說，電荷回收電路16"是透過PMOS來連接第二 端E12及E32，如圖5所示。其中PM0S接收的重信號SC1B實質(zhì)上 為控制信號SC1的反相信號。或者，電荷回收電路16…更可包括互 補(bǔ)式MOS (Complimentary MOS， CMOS)晶體管來連接第二端E12 及E32，如圖6所示。
多級電荷泵電路包括電荷回收電路，用以使第一及第二級電路的 第一及第二泵電容的第二端相互耦接，以根據(jù)自第一及第二泵電容其 中之一的電荷轉(zhuǎn)移至第一及第二泵電容其中之另一，藉此提升第一及 第二泵電容其中之另一的電壓電平。如此，相較于傳統(tǒng)多級電荷泵電 路，本實施例的多級電荷泵電路具有耗電量較低及電能使用效率較高 的優(yōu)點(diǎn)。
綜上所述，雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用 以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本 發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保 護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1、一種多級電荷泵電路，包括多級電路，各該多級電路包括一泵電路；以及一電荷回收電路，包括一開關(guān)元件，該開關(guān)元件用以響應(yīng)于一第一控制信號來將該泵電路中的一電壓分享至剩余的該多級電路。
2、 根據(jù)權(quán)利要求1所述的多級電荷泵電路，其特征在于，各該多級電路進(jìn)一步包括一傳輸電路，該傳輸電路包括一第一晶體管、一 第二晶體管及至少一電容，該第一晶體管的第一漏極/源極與該第二晶 體管的第一漏極/源極耦接，該第一晶體管的第二漏極/源極與該至少 一電容及該第二晶體管的柵極耦接，該第一晶體管的柵極與該第二晶 體管的第二源極/漏極耦接，該至少一電容的第二端接收一第一頻率信 號。
3、 根據(jù)權(quán)利要求2所述的多級電荷泵電路，其特征在于，該第 一晶體管及該至少一電容是被該第一頻率信號致能，該第二晶體管是 被該至少一電容致能。
4、 根據(jù)權(quán)利要求3所述的多級電荷泵電路，其特征在于，該至 少一電容耦接至該電荷回收電路。
5、 根據(jù)權(quán)利要求1所述的多級電荷泵電路，其特征在于，各該 多級電路進(jìn)一步包括一電壓驅(qū)動電路，該電壓驅(qū)動電路包括一第一晶 體管及一第二晶體管，該第一晶體管的第一漏極/源極與該第二晶體管 的第一漏極/源極耦接，該第一晶體管的第二漏極/源極與該第二晶體 管的第二漏極/源極分別接收一第一電壓及一第二電壓，該第一晶體管 的柵極與該第二晶體管的柵極分別接收一第二頻率信號及一第三頻率 信號。
6、 根據(jù)權(quán)利要求5所述的多級電荷泵電路，其特征在于，該第 一電壓為一高電源電壓，該第二電壓為一低電源電壓，該第一及該第 二晶體管分別被該第二及該第三頻率信號致能。
7、 根據(jù)權(quán)利要求1所述的多級電荷泵電路，其特征在于，該多 級電路中的一第一級電路中的該電荷回收電路耦接至該第一級電路的下一級電路。
8、 根據(jù)權(quán)利要求7所述的多級電荷泵電路，其特征在于，該電 荷回收電路包括一晶體管。
9、 根據(jù)權(quán)利要求1所述的多級電荷泵電路，其特征在于，各該 多級電路進(jìn)一步包括一時序電路，用以提供該第一控制信號。
10、 根據(jù)權(quán)利要求9所述的多級電荷泵電路，其特征在于，該時 序電路進(jìn)一步用以提供一第二頻率信號及一第三頻率信號至各該多級 電路中的泵電路。
11、 根據(jù)權(quán)利要求9所述的多級電荷泵電路，其特征在于，當(dāng)該 第一級電路的電壓驅(qū)動電路的該第二及該第三頻率信號及該第一控制 信號為低電平時，該下一級電路的電壓驅(qū)動電路的該第二及該第三頻 率信號為高電平，該下一級電路分享電荷至該第一級電路。
12、 根據(jù)權(quán)利要求9所述的多級電荷泵電路，其特征在于，當(dāng)該 第一級電路及該下一級電路的該第二頻率信號為低電平，且該第一控 制信號、該第一級電路及該下一級電路的該第三頻率信號為高電平 時，該第一級電路分享電荷至該下一級電路。
13、 根據(jù)權(quán)利要求9所述的多級電荷泵電路，其特征在于，當(dāng)該 第一級電路的該第二及該第三頻率信號為高電平，且該第一控制信 號、該下一級電路的該第二及該第三頻率信號為低電平時，該第一級 電路分享電荷至該下一級電路。
14、 根據(jù)權(quán)利要求9所述的多級電荷泵電路，其特征在于，當(dāng)該 第一級電路及該下一級電路的該第二頻率信號為低電平，且該第一控 制信號、該第一級電路及該下一級電路的一第二控制信號為高電平 時，該下一級電路分享電荷至該第一級電路。
全文摘要
本發(fā)明公開了一種多級電荷泵(Charge Pump)電路，具有第一及第二泵電容、第一及第二傳輸電路、第一及第二驅(qū)動電路及電荷回收電路。第一泵電容、第一傳輸電路及第一驅(qū)動電路形成第一級電路，第二泵電容、第二傳輸電路及第二驅(qū)動電路形成第二級電路。第一及第二級電路的操作互為反相。電荷回收電路在第一時序期間中傳輸?shù)谝槐秒娙莸牡诙说碾姾芍恋诙秒娙莸牡诙?，并在第二時序期間中傳輸?shù)诙秒娙莸牡诙说碾姾芍恋谝槐秒娙莸牡诙恕?br> 文檔編號H02M3/04GK101436825SQ20081008840
公開日2009年5月20日 申請日期2008年3月26日 優(yōu)先權(quán)日2007年11月12日
發(fā)明者施義德, 洪俊雄, 陳重光 申請人:旺宏電子股份有限公司