等比例縮小的GaN HEMT器件的制作方法
【專利摘要】本實(shí)用新型提供了一種等比例縮小的GaN HEMT器件，其包括：襯底；成核層形成在襯底上；GaN緩沖層形成在成核層上；空間隔離層插入在GaN緩沖層中；AlN勢壘層形成在GaN緩沖層上，且GaN緩沖層與AlN勢壘層接觸處形成二維電子氣；n+GaN外延層形成在AlN勢壘層兩側(cè)的GaN緩沖層上；源極和漏極分別形成在AlN勢壘層兩側(cè)的n+GaN外延層上；GaN帽層形成在AlN勢壘層上，且GaN帽層和兩側(cè)的n+GaN外延層形成0.7μm長度的柵槽；Al2O3鈍化層覆蓋源極和漏極之間的區(qū)域；柵極填充在柵槽中的Al2O3鈍化層上。本實(shí)用新型能夠?qū)?D距離減小至0.7μm。
【專利說明】
等比例縮小的GaN HEMT器件
技術(shù)領(lǐng)域
[0001 ]本實(shí)用新型涉及半導(dǎo)體器件技術(shù)領(lǐng)域，特別是涉及一種等比例縮小的GaN HEMT器件。
【背景技術(shù)】
[0002]硅基芯片經(jīng)歷幾十年發(fā)展，隨著Si基CMOS尺寸不斷縮小，其頻率性能也不斷提高，預(yù)計(jì)特征尺寸達(dá)到25nm時，其fT可達(dá)490GHz。但Si材料的Johnson優(yōu)值僅為0.5THzV，隨著尺寸的縮小，Si基CMOS器件的擊穿電壓將遠(yuǎn)小于IV，這極大地限制了硅基芯片在超高速數(shù)字領(lǐng)域的應(yīng)用。
[0003]近年來，人們不斷地尋找其替代品，由于寬禁帶半導(dǎo)體氮化鎵(GaN)材料具有超高的Johnson優(yōu)值(5THzV)，其器件溝道尺寸達(dá)到1nm量級時，擊穿電壓仍能保持在10V左右，所以其在要求高轉(zhuǎn)換效率和精確閾值控制、寬帶、大動態(tài)范圍的數(shù)字電子電路(如超寬帶ADC、DAC電路)領(lǐng)域具有廣闊和特殊的應(yīng)用前景，可以支持國防通信、機(jī)載和空間系統(tǒng)。
[0004]目前，基于GaNHEMT的邏輯器件的加工尺度已進(jìn)入了GaN納米電子的范疇，fT已達(dá)到190GHz，正向f T為300GHz到500GHz進(jìn)軍，成為第三代半導(dǎo)體發(fā)展中的一個新的機(jī)遇，在超高速領(lǐng)域具有非常廣闊的發(fā)展?jié)摿?。然而，由于常?guī)GaN HEMT器件受限于AlGaN勢皇的“內(nèi)在應(yīng)力”和“表面耗盡效應(yīng)”，其AlGaN勢皇極限厚度無法突破18nm，其源極-漏極(S-D)距離通常在1.3μπι以上。如圖1所示，是現(xiàn)有技術(shù)一種GaN HEMT器件的結(jié)構(gòu)示意圖，該GaN HEMT器件的AlN勢皇層11形成在外延上，n+GaN外延層12形成在AlN勢皇層11兩側(cè)，AlN勢皇層11上是GaN帽層13，源極15和漏極16通過光刻工藝形成在n+GaN外延層12上，Al2O3鈍化層14覆蓋在源極15和漏極16之間，柵極17為柱形，形成在柵槽121中，其S-D距離為1.3μπι，顯然，其不能滿足毫米波應(yīng)用器件等比例縮小的要求，阻礙了其向毫米波段超高速數(shù)字電路方向的發(fā)展。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型主要解決的技術(shù)問題是提供一種等比例縮小的GaNHEMT器件，能夠?qū)-D距離減小至0.7μηι。
[0006]為解決上述技術(shù)問題，本實(shí)用新型采用的一個技術(shù)方案是:提供一種等比例縮小的GaN HEMT器件，包括:Si襯底;SiN/AIN成核層，所述SiN/AIN成核層形成在所述Si襯底上；GaN緩沖層，所述GaN緩沖層形成在所述SiN/AIN成核層上;AlN/GaN空間隔離層，所述AlN/GaN空間隔離層插入在所述GaN緩沖層中;A1N勢皇層，所述AlN勢皇層形成在所述GaN緩沖層上，且所述GaN緩沖層與所述AlN勢皇層接觸處形成二維電子氣;n+GaN外延層，所述n+GaN外延層形成在所述AlN勢皇層兩側(cè)的的GaN緩沖層上;源極和漏極，所述源極和漏極分別形成在所述AlN勢皇層兩側(cè)的n+GaN外延層上;GaN帽層，所述GaN帽層形成在所述AlN勢皇層上，且所述GaN帽層和兩側(cè)的n+Ga N外延層形成0.7μηι長度的柵槽;AI2O3鈍化層，所述AI2O3鈍化層覆蓋所述源極和漏極之間的區(qū)域;柵極，所述柵極填充在所述柵槽中的Al2O3鈍化層上，且所述柵極與源極和漏極之間通過所述Al2O3鈍化層電氣隔離。
[0007]優(yōu)選地，所述柵槽為倒梯形形狀。
[0008]優(yōu)選地，所述GaN帽層的厚度為I nm?3nm。
[0009]優(yōu)選地，所述源極和漏極與所述n+GaN外延層為歐姆接觸。
[0010]優(yōu)選地，所述AlN勢皇層的厚度為1.5nm。
[0011]優(yōu)選地，還包括隔離層，所述隔離層形成在所述SiN/AIN成核層與所述n+GaN外延層之間的兩側(cè)，并且所述GaN緩沖層和所述AlN/GaN空間隔離層夾在所述隔離層之間。
[0012]區(qū)別于現(xiàn)有技術(shù)的情況，本實(shí)用新型的有益效果是:
[0013]1.與傳統(tǒng)的GaN HEMT器件相比，有效改善了增強(qiáng)型器件的可靠性，可在極端環(huán)境下正常工作，且結(jié)構(gòu)簡單，制造工藝簡單。
[0014]2.由于柵槽長度為0.7μπι，其AlN勢皇層極限厚度可以做得很小，可滿足微波毫米波器件應(yīng)用等比例縮小的要求。
[0015]3.與傳統(tǒng)的AlGaN/GaN異質(zhì)結(jié)相比，在維持相同的功率時，AlN勢皇層不僅能降低器件的短溝效應(yīng)，具有更高的功率密度和熱穩(wěn)定性，因而在高溫、高頻大功率器件和數(shù)字電路方面更具優(yōu)勢。
[0016]4.與傳統(tǒng)的AGaN增強(qiáng)型器件相比，由于采用了MOS結(jié)構(gòu)，可有效的改善柵極泄露電流，提升器件擊穿電壓，減小E/D數(shù)字電路功耗。
[0017]5.能進(jìn)一步提升寬禁帶半導(dǎo)體器件的性能，又可大幅度降低成本，還能夠與Si基CMOS高速邏輯電路器件工藝兼容，因此在數(shù)模和RF電路應(yīng)用中擁有巨大的潛力。
【附圖說明】
[0018]圖1是現(xiàn)有技術(shù)一種GaNHEMT器件的結(jié)構(gòu)示意圖。
[0019]圖2是本實(shí)用新型實(shí)施例等比例縮小的GaNHEMT器件的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0020]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅是本實(shí)用新型的一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0021]參見圖2，是本實(shí)用新型實(shí)施例等比例縮小的GaNHEMT器件的結(jié)構(gòu)示意圖。本實(shí)用新型的GaN HEMT器件包括Si襯底201、311^^故成核層202、6&財(cái)爰沖層203^故/6&~空間隔離層204^^勢皇層205、11+63_卜延層207、源極208、漏極209、63_胃層210^1203鈍化層211和柵極212。
[0022]SiN/AIN成核層202形成在Si襯底201上。SiN/AIN成核層202不摻雜，用于吸收Si襯底201與后續(xù)外延層之間因?yàn)榫Ц袷洚a(chǎn)生的應(yīng)力，避免產(chǎn)生晶格馳豫。
[0023]GaN緩沖層203形成在SiN/AIN成核層202上。
[0024]AlN/GaN空間隔離層204插入在GaN緩沖層203中。GaN緩沖層203可以采用Mg摻雜，用于吸收Si襯底201與后續(xù)外延層之間因?yàn)榫Ц袷洚a(chǎn)生的應(yīng)力。上層的GaN緩沖層203可以不摻雜，厚度為Ium?SunuAlN/GaN空間隔離層204主要用來對GaN緩沖層203的應(yīng)力進(jìn)行調(diào)節(jié)，避免晶格弛豫。
[0025]AlN勢皇層205形成在GaN緩沖層203上，且GaN緩沖層203與AlN勢皇層205接觸處形成二維電子氣206。其中，AlN勢皇層205的厚度為1.5nm。二維電子氣206形成在GaN緩沖層203與AlN勢皇層205接觸處大概10nm區(qū)域。
[0026]n+GaN外延層207形成在AlN勢皇層205兩側(cè)的的GaN緩沖層203上。n+GaN外延層207可以采用MOCVD技術(shù)通過二次外延生長形成。n+GaN外延層207可以采用高摻雜層，用于為源極或漏極區(qū)域提供隧穿電子，形成非合金歐姆接觸。
[0027]源極208和漏極209分別形成在AlN勢皇層205兩側(cè)的n+GaN外延層207上。其中，源極208和漏極209與n+GaN外延層207為歐姆接觸。
[0028]GaN帽層210形成在AlN勢皇層205上，且GaN帽層210和兩側(cè)的n+GaN外延層207形成0.7μηι長度的柵槽(圖中未標(biāo)示)jaN帽層210不摻雜，GaN帽層的厚度為Inm?3nm。柵槽可以為倒梯形形狀。
[0029]Al2O3鈍化層211覆蓋源極208和漏極209之間的區(qū)域。
[0030]柵極212填充在柵槽中的Al2O3鈍化層211上，且柵極212與源極208和漏極209之間通過Al2O3鈍化層211電氣隔離。
[0031]在本實(shí)施例中，GaN HEMT器件還包括隔離層213，隔離層213形成在SiN/AIN成核層202與n+GaN外延層207之間的兩側(cè)，并且GaN緩沖層203和AlN/GaN空間隔離層204夾在隔離層213之間。
[0032]通過上述方式，本實(shí)用新型實(shí)施例的等比例縮小的GaN HEMT器件通過將源極和漏極形成在柵槽的兩側(cè)，而柵槽的長度為0.7μπι，從而將S-D距離減小至0.7μπι，實(shí)現(xiàn)了柵極長度和S-D距離的等比例減小。
[0033]以上所述僅為本實(shí)用新型的實(shí)施例，并非因此限制本實(shí)用新型的專利范圍，凡是利用本實(shí)用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實(shí)用新型的專利保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種等比例縮小的GaN HEMT器件，其特征在于，包括: Si襯底； SiN/AIN成核層，所述SiN/AIN成核層形成在所述Si襯底上； GaN緩沖層，所述GaN緩沖層形成在所述SiN/AIN成核層上； AlN/GaN空間隔離層，所述AlN/GaN空間隔離層插入在所述GaN緩沖層中； AlN勢皇層，所述AlN勢皇層形成在所述GaN緩沖層上，且所述GaN緩沖層與所述AlN勢皇層接觸處形成二維電子氣； n+GaN外延層，所述n+GaN外延層形成在所述AlN勢皇層兩側(cè)的的GaN緩沖層上； 源極和漏極，所述源極和漏極分別形成在所述AlN勢皇層兩側(cè)的n+GaN外延層上； GaN帽層，所述GaN帽層形成在所述AlN勢皇層上，且所述GaN帽層和兩側(cè)的n+GaN外延層形成0.7μηι長度的柵槽； Al2O3鈍化層，所述Al2O3鈍化層覆蓋所述源極和漏極之間的區(qū)域； 柵極，所述柵極填充在所述柵槽中的Al2O3鈍化層上，且所述柵極與源極和漏極之間通過所述Al2O3鈍化層電氣隔離。2.根據(jù)權(quán)利要求1所述的等比例縮小的GaNHEMT器件，其特征在于，所述柵槽為倒梯形形狀。3.根據(jù)權(quán)利要求1所述的等比例縮小的GaNHEMT器件，其特征在于，所述GaN帽層的厚度為Inm?3nm。4.根據(jù)權(quán)利要求1所述的等比例縮小的GaNHEMT器件，其特征在于，所述源極和漏極與所述n+GaN外延層為歐姆接觸。5.根據(jù)權(quán)利要求1所述的等比例縮小的GaNHEMT器件，其特征在于，所述AlN勢皇層的厚度為1.5nm06.根據(jù)權(quán)利要求1所述的等比例縮小的GaNHEMT器件，其特征在于，還包括隔離層，所述隔離層形成在所述SiN/AIN成核層與所述n+GaN外延層之間的兩側(cè)，并且所述GaN緩沖層和所述AlN/GaN空間隔離層夾在所述隔離層之間。
【文檔編號】H01L29/778GK205670541SQ201620600624
【公開日】2016年11月2日
【申請日】2016年6月17日
【發(fā)明人】黎明
【申請人】成都海威華芯科技有限公司