溝槽mosfet及其制造方法
【專利摘要】本發(fā)明公開了一種溝槽MOSFET，多晶硅柵的頂部表面和定義溝槽的硬質(zhì)掩模層頂部表面相平且在硬質(zhì)掩模層去除后形成多晶硅柵頂部凸出結(jié)構(gòu)；第一介質(zhì)層淀積和回刻后在電流流動區(qū)的多晶硅柵的頂部凸出部分的兩側(cè)形成第一介質(zhì)層側(cè)墻，柵極引起區(qū)的多晶硅柵頂部的第一介質(zhì)層被去除；以第一介質(zhì)層回刻后的圖形為自對準條件進行硅回刻并在硅回刻區(qū)域填充有金屬硅化物接觸層；各多晶硅柵通過頂部金屬硅化物接觸層形成互連能降低柵極電阻，源區(qū)和多晶硅柵的金屬硅化物接觸層之間通過側(cè)墻自對準隔離結(jié)構(gòu)能夠降低柵源漏電，金屬硅化物接觸層的形成區(qū)域由第一介質(zhì)層自對準定義，能夠減小溝槽的步進。本發(fā)明還公開了一種溝槽MOSFET的制造方法。
【專利說明】
溝槽MOSFET及其制造方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種半導(dǎo)體集成電路制造方法，特別是涉及一種溝槽MOSFET;本發(fā)明還涉及一種溝槽MOSFET的制造方法。
【背景技術(shù)】
[0002]如圖1A至圖1L所示，是現(xiàn)有溝槽MOSFET的制造方法各步驟中的器件結(jié)構(gòu)示意圖；如圖2A至圖2C所示，是現(xiàn)有溝槽MOSFET的制造方法各步驟中的版圖；現(xiàn)有溝槽MOSFET的制造方法包括如下步驟:
[0003]步驟一、如圖1A所不，提供一半導(dǎo)體襯底如娃襯底101;在半導(dǎo)體襯底101的表面形成硬質(zhì)掩模層102，硬質(zhì)掩模層102能采用氧化層，或采用氧化層加氮化層。
[0004]步驟二、如圖1B所示，之后采用光刻工藝對硬質(zhì)掩模層102進行刻蝕定義出柵極形成區(qū)域，之后再以硬質(zhì)掩模層102為掩模對半導(dǎo)體襯底1I進行刻蝕形成溝槽103。
[0005]溝槽MOSFET包括電流流動區(qū)201和柵極引出區(qū)，所述柵極引起區(qū)位于所述電流流動區(qū)201的外側(cè)，所述柵極引起區(qū)201中的溝槽單獨用標記103a表示，可知所述柵極引起區(qū)201中的溝槽103a和所述電流流動區(qū)201中的溝槽103相連通。
[0006]柵極引出區(qū)中的標記202所對應(yīng)的區(qū)域為柵極焊盤(pad)形成區(qū)域。
[0007]如圖1C所示，去除所述硬質(zhì)掩模層102。
[0008]步驟三、如圖1D所示，在溝槽103的側(cè)面和底部表面形成柵介質(zhì)層如柵氧化層104。
[0009 ] 步驟四、如圖1E所示，在所述溝槽103和1 3a中填充多晶硅形成多晶硅柵1 5。所述柵極引起區(qū)201中的多晶硅柵105和所述電流流動區(qū)201中的多晶硅柵105相連接。
[0010]步驟五、如圖1F所示，對多晶硅柵105進行回刻。
[0011]步驟六、如圖1F所示，在電流流動區(qū)的所述半導(dǎo)體襯底101表面形成第一導(dǎo)電類型的阱區(qū)106，在所述阱區(qū)表面形成由第二導(dǎo)電類型的重摻雜區(qū)組成的源區(qū)107。對于N型溝槽M0SFET，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型；對于P型溝槽M0SFET，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
[0012]步驟七、如圖1G所示，形成層間膜108。
[0013]步驟八、形成穿過所述層間膜108的接觸孔109a和109b，圖1H所示的接觸孔109a和109b為層間膜108刻蝕后、金屬填充前的狀態(tài)；圖1I所示的接觸孔109a和109b為金屬填充后的狀態(tài)。
[0014]步驟九、如圖1J所示，形成正面金屬層110。如圖1K所示，對所述正面金屬層110進行光刻刻蝕形成源極和柵極，接觸孔109b的頂部連接所述柵極，接觸孔109a的頂部連接所述源極。
[0015]步驟十、如圖1L所示，所述半導(dǎo)體襯底101的背面形成由第二導(dǎo)電類型的重摻雜區(qū)組成的漏區(qū)，在所述漏區(qū)的背面形成背面金屬層111并以所述背面金屬層111作為漏極。
[0016]由圖2A所示可知，溝槽MOSFET的電流流動區(qū)201為形成阱區(qū)106和源區(qū)107并會在多晶硅柵105將大于閾值電壓的工作電壓時會在被多晶硅柵105側(cè)面覆蓋的阱區(qū)106表面產(chǎn)生溝道并形成源漏電流的區(qū)域，電流流動區(qū)201中包括多個溝槽MOSFET的單元結(jié)構(gòu)并聯(lián)形成，由圖2A所示可知，電流流動區(qū)201中的溝槽103呈等間距的平行排列，溝槽103的寬度和間距的和為溝槽MOSFET的單元結(jié)構(gòu)的步進(pitch)，也即多晶娃柵105的步進。通過減小多晶硅105的步進能夠增加溝槽MOSFET的溝道數(shù)目從而使溝槽MOSFET具有低導(dǎo)通電阻的優(yōu)點。然而圖2B所示可知，電流流動區(qū)201中的各溝槽103中的多晶硅柵105都和柵極引出區(qū)中的溝槽103a中的多晶硅柵105連接，并通過在溝槽103a的頂部形成接觸孔109b來引出柵極，也即溝槽103和103a之間的多晶硅柵105之間采用組成多晶硅柵105本身的重摻雜的多晶硅材質(zhì)進行電連接，這會使得器件的輸入電阻主要是柵極電阻較大，導(dǎo)致RC延遲較大。
[0017]另一方面，隨著溝槽MOSFET的Pitch尺寸進一步縮減，柵極和源極接觸孔的形成難度增大，會導(dǎo)致柵源之間的漏電難以抑制，也即柵源的漏電會增加。

【發(fā)明內(nèi)容】

[0018]本發(fā)明所要解決的技術(shù)問題是提供一種溝槽M0SFET，能降低柵極電阻、從而能大大減小RC延遲以拓展器件在高頻電路中的應(yīng)用，能降低柵源短路的風(fēng)險。為此，本發(fā)明還提供一種溝槽MOSFET的制造方法。
[0019]為解決上述技術(shù)問題，本發(fā)明提供的溝槽MOSFET包括:
[0020]溝槽，通過硬質(zhì)掩模層定義并形成于半導(dǎo)體襯底中；在所述溝槽的側(cè)面和底部表面形成有柵介質(zhì)層;在所述溝槽中填充有由多晶硅組成的多晶硅柵。
[0021]溝槽MOSFET包括電流流動區(qū)和柵極引出區(qū)，所述柵極引起區(qū)位于所述電流流動區(qū)的外側(cè)，所述柵極引起區(qū)中的溝槽和所述電流流動區(qū)中的溝槽相連通且所述柵極引起區(qū)中的多晶硅柵和所述電流流動區(qū)中的多晶硅柵相連接。
[0022]在所述電流流動區(qū)的所述半導(dǎo)體襯底表面形成有第一導(dǎo)電類型的阱區(qū)，在所述阱區(qū)表面形成有由第二導(dǎo)電類型的重摻雜區(qū)組成的源區(qū)。
[0023]所述多晶硅柵的頂部表面和所述硬質(zhì)掩模層頂部表面相平且在所述硬質(zhì)掩模層去除后所述多晶硅柵的頂部表面凸出于所述半導(dǎo)體襯底表面;第一介質(zhì)層覆蓋在所述半導(dǎo)體襯底表面且將所述多晶硅柵的頂部凸出部分覆蓋;對所述第一介質(zhì)層回刻后在所述電流流動區(qū)的所述多晶硅柵的頂部凸出部分的兩側(cè)形成由所述第一介質(zhì)層組成的側(cè)墻，所述柵極引起區(qū)中的所述多晶硅柵頂部的所述第一介質(zhì)層被去除、所述多晶硅柵外部的所述第一介質(zhì)層保留。
[0024]以所述第一介質(zhì)層回刻后的圖形為自對準條件，各所述多晶硅柵的頂部的硅被回刻以及各所述源區(qū)的表面的硅被回刻，在各所述多晶硅柵的頂部的硅回刻區(qū)域以及各所述源區(qū)的表面的硅回刻區(qū)域填充有金屬硅化物接觸層;各所述多晶硅柵的頂部的所述金屬硅化物接觸層形成互連結(jié)構(gòu)，所述電流流動區(qū)的各所述多晶硅柵的頂部的側(cè)墻實現(xiàn)所述源區(qū)的金屬硅化物接觸層和所述多晶硅柵的金屬硅化物接觸層之間的自對準隔離結(jié)構(gòu)。
[0025]層間膜形成于所述半導(dǎo)體襯底的正面并覆蓋各所述金屬硅化物接觸層和所述第一介質(zhì)層。
[0026]在所述柵極引起區(qū)中形成有穿過所述層間膜的第一接觸孔，所述第一接觸孔的底部和柵極引出區(qū)的所述多晶硅柵表面的金屬硅化物接觸連接。
[0027]在所述電流流動區(qū)中形成有穿過所述層間膜的第二接觸孔，所述第二接觸孔的底部和所述源區(qū)的表面的金屬硅化物接觸連接。
[0028]柵極和源極由正面金屬層圖形組成，所述第一接觸孔的頂部連接所述柵極，所述第二接觸孔的頂部連接所述源極。
[0029]由第二導(dǎo)電類型的重摻雜區(qū)組成的漏區(qū)形成于所述半導(dǎo)體襯底的背面，在所述漏區(qū)的背面形成有由背面金屬層組成的漏極。
[0030]進一步的改進是，所述半導(dǎo)體襯底為硅襯底。
[0031]進一步的改進是，所述第一介質(zhì)層由氧化膜或氮化膜組成，所述層間膜由氧化膜組成。
[0032]進一步的改進是，所述柵介質(zhì)層為柵氧化層。
[0033]進一步的改進是，各所述金屬硅化物接觸為由鈦和氮化鈦以及鎢沉積后和硅反應(yīng)形成的金屬硅化物。
[0034]進一步的改進是，所述溝槽MOSFET器件為N型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型;或者，所述溝槽MOSFET器件為P型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
[0035]進一步的改進是，所述電流流動區(qū)的溝槽的步進小于I微米，所述溝槽的步進為溝槽的寬度和間距的和。
[0036]為解決上述技術(shù)問題，本發(fā)明提供的溝槽MOSFET的制造方法包括如下步驟:
[0037 ]步驟一、提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成硬質(zhì)掩模層。
[0038]步驟二、采用光刻刻蝕工藝依次對所述硬質(zhì)掩模層和所述半導(dǎo)體襯底進行刻蝕形成溝槽;溝槽MOSFET包括電流流動區(qū)和柵極引出區(qū)，所述柵極引起區(qū)位于所述電流流動區(qū)的外側(cè)，所述柵極引起區(qū)中的溝槽和所述電流流動區(qū)中的溝槽相連通。
[0039]步驟三、在所述溝槽的側(cè)面和底部表面形成柵介質(zhì)層。
[0040]步驟四、進行多晶硅生長在所述溝槽中填充多晶硅形成多晶硅柵;所述柵極引起區(qū)中的多晶硅柵和所述電流流動區(qū)中的多晶硅柵相連接。
[0041]步驟五、對所述多晶硅柵進行回刻，回刻后的所述多晶硅柵的頂部表面和所述硬質(zhì)掩模層頂部表面相平。
[0042]步驟六、去除所述硬質(zhì)掩模層，所述硬質(zhì)掩模層去除后所述多晶硅柵的頂部表面凸出于所述半導(dǎo)體襯底表面。
[0043]步驟七、在電流流動區(qū)的所述半導(dǎo)體襯底表面形成第一導(dǎo)電類型的阱區(qū)，在所述阱區(qū)表面形成由第二導(dǎo)電類型的重摻雜區(qū)組成的源區(qū)。
[0044]步驟八、淀積第一介質(zhì)層，所述第一介質(zhì)層覆蓋在所述半導(dǎo)體襯底表面且將所述多晶硅柵的頂部凸出部分覆蓋。
[0045]步驟九、采用光刻工藝形成第一光刻膠圖形，所述第一光刻膠圖形將所述電流流動區(qū)打開以及將柵極引出區(qū)中的所述多晶硅柵頂部打開，所述柵極引出區(qū)的所述多晶硅柵外部被所述第一光刻膠圖形覆蓋。
[0046]步驟十、以所述第一光刻膠圖形為掩模對所述第一介質(zhì)層進行刻蝕，該刻蝕后在所述電流流動區(qū)的所述多晶硅柵的頂部凸出部分的兩側(cè)形成由所述第一介質(zhì)層組成的側(cè)墻，所述柵極引起區(qū)中的所述多晶硅柵頂部的所述第一介質(zhì)層被去除、所述多晶硅柵外部的所述第一介質(zhì)層保留;之后去除所述第一光刻膠圖形。
[0047]步驟十一、以所述第一介質(zhì)層的圖形為自對準條件進行硅刻蝕，該硅刻蝕在各所述多晶硅柵的頂部以及各所述源區(qū)的表面形成硅回刻區(qū)域。
[0048]步驟十二、形成金屬填充各所述多晶硅柵的頂部以及各所述源區(qū)的表面的硅回刻區(qū)域并進行硅化反應(yīng)形成金屬硅化物接觸層;各所述多晶硅柵的頂部的所述金屬硅化物接觸層形成互連結(jié)構(gòu)，所述電流流動區(qū)的各所述多晶硅柵的頂部的側(cè)墻實現(xiàn)所述源區(qū)的金屬硅化物接觸層和所述多晶硅柵的金屬硅化物接觸層之間的自對準隔離結(jié)構(gòu)。
[0049]步驟十三、形成層間膜，所述層間膜形成于所述半導(dǎo)體襯底的正面并覆蓋各所述金屬硅化物接觸層和所述第一介質(zhì)層。
[0050]步驟十四、形成穿過所述層間膜的接觸孔;第一接觸孔位于所述柵極引起區(qū)中，所述第一接觸孔的底部和柵極引出區(qū)的所述多晶硅柵表面的金屬硅化物接觸連接;第二接觸孔位于所述電流流動區(qū)中，所述第二接觸孔的底部和所述源區(qū)的表面的金屬硅化物接觸連接。
[0051]步驟十五、形成正面金屬層并對所述正面金屬層進行光刻刻蝕形成源極和柵極，所述第一接觸孔的頂部連接所述柵極，所述第二接觸孔的頂部連接所述源極。
[0052]步驟十六、所述半導(dǎo)體襯底的背面形成由第二導(dǎo)電類型的重摻雜區(qū)組成的漏區(qū)，在所述漏區(qū)的背面形成背面金屬層并以所述背面金屬層作為漏極。
[0053]本發(fā)明通過在硬質(zhì)掩模層去除中形成多晶硅柵的凸出結(jié)構(gòu)，以及通過第一介質(zhì)層覆蓋多晶硅柵然后對電流流動區(qū)的所有第一介質(zhì)層和柵極引出區(qū)的多晶硅柵頂部的第一介質(zhì)層進行回刻能在電流流動區(qū)的多晶硅柵的凸出結(jié)構(gòu)兩側(cè)形成側(cè)墻;之后再以回刻后的第一介質(zhì)層為自對準條件進行硅回刻能夠在各多晶硅柵的頂部以及各源區(qū)的表面形成硅回刻區(qū)域，硅回刻區(qū)域為凹槽區(qū)域，其中:在電流流動區(qū)中各多晶硅柵的頂部硅回刻區(qū)域由多晶硅柵兩側(cè)的側(cè)墻自對準定義;在電流流動區(qū)中各源區(qū)的表面的頂部硅回刻區(qū)域由各源區(qū)兩側(cè)的相鄰的多晶硅柵的側(cè)墻自對準定義;在柵極引出區(qū)中各多晶硅柵的頂部硅回刻區(qū)域由多晶硅柵兩側(cè)的側(cè)墻自對準定義。之后，在各多晶硅柵的頂部以及各源區(qū)的表面形成硅回刻區(qū)域都形成金屬硅化物。由于本發(fā)明的各多晶硅柵的頂部以及各源區(qū)的表面形成硅回刻區(qū)域采用自對準定義實現(xiàn)，不需要采用光刻工藝定義，所以本發(fā)明的各多晶硅柵的頂部以及各源區(qū)的表面形成硅回刻區(qū)域能夠做的很小，也即在較小的多晶硅柵的步進如小于I微米的條件下也能實現(xiàn)，所以本發(fā)明能夠?qū)崿F(xiàn)在小步進的溝槽MOSFET中采用金屬硅化物實現(xiàn)各多晶硅柵的連接，相對于現(xiàn)有方法中的電流流動區(qū)和柵極引出區(qū)中的多晶硅柵采用摻雜多晶硅本身實現(xiàn)連接的情形，本發(fā)明能得到極低的柵極電阻，即本發(fā)明能降低柵極電阻、從而能大大減小RC延遲以拓展器件在高頻電路中的應(yīng)用。
[0054]另外，本發(fā)明的各源區(qū)的表面的金屬硅化物接觸和相鄰的各多晶硅柵頂部的金屬硅化物接觸之間通過第一介質(zhì)層的側(cè)墻自對準隔離，能夠防止各源區(qū)和多晶硅柵在接觸位置短路，從而本發(fā)明能降低柵源漏電以及能降低柵源短路的風(fēng)險。
【附圖說明】
[0055]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0056]圖1A-圖1L是現(xiàn)有溝槽MOSFET的制造方法各步驟中的器件結(jié)構(gòu)示意圖；
[0057]圖2A-圖2C是現(xiàn)有溝槽MOSFET的制造方法各步驟中的版圖；
[0058]圖3是本發(fā)明實施例溝槽MOSFET的結(jié)構(gòu)示意圖；
[0059]圖4A-圖4S是本發(fā)明實施例溝槽MOSFET的制造方法各步驟中的器件結(jié)構(gòu)示意圖。
【具體實施方式】
[0060]如圖3所示，是本發(fā)明實施例溝槽MOSFET的結(jié)構(gòu)示意圖；本發(fā)明實施例溝槽MOSFET包括:
[0061]溝槽，通過硬質(zhì)掩模層定義并形成于半導(dǎo)體襯底如娃襯底I中；在所述溝槽的側(cè)面和底部表面形成有柵介質(zhì)層2;在所述溝槽中填充有由多晶硅組成的多晶硅柵3。較佳為，所述柵介質(zhì)層2為柵氧化層，所述硬質(zhì)掩模層由氧化膜或氮化膜組成。
[0062]溝槽MOSFET包括電流流動區(qū)201和柵極引出區(qū)，所述柵極引起區(qū)位于所述電流流動區(qū)201的外側(cè)，所述柵極引起區(qū)中的溝槽和所述電流流動區(qū)201中的溝槽相連通且所述柵極引起區(qū)中的多晶硅柵3和所述電流流動區(qū)201中的多晶硅柵3相連接。所述電流流動區(qū)201和所述柵極引出區(qū)同樣可以參考圖2A所示的版圖結(jié)構(gòu)。
[0063]在所述電流流動區(qū)201的所述半導(dǎo)體襯底I表面形成有第一導(dǎo)電類型的阱區(qū)4，在所述阱區(qū)4表面形成有由第二導(dǎo)電類型的重摻雜區(qū)組成的源區(qū)5。
[0064]所述多晶硅柵3的頂部表面和所述硬質(zhì)掩模層頂部表面相平且在所述硬質(zhì)掩模層去除后所述多晶硅柵3的頂部表面凸出于所述半導(dǎo)體襯底I表面;第一介質(zhì)層6覆蓋在所述半導(dǎo)體襯底I表面且將所述多晶硅柵3的頂部凸出部分覆蓋;對所述第一介質(zhì)層6回刻后在所述電流流動區(qū)201的所述多晶硅柵3的頂部凸出部分的兩側(cè)形成由所述第一介質(zhì)層6組成的側(cè)墻，所述柵極引起區(qū)中的所述多晶硅柵3頂部的所述第一介質(zhì)層6被去除、所述多晶硅柵3外部的所述第一介質(zhì)層6保留。較佳為，所述第一介質(zhì)層6由氧化膜或氮化膜組成。
[0065]以所述第一介質(zhì)層6回刻后的圖形為自對準條件，各所述多晶硅柵3的頂部的硅被回刻以及各所述源區(qū)5的表面的硅被回刻，在各所述多晶硅柵3的頂部的硅回刻區(qū)域以及各所述源區(qū)5的表面的硅回刻區(qū)域填充有金屬硅化物接觸層，其中各所述多晶硅柵3的頂部的金屬娃化物接觸層用標記7b表示，各所述源區(qū)5的表面的金屬娃化物接觸層用標記7a表示，金屬娃化物接觸層7a和7b同時形成，較佳為，各所述金屬娃化物接觸7a和7b為由鈦和氮化鈦以及鎢沉積后和硅反應(yīng)形成的金屬硅化物。本發(fā)明實施例中，金屬硅化物接觸層7a和7b兩側(cè)都為所述第一介質(zhì)層6，也即金屬硅化物接觸層7a和7b的形成區(qū)域由所述第一介質(zhì)層6的圖形結(jié)構(gòu)自對準定義。
[0066]各所述多晶硅柵3的頂部的所述金屬硅化物接觸層7b形成互連結(jié)構(gòu)，也即通過所述金屬硅化物接觸層7b實現(xiàn)各所述多晶硅柵3的連接，相對于現(xiàn)有結(jié)構(gòu)中采用重摻雜多晶硅本身來連接各所述多晶硅柵3的結(jié)構(gòu)，本發(fā)明實施例能夠大大減小各所述多晶硅柵3之間的連接電阻。
[0067]所述電流流動區(qū)201的各所述多晶硅柵3的頂部的側(cè)墻實現(xiàn)所述源區(qū)5的金屬硅化物接觸層和所述多晶硅柵3的金屬硅化物接觸層之間的自對準隔離結(jié)構(gòu)。
[0068]層間膜8形成于所述半導(dǎo)體襯底I的正面并覆蓋各所述金屬硅化物接觸層7a和7b和所述第一介質(zhì)層6 ο較佳為，所述層間膜8由氧化膜組成。
[0069]在所述柵極引起區(qū)中形成有穿過所述層間膜8的第一接觸孔％，所述第一接觸孔9b的底部和柵極引出區(qū)的所述多晶硅柵3表面的金屬硅化物接觸7b連接。
[0070]在所述電流流動區(qū)201中形成有穿過所述層間膜8的第二接觸孔9a，所述第二接觸孔9a的底部和所述源區(qū)5的表面的金屬硅化物接觸7a連接。
[0071]柵極和源極由正面金屬層10圖形組成，所述第一接觸孔9b的頂部連接所述柵極，所述第二接觸孔9a的頂部連接所述源極。
[0072]由第二導(dǎo)電類型的重摻雜區(qū)組成的漏區(qū)形成于所述半導(dǎo)體襯底I的背面，在所述漏區(qū)的背面形成有由背面金屬層11組成的漏極。
[0073]由圖3可知，本發(fā)明實施例中，電流流動區(qū)201中的所述多晶硅柵3連接到柵極引起區(qū)的所述多晶硅柵3并通過柵極引起區(qū)的所述多晶硅柵3頂部的第一接觸孔9b連接到頂部由正面金屬層10組成的柵極，而本發(fā)明實施例中，電流流動區(qū)201中的所述多晶硅柵3和柵極引起區(qū)的所述多晶硅柵3之間的連接由于所述金屬硅化物接觸層7b的存在而能使各多晶硅柵3之間的連接電阻大大降低，所以能使整個柵極電阻降低。
[0074]本發(fā)明實施例中，所述溝槽MOSFET器件為N型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。在其它實施例中，也能為:所述溝槽MOSFET器件為P型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
[0075]另外，由于本發(fā)明實施例中的所述金屬硅化物接觸層7a和7b的形成區(qū)域是由所述第一介質(zhì)層6的圖形結(jié)構(gòu)自對準定義，故能使所述電流流動區(qū)201的溝槽的步進得到縮小，本發(fā)明實施例能使所述電流流動區(qū)201的溝槽的步進縮小到小于I微米的水平，也即本發(fā)明實施例中能夠在較小的溝槽步進的條件小，能夠?qū)崿F(xiàn)在多晶硅柵3的頂部形成金屬硅化物接觸層7b從而能減少柵極電阻，以及由于金屬硅化物接觸層7a和7b之間是通過所述第一介質(zhì)層6形成的側(cè)墻自對準隔離，故本發(fā)明實施例還能防止金屬硅化物接觸層7a和7b之間漏電，從而能防止柵源漏電。
[0076]如圖4A至圖4S所示，是本發(fā)明實施例溝槽MOSFET的制造方法各步驟中的器件結(jié)構(gòu)示意圖，本發(fā)明實施例溝槽MOSFET的制造方法包括如下步驟:
[0077]步驟一、如圖4A所示，提供一半導(dǎo)體襯底如硅襯底1，所述半導(dǎo)體襯底I表面形成硬質(zhì)掩模層301。
[0078]步驟二、如圖4B所示，采用光刻刻蝕工藝依次對所述硬質(zhì)掩模層301和所述半導(dǎo)體襯底I進行刻蝕形成溝槽302;溝槽MOSFET包括電流流動區(qū)201和柵極引出區(qū)，所述柵極引起區(qū)位于所述電流流動區(qū)201的外側(cè)。其中所述柵極引起區(qū)中的溝槽單獨用標記302a表示，所述柵極引起區(qū)中的溝槽302a和所述電流流動區(qū)201中的溝槽302相連通。較佳為，所述硬質(zhì)掩模層301由氧化膜或氮化膜組成。所述電流流動區(qū)201的溝槽302的步進小于I微米，所述溝槽302的步進為溝槽302的寬度和間距的和。
[0079]步驟三、如圖4C所示，在所述溝槽302的側(cè)面和底部表面形成柵介質(zhì)層2。較佳為，所述柵介質(zhì)層2為柵氧化層，采用熱氧化工藝形成。
[0080]步驟四、如圖4D所示，進行多晶硅生長在所述溝槽302中填充多晶硅形成多晶硅柵3;所述柵極引起區(qū)中的多晶硅柵3和所述電流流動區(qū)201中的多晶硅柵3相連接。
[0081]步驟五、如圖4E所示，對所述多晶硅柵3進行回刻，回刻后的所述多晶硅柵3的頂部表面和所述硬質(zhì)掩模層301頂部表面相平。
[0082]步驟六、如圖4F所示，去除所述硬質(zhì)掩模層301，所述硬質(zhì)掩模層301去除后所述多晶硅柵3的頂部表面凸出于所述半導(dǎo)體襯底I表面。
[0083]步驟七、如圖4G所示，在電流流動區(qū)201的所述半導(dǎo)體襯底I表面形成第一導(dǎo)電類型的阱區(qū)4，在所述阱區(qū)4表面形成由第二導(dǎo)電類型的重摻雜區(qū)組成的源區(qū)5。本發(fā)明實施例中，所述溝槽MOSFET器件為N型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。在其它實施例中，也能為:所述溝槽MOSFET器件為P型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
[0084]步驟八、如圖4H所示，淀積第一介質(zhì)層6，所述第一介質(zhì)層6覆蓋在所述半導(dǎo)體襯底I表面且將所述多晶硅柵3的頂部凸出部分覆蓋。較佳為，所述第一介質(zhì)層6由氧化膜或氮化膜組成。
[0085]步驟九、如圖41所示，采用光刻工藝形成第一光刻膠圖形303，所述第一光刻膠圖形303將所述電流流動區(qū)201打開以及將柵極引出區(qū)中的所述多晶硅柵3頂部打開，所述柵極引出區(qū)的所述多晶硅柵3外部被所述第一光刻膠圖形303覆蓋。
[0086]步驟十、如圖4J所示，以所述第一光刻膠圖形303為掩模對所述第一介質(zhì)層6進行刻蝕，該刻蝕后在所述電流流動區(qū)201的所述多晶硅柵3的頂部凸出部分的兩側(cè)形成由所述第一介質(zhì)層6組成的側(cè)墻，所述柵極引起區(qū)中的所述多晶硅柵3頂部的所述第一介質(zhì)層6被去除、所述多晶硅柵3外部的所述第一介質(zhì)層6保留；如圖4K所示，之后去除所述第一光刻膠圖形303。
[0087]步驟十一、如圖4L所示，以所述第一介質(zhì)層6的圖形為自對準條件進行硅刻蝕，該硅刻蝕在各所述多晶硅柵3的頂部以及各所述源區(qū)5的表面形成硅回刻區(qū)域;各所述源區(qū)5的表面的硅回刻區(qū)域用標記304a表示，各所述多晶硅柵3的頂部的硅回刻區(qū)域用標記304b表不。
[0088]步驟十二、如圖4M所示，淀積金屬層7填充各所述多晶硅柵3的頂部以及各所述源區(qū)5的表面的硅回刻區(qū)域并延伸到各硅回刻區(qū)域的外部。較佳為，所述金屬層7由鈦和氮化鈦以及鎢組成。
[0089]如圖4N所示，之后進行硅化反應(yīng)和回刻形成填充各所述多晶硅柵3的頂部以及各所述源區(qū)5的表面的硅回刻區(qū)域的金屬硅化物接觸層，其中各所述多晶硅柵3的頂部的金屬硅化物接觸層用標記7b表示，各所述源區(qū)5的表面的金屬硅化物接觸層用標記7a表示。各所述多晶硅柵3的頂部的所述金屬硅化物接觸層7b形成互連結(jié)構(gòu)，所述電流流動區(qū)201的各所述多晶硅柵3的頂部的側(cè)墻實現(xiàn)所述源區(qū)5的金屬硅化物接觸層和所述多晶硅柵3的金屬硅化物接觸層之間的自對準隔離結(jié)構(gòu)。
[0090]本發(fā)明實施例方法中，金屬硅化物接觸層7a和7b兩側(cè)都為所述第一介質(zhì)層6，也即金屬娃化物接觸層7a和7b的形成區(qū)域由所述第一介質(zhì)層6的圖形結(jié)構(gòu)自對準定義。
[0091]步驟十三、如圖40所示，形成層間膜8，所述層間膜8形成于所述半導(dǎo)體襯底I的正面并覆蓋各所述金屬硅化物接觸層和所述第一介質(zhì)層6。較佳為，所述層間膜8由氧化膜組成。
[0092]步驟十四、形成穿過所述層間膜8的接觸孔，接觸孔的形成步驟包括先進行光刻刻蝕，即刻蝕接觸孔區(qū)域的層間膜8，如圖4P所示；之后再進行接觸孔的金屬填充，如圖4Q所示。本發(fā)明實施例方法中，所述柵極引起區(qū)中的接觸孔為第一接觸孔并用標記9b表示，位于所述電流流動區(qū)201中的的接觸孔為第二接觸孔并用標記9a表示。所述第一接觸孔9b的底部和柵極引出區(qū)的所述多晶硅柵3表面的金屬硅化物接觸7b連接;所述第二接觸孔9a的底部和所述源區(qū)5的表面的金屬娃化物接觸7a連接。
[0093]步驟十五、如圖4R所示，形成正面金屬層10。如圖4S所示，對所述正面金屬層10進行光刻刻蝕形成源極和柵極，所述第一接觸孔9b的頂部連接所述柵極，所述第二接觸孔9a的頂部連接所述源極。
[0094]步驟十六、如圖3所示，所述半導(dǎo)體襯底I的背面形成由第二導(dǎo)電類型的重摻雜區(qū)組成的漏區(qū)，在所述漏區(qū)的背面形成背面金屬層11并以所述背面金屬層11作為漏極。
[0095]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種溝槽MOSFET，其特征在于，包括: 溝槽，通過硬質(zhì)掩模層定義并形成于半導(dǎo)體襯底中；在所述溝槽的側(cè)面和底部表面形成有柵介質(zhì)層;在所述溝槽中填充有由多晶硅組成的多晶硅柵； 溝槽MOSFET包括電流流動區(qū)和柵極引出區(qū)，所述柵極引起區(qū)位于所述電流流動區(qū)的外側(cè)，所述柵極引起區(qū)中的溝槽和所述電流流動區(qū)中的溝槽相連通且所述柵極引起區(qū)中的多晶硅柵和所述電流流動區(qū)中的多晶硅柵相連接； 在所述電流流動區(qū)的所述半導(dǎo)體襯底表面形成有第一導(dǎo)電類型的阱區(qū)，在所述阱區(qū)表面形成有由第二導(dǎo)電類型的重摻雜區(qū)組成的源區(qū)； 所述多晶硅柵的頂部表面和所述硬質(zhì)掩模層頂部表面相平且在所述硬質(zhì)掩模層去除后所述多晶硅柵的頂部表面凸出于所述半導(dǎo)體襯底表面;第一介質(zhì)層覆蓋在所述半導(dǎo)體襯底表面且將所述多晶硅柵的頂部凸出部分覆蓋;對所述第一介質(zhì)層回刻后在所述電流流動區(qū)的所述多晶硅柵的頂部凸出部分的兩側(cè)形成由所述第一介質(zhì)層組成的側(cè)墻，所述柵極引起區(qū)中的所述多晶硅柵頂部的所述第一介質(zhì)層被去除、所述多晶硅柵外部的所述第一介質(zhì)層保留； 以所述第一介質(zhì)層回刻后的圖形為自對準條件，各所述多晶硅柵的頂部的硅被回刻以及各所述源區(qū)的表面的硅被回刻，在各所述多晶硅柵的頂部的硅回刻區(qū)域以及各所述源區(qū)的表面的硅回刻區(qū)域填充有金屬硅化物接觸層;各所述多晶硅柵的頂部的所述金屬硅化物接觸層形成互連結(jié)構(gòu)，所述電流流動區(qū)的各所述多晶硅柵的頂部的側(cè)墻實現(xiàn)所述源區(qū)的金屬硅化物接觸層和所述多晶硅柵的金屬硅化物接觸層之間的自對準隔離結(jié)構(gòu)； 層間膜形成于所述半導(dǎo)體襯底的正面并覆蓋各所述金屬硅化物接觸層和所述第一介質(zhì)層； 在所述柵極引起區(qū)中形成有穿過所述層間膜的第一接觸孔，所述第一接觸孔的底部和柵極引出區(qū)的所述多晶硅柵表面的金屬硅化物接觸連接； 在所述電流流動區(qū)中形成有穿過所述層間膜的第二接觸孔，所述第二接觸孔的底部和所述源區(qū)的表面的金屬硅化物接觸連接； 柵極和源極由正面金屬層圖形組成，所述第一接觸孔的頂部連接所述柵極，所述第二接觸孔的頂部連接所述源極； 由第二導(dǎo)電類型的重摻雜區(qū)組成的漏區(qū)形成于所述半導(dǎo)體襯底的背面，在所述漏區(qū)的背面形成有由背面金屬層組成的漏極。2.如權(quán)利要求1所述的溝槽MOSFET，其特征在于:所述半導(dǎo)體襯底為硅襯底。3.如權(quán)利要求1或2所述的溝槽MOSFET，其特征在于:所述第一介質(zhì)層由氧化膜或氮化膜組成，所述層間膜由氧化膜組成。4.如權(quán)利要求1或2所述的溝槽MOSFET，其特征在于:所述柵介質(zhì)層為柵氧化層。5.如權(quán)利要求1或2所述的溝槽MOSFET，其特征在于:各所述金屬硅化物接觸為由鈦和氮化鈦以及鎢沉積后和硅反應(yīng)形成的金屬硅化物。6.如權(quán)利要求1或2所述的溝槽MOSFET，其特征在于:所述溝槽MOSFET器件為N型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型;或者，所述溝槽MOSFET器件為P型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。7.如權(quán)利要求1或2所述的溝槽MOSFET，其特征在于:所述電流流動區(qū)的溝槽的步進小于I微米，所述溝槽的步進為溝槽的寬度和間距的和。8.一種溝槽MOSFET的制造方法，其特征在于，包括如下步驟: 步驟一、提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成硬質(zhì)掩模層； 步驟二、采用光刻刻蝕工藝依次對所述硬質(zhì)掩模層和所述半導(dǎo)體襯底進行刻蝕形成溝槽;溝槽MOSFET包括電流流動區(qū)和柵極引出區(qū)，所述柵極引起區(qū)位于所述電流流動區(qū)的外側(cè)，所述柵極引起區(qū)中的溝槽和所述電流流動區(qū)中的溝槽相連通； 步驟三、在所述溝槽的側(cè)面和底部表面形成柵介質(zhì)層； 步驟四、進行多晶硅生長在所述溝槽中填充多晶硅形成多晶硅柵;所述柵極引起區(qū)中的多晶硅柵和所述電流流動區(qū)中的多晶硅柵相連接； 步驟五、對所述多晶硅柵進行回刻，回刻后的所述多晶硅柵的頂部表面和所述硬質(zhì)掩模層頂部表面相平； 步驟六、去除所述硬質(zhì)掩模層，所述硬質(zhì)掩模層去除后所述多晶硅柵的頂部表面凸出于所述半導(dǎo)體襯底表面； 步驟七、在電流流動區(qū)的所述半導(dǎo)體襯底表面形成第一導(dǎo)電類型的阱區(qū)，在所述阱區(qū)表面形成由第二導(dǎo)電類型的重摻雜區(qū)組成的源區(qū)； 步驟八、淀積第一介質(zhì)層，所述第一介質(zhì)層覆蓋在所述半導(dǎo)體襯底表面且將所述多晶硅柵的頂部凸出部分覆蓋； 步驟九、采用光刻工藝形成第一光刻膠圖形，所述第一光刻膠圖形將所述電流流動區(qū)打開以及將柵極引出區(qū)中的所述多晶硅柵頂部打開，所述柵極引出區(qū)的所述多晶硅柵外部被所述第一光刻膠圖形覆蓋； 步驟十、以所述第一光刻膠圖形為掩模對所述第一介質(zhì)層進行刻蝕，該刻蝕后在所述電流流動區(qū)的所述多晶硅柵的頂部凸出部分的兩側(cè)形成由所述第一介質(zhì)層組成的側(cè)墻，所述柵極引起區(qū)中的所述多晶硅柵頂部的所述第一介質(zhì)層被去除、所述多晶硅柵外部的所述第一介質(zhì)層保留;之后去除所述第一光刻膠圖形； 步驟十一、以所述第一介質(zhì)層的圖形為自對準條件進行硅刻蝕，該硅刻蝕在各所述多晶硅柵的頂部以及各所述源區(qū)的表面形成硅回刻區(qū)域； 步驟十二、形成金屬填充各所述多晶硅柵的頂部以及各所述源區(qū)的表面的硅回刻區(qū)域并進行硅化反應(yīng)形成金屬硅化物接觸層;各所述多晶硅柵的頂部的所述金屬硅化物接觸層形成互連結(jié)構(gòu)，所述電流流動區(qū)的各所述多晶硅柵的頂部的側(cè)墻實現(xiàn)所述源區(qū)的金屬硅化物接觸層和所述多晶硅柵的金屬硅化物接觸層之間的自對準隔離結(jié)構(gòu)； 步驟十三、形成層間膜，所述層間膜形成于所述半導(dǎo)體襯底的正面并覆蓋各所述金屬硅化物接觸層和所述第一介質(zhì)層；步驟十四、形成穿過所述層間膜的接觸孔;第一接觸孔位于所述柵極引起區(qū)中，所述第一接觸孔的底部和柵極引出區(qū)的所述多晶硅柵表面的金屬硅化物接觸連接;第二接觸孔位于所述電流流動區(qū)中，所述第二接觸孔的底部和所述源區(qū)的表面的金屬硅化物接觸連接；步驟十五、形成正面金屬層并對所述正面金屬層進行光刻刻蝕形成源極和柵極，所述第一接觸孔的頂部連接所述柵極，所述第二接觸孔的頂部連接所述源極； 步驟十六、所述半導(dǎo)體襯底的背面形成由第二導(dǎo)電類型的重摻雜區(qū)組成的漏區(qū)，在所述漏區(qū)的背面形成背面金屬層并以所述背面金屬層作為漏極。9.如權(quán)利要求8所述的溝槽MOSFET的制造方法，其特征在于:所述半導(dǎo)體襯底為娃襯底。10.如權(quán)利要求8或9所述的溝槽MOSFET的制造方法，其特征在于:所述第一介質(zhì)層由氧化膜或氮化膜組成，所述層間膜由氧化膜組成。11.如權(quán)利要求8或9所述的溝槽MOSFET的制造方法，其特征在于:所述柵介質(zhì)層為柵氧化層。12.如權(quán)利要求8或9所述的溝槽MOSFET的制造方法，其特征在于:各所述金屬硅化物接觸為由鈦和氮化鈦以及鎢沉積后和硅反應(yīng)形成的金屬硅化物。13.如權(quán)利要求8或9所述的溝槽MOSFET的制造方法，其特征在于:所述溝槽MOSFET器件為N型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型；或者，所述溝槽MOSFET器件為P型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。14.如權(quán)利要求8或9所述的溝槽MOSFET的制造方法，其特征在于:所述電流流動區(qū)的溝槽的步進小于I微米，所述溝槽的步進為溝槽的寬度和間距的和。
【文檔編號】H01L29/78GK106057676SQ201610374766
【公開日】2016年10月26日
【申請日】2016年5月31日
【發(fā)明人】范讓萱, 繆進征
【申請人】上海華虹宏力半導(dǎo)體制造有限公司