Mim電容器及其形成方法
【專利摘要】本發(fā)明一些實(shí)施例提供了一種封裝件，封裝件包括無機(jī)介電層和電容器。電容器包括：底部電極，底部電極的頂面與無機(jī)介電層的頂面接觸；位于底部電極上方的絕緣體；以及位于絕緣體上方的頂部電極。封裝件還包括覆蓋電容器的聚合物層，聚合物層的部分與電容器共平面并且環(huán)繞電容器。聚合物層接觸無機(jī)介電材料層的頂面。本發(fā)明還涉及MIM電容器及其形成方法。
【專利說明】
MIM電容器及其形成方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及Μ頂電容器及其形成方法。
【背景技術(shù)】
[0002] 金屬-絕緣體-金屬（Μ頂）電容器已經(jīng)廣泛地應(yīng)用于諸如混合信號電路、模擬電 路、射頻（RF)電路、動態(tài)隨機(jī)存取存儲器（DRAM)、嵌入式DRAM以及邏輯運(yùn)算電路的功能電 路。在芯片上系統(tǒng)應(yīng)用中，必須將用于不同功能電路的不同的電容器集成在同一芯片上以 用于不同的目的。例如，在混合信號電路中，電容器用作去耦電容器和高頻噪音濾波器。對 于DRAM和嵌入式DRAM電路，電容器用于記憶存儲器件（memory storage)，而對于RF電路， 在振蕩器和相移網(wǎng)絡(luò)中使用電容器以用于耦合和/或分路目的。對于微處理器，電容器用 于去耦。在同一芯片上結(jié)合這些電容器的傳統(tǒng)方式是在不同的金屬層中制造電容器。
[0003] 去耦電容器用于將電網(wǎng)絡(luò)的一些部分與其他部分去耦。通過去耦電容器將由特定 電路元件導(dǎo)致的噪音分流，因此降低了噪音生成電路元件對鄰近電路的影響。此外，去耦電 容器也用在電源中，以便電源可以適應(yīng)電流消耗中的變化，從而使電源電壓的變化最小化。 當(dāng)在器件中的電流消耗改變時，電源自身不能立即響應(yīng)該改變。因此，響應(yīng)于從數(shù)百千赫茲 至數(shù)百兆赫茲的范圍的頻率下的電路消耗，去耦電容器可以用作能量儲存器以保持電源電 壓。

【發(fā)明內(nèi)容】

[0004] 為了解決現(xiàn)有技術(shù)中的問題，根據(jù)本發(fā)明的一些實(shí)施例，提供了一種封裝件，包 括：無機(jī)介電層；電容器，包括：底部電極，所述底部電極的頂面與所述無機(jī)介電層的頂面 接觸；絕緣體，位于所述底部電極上方；和頂部電極，位于所述絕緣體上方；以及第一聚合 物層，覆蓋所述電容器，其中，所述第一聚合物層接觸所述無機(jī)介電材料層的頂面，所述第 一聚合物層的部分與所述電容器共平面并且環(huán)繞所述電容器。
[0005] 根據(jù)本發(fā)明的另一些實(shí)施例，提供了一種封裝件，包括：電容器，包括：底部電極； 絕緣體，位于所述底部電極上方；以及頂部電極，位于所述絕緣體上方；第一聚合物層，覆 蓋所述電容器，所述第一聚合物層的部分與所述電容器共平面并且環(huán)繞所述電容器；以及 對準(zhǔn)標(biāo)記，包括位于所述第一聚合物層中的上部，其中，所述對準(zhǔn)標(biāo)記包括由與所述電容器 的相同的材料形成的相同的層，并且其中，所述對準(zhǔn)標(biāo)記是電浮置的。
[0006] 根據(jù)本發(fā)明的又一些實(shí)施例，提供了一種方法，包括：在第一介電層上方形成第一 導(dǎo)電層；在所述第一導(dǎo)電層上方形成絕緣層；在所述絕緣層上方形成第二導(dǎo)電層；圖案化 所述絕緣層和所述第二導(dǎo)電層，所述絕緣層和所述第二導(dǎo)電層的每個都具有剩余的部分； 形成覆蓋圖案化的所述絕緣層以及圖案化的所述第二導(dǎo)電層的介電層；圖案化所述第一導(dǎo) 電層，所述第二導(dǎo)電層的剩余部分、所述絕緣層的剩余部分和所述第一導(dǎo)電層的剩余部分 分別形成電容器的頂部電極、電容器絕緣體和底部電極；以及設(shè)置第一聚合物層以覆蓋所 述電容器，所述第一聚合物層包括與所述電容器齊平的部分。
【附圖說明】
[0007] 當(dāng)結(jié)合附圖進(jìn)行閱讀時，從以下詳細(xì)描述可最佳地理解本發(fā)明的各個方面。應(yīng)該 注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個部件未按比例繪制。實(shí)際上，為了清楚的討論，各種部件 的尺寸可以被任意增大或減小。
[0008] 圖1示出了根據(jù)一些實(shí)施例的封裝件的截面圖，其中，在封裝件中的頂部聚合物 層中形成電容器；
[0009] 圖2示出了根據(jù)一些實(shí)施例的封裝件的截面圖，其中，在封裝件中的頂部聚合物 層下面的聚合物層中形成電容器；
[0010] 圖3至圖14示出了根據(jù)一些實(shí)施例的在封裝件的形成中的中間階段的截面圖和 頂視圖；以及
[0011] 圖15示出了根據(jù)一些實(shí)施例的用于在聚合物層中形成電容器的工藝流程圖。
【具體實(shí)施方式】
[0012] 以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的的不同特征的不同實(shí)施例或?qū)嵗Ｏ?面描述了組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā) 明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部 件以直接接觸的方式形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成 額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各 個實(shí)例中重復(fù)參考標(biāo)號和/或字符。該重復(fù)是為了簡單和清楚的目的，并且其本身不指示 所討論的各個實(shí)施例和/或配置之間的關(guān)系。
[0013] 而且，為了便于描述，在此可以使用諸如"在…下方"、"在…下面"、"下"、"在…之 上"、"上"等空間相對術(shù)語以描述如圖所示的一個元件或部件與另一個（或另一些）元件或 部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同 方位。裝置可以以其他方式定向（旋轉(zhuǎn)90度或在其他方位上），并且在此使用的空間相對 描述符可以同樣地作出相應(yīng)的解釋。
[0014] 根據(jù)各個示例性實(shí)施例提供了一種封裝件及其形成方法。示出了形成封裝件的中 間階段。討論了實(shí)施例的變化。貫穿各個視圖和說明性實(shí)施例，相同的參考標(biāo)號用于指示 相同的元件。
[0015] 參照圖1，提供包括半導(dǎo)體襯底10的晶圓2。半導(dǎo)體襯底10可以是塊狀硅襯底或 絕緣體上娃襯底?？蛇x地，也可以使用包括族ΠΙ族、IV族和/或V族元素的其他半導(dǎo)體材 料，其他半導(dǎo)體材料可以包括硅鍺、碳化硅和/或III至V族化合物半導(dǎo)體材料。在半導(dǎo)體 襯底10的表面處形成諸如晶體管（示意性地示出為12)的集成電路器件。晶圓2還可以 包括位于半導(dǎo)體襯底10上方的層間電介質(zhì)（ILD) 14和互連結(jié)構(gòu)16?；ミB結(jié)構(gòu)16包括形成 在介電層18中的金屬線20和通孔22。下文中可以將位于同一層級（level)處的金屬線共 同地稱為金屬層。因此，互連結(jié)構(gòu)16可以包括通過通孔22互連的多個金屬層。金屬線20 和通孔22可以由銅或銅合金形成，盡管它們也可以由其他金屬形成。根據(jù)本發(fā)明的一些實(shí) 施例，介電層18包括低k介電材料。例如，低k介電材料的介電常數(shù)（k值）可以低于3.0 或低于約2. 5。
[0016] 金屬焊盤30形成在互連結(jié)構(gòu)16上方，并且可以通過金屬線20和通孔22電連接至 集成電路器件12。雖然可以使用其他金屬的材料，但是金屬焊盤30可以是鋁焊盤或鋁-銅 焊盤，并且因此在下文可選地稱為鋁焊盤30。例如，金屬焊盤30可以具有在約99. 5%和約 99.9%之間的鋁（原子）百分比，以及在約0.1%和約0.5%之間的銅百分比。根據(jù)本發(fā)明 的一些實(shí)施例，金屬焊盤30與下面的位于互連結(jié)構(gòu)16中的頂部金屬層中的金屬線（或焊 盤）物理連接。例如，如圖1所示，金屬焊盤30具有與金屬焊盤29的頂面接觸的底面。
[0017] 也如圖1所示，在互連結(jié)構(gòu)16上方形成鈍化層32。鈍化層32具有大于3. 8的k 值并且使用非低k介電材料形成。根據(jù)本發(fā)明的一些實(shí)施例，鈍化層32是包括氧化硅層 (未示出）和位于氧化硅層上方的氮化硅層（未示出）的復(fù)合層。鈍化層32也可以由其他 無孔的介電材料形成，諸如未摻雜的硅酸鹽玻璃（USG)、氮氧化硅等。
[0018] 圖案化鈍化層32,以便鈍化層的一些部分覆蓋鋁焊盤30的邊緣部分，以及通過鈍 化層32中的開口暴露鋁焊盤30的中心部分。根據(jù)本發(fā)明的一些實(shí)施例，鈍化層32和金屬 焊盤30具有一些彼此平齊的部分。
[0019] 在金屬焊盤30和鈍化層32上方形成聚合物層36。也圖案化聚合物層36以形成 開口，通過聚合物層36中的開口暴露金屬焊盤30的中心部分。根據(jù)本發(fā)明的一些實(shí)施例， 聚合物層36由聚苯并惡唑（ΡΒ0)形成。在可選實(shí)施例中，聚合物層36由諸如聚酰亞胺、苯 并環(huán)丁烯（BCB)等的其他聚合物形成。聚合物層36的材料可以是光敏的，盡管也可以使用 非光敏材料。
[0020] 后鈍化互連件（PPI) 38形成為具有位于聚合物層36上方的線部分38A (稱為PPI 線）、以及延伸至聚合物層36內(nèi)的通孔部分38B (稱為PPI通孔）。因此，PPI線38A電連 接至金屬焊盤30。
[0021] 在聚合物層36和PPI上方形成介電層40和聚合物層42。根據(jù)本發(fā)明的一些實(shí)施 例，介電層40由包括氧化娃、碳化娃、碳氧化娃、氮化娃等的無機(jī)介電材料形成。此外，介電 層40可以包括由不同的材料形成的兩個以上的層。例如，介電層40可以由氮化硅層和碳 化硅層上方的氧化硅層形成。
[0022] 在介電層40上方形成聚合物層42,并且也圖案化聚合物層42以形成開口，在開口 中形成通孔44。根據(jù)本發(fā)明的一些實(shí)施例，聚合物層42由ΡΒ0形成。在可選實(shí)施例中，聚 合物層42由諸如聚酰亞胺、BCB等的其他聚合物形成。聚合物層36的材料可以是光敏的， 盡管也可以使用非光敏材料。聚合物層42和聚合物層36可以由相同類型的聚合物形成， 或可以由不同類型的聚合物形成。
[0023] 根據(jù)本發(fā)明的一些實(shí)施例，電容器46和對準(zhǔn)標(biāo)記48嵌入在聚合物層42中。電容 器46和對準(zhǔn)標(biāo)記48的底面可以與介電層40的頂面接觸。電容器46和對準(zhǔn)標(biāo)記48可以 具有相同的層狀結(jié)構(gòu)，電容器46中的每層具有在對準(zhǔn)標(biāo)記48中的對應(yīng)的層，反之亦然。對 準(zhǔn)標(biāo)記48可以是電浮置的。根據(jù)本發(fā)明的一些實(shí)施例，電容器46是去耦電容器，電容器46 的頂部電極和底部電極分別電連接至諸如VDD和VSS的電源線。因此，電容器46用于過濾 噪音并且也用作能量儲存（power storage)器以用于減小由來自電源的電流消耗導(dǎo)致的電 壓變化。根據(jù)本發(fā)明的可選實(shí)施例，將電容器46的頂部電極和底部電極連接至信號線，以 及電容器46用于過濾噪音。將電容器46的頂部電極和底部電極連接至延伸至聚合物層42 的頂面的通孔44。
[0024] 在聚合物層42的上方形成PPI 50,并且將PPI 50電連接至通孔44。PPI 50包括 多條重分布線。根據(jù)本發(fā)明的一些實(shí)施例，PPI 50和PPI 38的結(jié)構(gòu)不同。例如，PPI 38包 括使用相同的材料同時形成的PPI線38A和通孔38B。因此，PPI線38A連續(xù)地連接至相應(yīng) 的通孔38B，在PPI線38A和相應(yīng)的通孔38B之間沒有可分辨的界面。在PPI線38A和通孔 38B形成共形部件，PPI線38A的厚度TP1和通孔38B的厚度TP2基本上彼此相等，例如，具 有小于約20%的不同。另一方面，PPI 50的全部（或基本上全部）可以在聚合物層42上 方。PPI 50和通孔44在不同的工藝中形成，并且可以由不同的材料形成。因此，在PPI 50 和相應(yīng)的連接通孔44之間可以存在可分辨的界面。此外，PPI通孔38B的頂面不是平坦的， 并且可以包括低于PPI線38A的頂面的部分，或甚至低于聚合物層36的頂面。另一方面， PPI 50的頂面是基本上平坦的。
[0025] PPI 38和PPI 50的結(jié)構(gòu)的不同是由它們的形成工藝的不同導(dǎo)致的。例如，PPI 38 的形成可以包括在聚合物層36上方形成延伸至聚合物層36中的開口內(nèi)的毯狀晶種層（未 示出），形成掩模（未示出）以覆蓋毯狀晶種層的一些部分以及實(shí)施鍍。在鍍之后，去除掩 模層，并且去除晶種層的被掩模層覆蓋的部分，留下PPI 38。因此PPI 38的頂面的拓?fù)浣Y(jié) 構(gòu)是跟隨聚合物層36和聚合物層36中的開口的拓?fù)浣Y(jié)構(gòu)（topology)。另一方面，如圖13A 和14,單獨(dú)地形成通孔44和PPI 50,以及因此通孔44的頂面與聚合物層42的頂面基本上 齊平。因此，PPI 50可以具有基本上平坦的頂面。
[0026] 根據(jù)一些實(shí)施例，PPI 50位于環(huán)繞PPI 50的模塑料52中，并且接觸聚合物層42 的頂面。PPI 50的頂面和側(cè)壁也可以與模塑料52物理接觸。
[0027] 根據(jù)本發(fā)明的一些實(shí)施例，形成電連接件54以電連接至PPI 50。電連接件54可 以包括金屬區(qū)，金屬區(qū)可以包括放置在PPI 50上的焊料球。電連接件54也可以包括金屬 柱。在電連接件54包括焊料的實(shí)施例中，可以放置或鍍焊料，并且焊料的鍍可以類似于PPI 38的形成。電連接件54具有位于模塑料52的頂面上方的上部，以及嵌入在模塑料52中的 下部。
[0028] 在形成電連接件54之后，可以將晶圓2切割成單獨(dú)的封裝件56,每個封裝件均包 括一個電容器46和集成電路器件12。
[0029] 圖2示出了根據(jù)本發(fā)明的可選實(shí)施例的晶圓2的截面圖。除非特別聲明，否則在 這些實(shí)施例中的組件的材料和形成方法與相似的組件基本相同，該相似的組件通過在圖1 示出的實(shí)施例中的相同的參考標(biāo)號來標(biāo)記。因此在圖1示出的實(shí)施例的討論中可以發(fā)現(xiàn)關(guān) 于圖2中示出的組件的形成工藝和材料的細(xì)節(jié)。
[0030] 圖2中示出的晶圓2不同于圖1中示出的晶圓2,不同之處在于，圖2中在聚合物 層36中而不是聚合物層42中形成電容器46和對準(zhǔn)標(biāo)記48。因此，在聚合物層36下面而 不是在聚合物層42下面形成介電層40。在這些實(shí)施例中，聚合物層36的頂面與聚合層42 的底面接觸。
[0031] 電容器46的底面與介電層40的頂面接觸。此外，電容器46被聚合物層36環(huán)繞， 也被聚合物層36覆蓋。在聚合物層36中形成一些通孔44以連接至電容器46的頂部電極 和底部電極。額外的通孔44形成為延伸至介電層40和聚合物層36內(nèi)以電連接至金屬焊 盤30。
[0032] 根據(jù)圖2中示出的實(shí)施例，PPI 50和PPI 38的結(jié)構(gòu)也不同。例如，PPI50包括使 用相同的材料同時形成的PPI線50A和通孔50B。因此，PPI線50A連續(xù)地連接至對應(yīng)的通 孔50B，PPI線50A和相應(yīng)的通孔50B之間沒有可分辨的界面。另一方面，PPI 38 (包括多 條重分布線）的全部可以位于聚合物層36上方。在不同的工藝中并且可以由不同的材料 形成PPI 38和通孔44。因此，在PPI 38和對應(yīng)的連接通孔44之間可以存在可分辨的界 面。此外，PPI通孔50B的頂面并不是平坦的，并且可以包括比PPI線50A的頂面低，甚至 比聚合物層42的頂面低的部分。另一方面，通孔44的頂面是基本上平坦的。
[0033] 圖3至圖14示出了根據(jù)一些實(shí)施例的在晶圓2的一些部分的形成中的中間階段 的截面圖和頂視圖。圖3至圖14所示的部分包括電容器46、對準(zhǔn)標(biāo)記48的部分以及一些 上面的和下面的部分。在圖15示出的工藝流程中也示意性地示出了圖3至圖14中示出的 步驟。在隨后的討論中，參照圖15中的工藝步驟討論了圖3至圖14所述的工藝步驟。
[0034] 參照圖3,晶圓2包括：用于在其中形成電容器的電容器區(qū)域100 ;用于形成連接 至邏輯（核心）器件12 (圖1和圖1)的邏輯區(qū)200 ;以及用于在其中形成對準(zhǔn)標(biāo)記的對準(zhǔn) 標(biāo)記區(qū)300。提供導(dǎo)電部件30/38。未示出晶圓2的在導(dǎo)電部件30/38下面的部分或晶圓2 的與導(dǎo)電部件30/38共平面的部分。在圖1中的實(shí)施例中，導(dǎo)電部件30/38是PP138的部 分。在圖2的實(shí)施例中，導(dǎo)電部件30/38是金屬焊盤30的部分。
[0035] 在導(dǎo)電部件30/38上方形成介電層40。相應(yīng)的步驟示出為圖15中示出的工藝流 程400的步驟402。應(yīng)當(dāng)意識到，盡管圖3示出了介電層40是平平坦的層，但是介電層40 實(shí)際上可以具有如圖1或圖2中示出的拓?fù)浣Y(jié)構(gòu)。介電層40包括介電層40A和位于介電 層40A上方的介電層40B。根據(jù)一些實(shí)施例，介電層40A和40B由不同的材料形成，不同的 材料可以是無機(jī)材料。例如，介電層40A可以由SiC形成。介電層40A的厚度T1可以在約 400A和約700人之間的范圍內(nèi)。介電層40B可以由氧化硅形成。介電層40B的厚度T2可 以在約800A和約1200A之間的范圍內(nèi)?？梢允褂玫入x子體增強(qiáng)化學(xué)汽相沉積（PECVD)、 低壓化學(xué)汽相沉積（LPCVD)、原子層沉積（ALD)等來形成介電層40A和40B。
[0036] 參照圖4,蝕刻介電層40B的部分以形成凹槽64。相應(yīng)的步驟示出為圖15中示出 的工藝流程400中的步驟404。介電層40A用作蝕刻停止層，以及因此介電層40A的頂面暴 露于凹槽64。凹槽64的頂視圖具有易于識別的形狀，其中可獲得的形狀包括十字形、三角 形、六邊形等。
[0037] 接下來，參照圖5,形成多個層66、68、70和72作為堆疊件，并且形成為毯狀層。相 應(yīng)的步驟示出為圖15中示出的工藝流程400的步驟406。根據(jù)本發(fā)明的一些示例性實(shí)施 例，導(dǎo)電層66由TiN形成，導(dǎo)電層66的厚度T3在約300美和約500A的范圍內(nèi)。介電層 68可以由堆疊的層Zr0 2/Al203/Zr02(ZAZ)形成，介電層68的厚度T4在約8〇A和約120人 之間的范圍內(nèi)。ZAZ具有有利的特征：具有低等效氧化物厚度，以及因此得到的電容器的電 容值高。導(dǎo)電層70可以由TiN形成，導(dǎo)電層70的厚度T5在約300A和約500A的范圍內(nèi)。 層72(其為抗反射涂層）可以由SiON形成，層72的厚度T6可以在約250A和約350A的 范圍內(nèi)。堆疊的層66、68、70和72延伸至凹槽64內(nèi)（圖4)，并且因此堆疊的層66、68、70 和72在對準(zhǔn)標(biāo)記區(qū)300中形成凹槽74。
[0038] 在光刻工藝中圖案化層70和72以形成頂部電極。相應(yīng)的步驟示出為圖15中示 出的工藝流程400的步驟408。如圖6中所示，在電容器區(qū)100中，圖案化的層70和72分 別具有剩余的部分70A和72A。在對準(zhǔn)標(biāo)記區(qū)300中，圖案化的層70和72還分別具有剩 余的部分70B和72B。在圖案化期間，層72可以用作抗反射涂層。此外，在光刻工藝期間， 圖5中示出的凹槽用作對準(zhǔn)標(biāo)記以對準(zhǔn)光刻掩模的位置，并且使用對準(zhǔn)標(biāo)記確定圖案化的 部分70A和72A的位置。
[0039] 接下來，如圖7所示，形成介電層76和78。相應(yīng)的步驟示出為圖15所示的工藝流 程400中的步驟410。根據(jù)本發(fā)明的一些示例性實(shí)施例，介電層76由氧化硅形成，介電層 76的厚度T7在約150A和約250A的范圍內(nèi)。介電層78可以由SiN形成，介電層78的厚 度T8在約400A和約600蓋的范圍內(nèi)。
[0040] 圖8示出了層66、68、76和78的進(jìn)一步圖案化。相應(yīng)的步驟示出為圖15中的工 藝流程400中的步驟412。因此電容器區(qū)100中的圖案化的層形成電容器46。在電容器46 中，層66、68和70A分別是底部電容器電極、電容器絕緣體和頂部電容器電極。電容器46 因此是金屬-絕緣體-金屬（M頂）電容器。
[0041] 此外，在對準(zhǔn)標(biāo)記區(qū)300中，形成對準(zhǔn)標(biāo)記48。由于對準(zhǔn)標(biāo)記48與電容器46同時 形成，因此電容器46和對準(zhǔn)標(biāo)記48可以具有相同數(shù)目的層，在電容器46中的每層對應(yīng)于 對準(zhǔn)標(biāo)記48中的層中的一個，并且反之亦然。此外，對準(zhǔn)標(biāo)記48可以具有與介電層40B的 頂面接觸的第一底面以及與介電層40A的頂面接觸的第二底面，對準(zhǔn)標(biāo)記48的部分穿過介 電層40A。得到的對準(zhǔn)標(biāo)記48形成為與其他導(dǎo)電部件隔離的隔離部件。
[0042] 接下來，如圖9所示，形成聚合物層84。聚合物層84可以是圖1中示出的實(shí)施例 中的聚合物層42的下部或圖2中所示的實(shí)施例中的聚合物層36的下部。對準(zhǔn)標(biāo)記48完 全嵌入在包括聚合物層84和介電層40的介電層中，并且是電浮置的。聚合物層84的厚度 在約2千A和約5千A的范圍內(nèi)。在聚合物層84的上方進(jìn)一步形成硬掩模層80和抗反射 涂層82。根據(jù)一些實(shí)施例，硬掩模層80由SiN形成，并且其厚度在約400Λ和約600A之 間的范圍內(nèi)?？狗瓷渫繉?2可以由SiON形成，并且其厚度可以在約500A和約700A之 間的范圍內(nèi)。
[0043] 然后圖案化硬掩模層80,接著去除抗反射涂層82。在圖10中示出所得到的結(jié)構(gòu)。 因此在硬掩模層80中形成開口 81，從而暴露下面的聚合物層84。如圖11所示，在隨后的 步驟中，形成聚合物層86。圖9至圖11中示出的步驟示出為圖15中示出的工藝流程400 的步驟414。聚合物層86的厚度可以在約25千Λ和約45千▲之間的范圍內(nèi)。聚合物層 84和86可以由相同的聚合物材料或不同的聚合物形成。抗反射涂層88在聚合物層86上 方形成并且可以由SiON形成，抗反射涂層88的厚度在約500人和約700人之間的范圍內(nèi)。
[0044] 參照圖12,實(shí)施光刻工藝。圖案化抗反射涂層88、聚合物層86、硬掩模層80和聚 合物層84以在聚合物層86中形成溝槽90以及在聚合物層84中形成通孔開口 92 (包括 92A、92B和92C)。通過硬掩模層80的圖案限定以及通過開口 81(圖10)的尺寸和位置限定 通孔開口 92的圖案。因此，可以在相同的圖案化工藝中形成溝槽90和通孔開口 92。頂部 電極70A和底部電極66分別暴露于通孔開口 92A和92B。邏輯區(qū)200中的導(dǎo)電部件30/38 的一個暴露于開口 92C。
[0045] 圖13A示出了導(dǎo)電通孔44A、44B和44C的形成，通過用諸如銅、鋁、鎢、鈷或它們的 合金的導(dǎo)電材料填充溝槽90和通孔開口 92來形成導(dǎo)電通孔44A、44B和44C。相應(yīng)的步驟 示出為圖15中示出的工藝流程400的步驟416?？梢酝ㄟ^諸如化學(xué)鍍的選擇鍍來實(shí)施填 充。在得到的結(jié)構(gòu)中，通孔44A、44B和44C的頂面可以齊平于、稍高于或稍低于聚合物層86 的頂面或?qū)?8的頂面。導(dǎo)電通孔44A、44B和44C因此分別電連接至頂部電極70A、底部電 極66和導(dǎo)電部件30/38。
[0046] 如圖13A所示，通孔44A包括位于聚合物層86中的上部94A以及位于聚合物層84 中的下部94B，下部94B小于上部94A。上部94A可進(jìn)一步穿透硬掩模層80并且輕微地延 伸至聚合物層84內(nèi)。在可選實(shí)施例中（未示出），下部94B穿透硬掩模層80和聚合物層 84,同時上部94A停止在硬掩模層80的頂面上。通孔44B和44C具有與通孔44A類似的結(jié) 構(gòu)，除了它們比通孔44A延伸得更深之外。通孔44進(jìn)一步穿透介電層40A和40B以接觸導(dǎo) 電部件30/8的頂面。
[0047] 圖13B示出了圖13A中示出的結(jié)構(gòu)的頂視圖，其中，通孔部分94A和94B的頂視圖 形狀可以是矩形、圓形、六邊形等。根據(jù)本發(fā)明的一些實(shí)施例，在整個晶圓2中所有通孔44 的上部94A用于將相應(yīng)的下部94B互連至下面的RDL，并且不用于橫向地電布線。
[0048] 聚合物層84和86合并被稱為兩階（step）聚合物層，其是圖1所示的實(shí)施例中的 聚合物層42和圖2中所示的實(shí)施例中的聚合物層36。
[0049] 在形成圖14中的結(jié)構(gòu)之后，可以實(shí)施進(jìn)一步的工藝以形成PPI 38/50,如圖14所 示。例如，當(dāng)采用圖1中示出的實(shí)施例時，PPI 38/50是PPI 50,而當(dāng)采用圖2中示出的實(shí) 施例時，PPI 38/50是PPI 38。與通孔44A、44B和44C不同，PPI 38/50具有橫向地布線的 功能。PPI 38/50的重分布線可以連接至諸如VDD和VSS的電源。
[0050] 本發(fā)明的實(shí)施例具有一些有利的特征。通過在聚合物層中形成諸如去耦電容器的 電容器，電容器的形成可以與晶圓級芯片尺寸封裝的工藝集成。
[0051] 根據(jù)本發(fā)明的一些實(shí)施例，封裝件包括無機(jī)介電層和電容器。電容器包括：底部電 極，底部電極的頂面與無機(jī)介電層的頂面接觸；位于底部電極上方的絕緣體；以及位于絕 緣體上方的頂部電極。封裝件還包括覆蓋電容器的聚合物層，聚合物層的部分與電容器共 平面并且環(huán)繞電容器。聚合物層接觸無機(jī)介電材料層的頂面。
[0052] 根據(jù)本發(fā)明的可選實(shí)施例，封裝件包括電容器，電容器包括底部電極、位于底部電 極上方的絕緣體以及位于絕緣體上方的頂部電極。聚合物層覆蓋電容器，聚合物層的部分 與電容器共平面并且環(huán)繞電容器。對準(zhǔn)標(biāo)記具有位于聚合物層中的上部，其中對準(zhǔn)標(biāo)記具 有由與電容器的相同的材料形成的相同的層。對準(zhǔn)標(biāo)記是電浮置的。
[0053] 根據(jù)本發(fā)明的又一可選實(shí)施例，一種方法包括：在第一介電層上方形成第一導(dǎo)電 層；在第一導(dǎo)電層上方形成絕緣層；以及在絕緣層上方形成第二導(dǎo)電層。圖案化絕緣層和 第二導(dǎo)電層，每個都具有剩余的部分。形成介電層以覆蓋圖案化的絕緣層以及圖案化的第 二導(dǎo)電層。然后圖案化第一導(dǎo)電層，第二導(dǎo)電層、絕緣層和第一導(dǎo)電層的剩余部分分別形成 電容器的頂部電極、電容器絕緣體和底部電極。設(shè)置聚合物層以覆蓋電容器，第一聚合物層 包括與電容器齊平的部分。
[0054] 上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各 方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于 實(shí)施與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù) 人員也應(yīng)該意識到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的 精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。
[0055] 為了解決現(xiàn)有技術(shù)中的問題，根據(jù)本發(fā)明的一些實(shí)施例，提供了一種封裝件，包 括：無機(jī)介電層；電容器，包括：底部電極，所述底部電極的頂面與所述無機(jī)介電層的頂面 接觸；絕緣體，位于所述底部電極上方；和頂部電極，位于所述絕緣體上方；以及第一聚合 物層，覆蓋所述電容器，其中，所述第一聚合物層接觸所述無機(jī)介電材料層的頂面，所述第 一聚合物層的部分與所述電容器共平面并且環(huán)繞所述電容器。
[0056] 在上述封裝件中，還包括：第一接觸插塞，連接至所述頂部電極的；以及第二接觸 插塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的每個均包括： 下部；以及上部，所述上部的邊緣延伸超出所述下部的相應(yīng)邊緣。
[0057] 在上述封裝件中，還包括：第一接觸插塞，連接至所述頂部電極的；以及第二接觸 插塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的每個均包括： 下部；以及上部，所述上部的邊緣延伸超出所述下部的相應(yīng)邊緣；還包括：硬掩模層，位于 所述第一聚合物層上方，以及第二聚合物層，位于所述硬掩模層上方，其中，所述第一接觸 插塞和所述第二接觸插塞的每個的上部包括位于所述第二聚合物層中的部分，以及所述第 一接觸插塞和所述第二接觸插塞的每個的下部包括位于所述第一聚合物層中的部分。
[0058] 在上述封裝件中，還包括：第一接觸插塞，連接至所述頂部電極的；以及第二接觸 插塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的每個均包括： 下部；以及上部，所述上部的邊緣延伸超出所述下部的相應(yīng)邊緣；還包括：重分布線，位于 所述第一接觸插塞上方并且與所述第一接觸插塞物理接觸，其中，所述重分布線包括與所 述第一接觸插塞重疊的部分，以及所述重分布線的所述部分具有基本上平坦的頂面。
[0059] 在上述封裝件中，還包括：第一接觸插塞，連接至所述頂部電極的；以及第二接觸 插塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的每個均包括： 下部；以及上部，所述上部的邊緣延伸超出所述下部的相應(yīng)邊緣；還包括：重分布線，位于 所述第一接觸插塞上方并且與所述第一接觸插塞物理接觸，其中，所述重分布線包括與所 述第一接觸插塞重疊的部分，以及所述重分布線的所述部分具有基本上平坦的頂面；還包 括：第二聚合物層，在所述第二聚合物層中具有所述重分布線，其中，所述基本上平坦的頂 面高于所述第二聚合物層的頂面。
[0060] 在上述封裝件中，還包括：第一接觸插塞，連接至所述頂部電極的；以及第二接觸 插塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的每個均包括： 下部；以及上部，所述上部的邊緣延伸超出所述下部的相應(yīng)邊緣；還包括：重分布線，位于 所述第一接觸插塞上方并且與所述第一接觸插塞物理接觸，其中，所述重分布線包括與所 述第一接觸插塞重疊的部分，以及所述重分布線的所述部分具有基本上平坦的頂面；還包 括：模塑料，在所述模塑料中具有所述重分布線，其中，所述基本上平坦的頂面高于所述模 塑料的頂面。
[0061] 在上述封裝件中，還包括對準(zhǔn)標(biāo)記，所述對準(zhǔn)標(biāo)記包括與所述無機(jī)介電層的頂面 接觸的底面，所述對準(zhǔn)標(biāo)記的部分穿透所述無機(jī)介電層。
[0062] 在上述封裝件中，還包括對準(zhǔn)標(biāo)記，所述對準(zhǔn)標(biāo)記包括與所述無機(jī)介電層的頂面 接觸的底面，所述對準(zhǔn)標(biāo)記的部分穿透所述無機(jī)介電層；其中，所述對準(zhǔn)標(biāo)記的穿透所述無 機(jī)介電層的部分的底面接觸額外的無機(jī)介電層的頂面，所述額外的無機(jī)介電層在所述無機(jī) 介電層的下面并且與所述無機(jī)介電層接觸。
[0063] 根據(jù)本發(fā)明的另一些實(shí)施例，提供了一種封裝件，包括：電容器，包括：底部電極； 絕緣體，位于所述底部電極上方；以及頂部電極，位于所述絕緣體上方；第一聚合物層，覆 蓋所述電容器，所述第一聚合物層的部分與所述電容器共平面并且環(huán)繞所述電容器；以及 對準(zhǔn)標(biāo)記，包括位于所述第一聚合物層中的上部，其中，所述對準(zhǔn)標(biāo)記包括由與所述電容器 的相同的材料形成的相同的層，并且其中，所述對準(zhǔn)標(biāo)記是電浮置的。
[0064] 在上述封裝件中，其中，所述對準(zhǔn)標(biāo)記的所述上部與所述電容器共平面，并且其 中，所述對準(zhǔn)標(biāo)記還包括在所述第一聚合物層下方延伸的下部。
[0065] 在上述封裝件中，還包括無機(jī)介電層，所述電容器的底面接觸所述無機(jī)介電層的 頂面，以及所述對準(zhǔn)標(biāo)記還包括穿透所述無機(jī)介電層的下部。
[0066] 在上述封裝件中，還包括：第一接觸插塞，連接至所述頂部電極；以及第二接觸插 塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的每個均包括：下 部；和上部，寬于所述下部。
[0067] 在上述封裝件中，還包括：第一接觸插塞，連接至所述頂部電極；以及第二接觸插 塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的每個均包括：下 部；和上部，寬于所述下部；還包括：硬掩模層，位于所述第一聚合物層上方，以及第二聚合 物層，位于所述硬掩模層上方，其中，所述第一接觸插塞和所述第二接觸插塞的每個的上部 包括位于所述第二聚合物層中的部分，以及所述第一接觸插塞和所述第二接觸插塞的每個 的下部包括位于所述第一聚合物層中的部分。
[0068] 在上述封裝件中，還包括：第一接觸插塞，連接至所述頂部電極；以及第二接觸插 塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的每個均包括：下 部；和上部，寬于所述下部；還包括：硬掩模層，位于所述第一聚合物層上方，以及第二聚合 物層，位于所述硬掩模層上方，其中，所述第一接觸插塞和所述第二接觸插塞的每個的上部 包括位于所述第二聚合物層中的部分，以及所述第一接觸插塞和所述第二接觸插塞的每個 的下部包括位于所述第一聚合物層中的部分；其中，所述第一接觸插塞和所述第二接觸插 塞的每個的上部還延伸至所述第一聚合物層內(nèi)。
[0069] 根據(jù)本發(fā)明的又一些實(shí)施例，提供了一種方法，包括：在第一介電層上方形成第一 導(dǎo)電層；在所述第一導(dǎo)電層上方形成絕緣層；在所述絕緣層上方形成第二導(dǎo)電層；圖案化 所述絕緣層和所述第二導(dǎo)電層，所述絕緣層和所述第二導(dǎo)電層的每個都具有剩余的部分； 形成覆蓋圖案化的所述絕緣層以及圖案化的所述第二導(dǎo)電層的介電層；圖案化所述第一導(dǎo) 電層，所述第二導(dǎo)電層的剩余部分、所述絕緣層的剩余部分和所述第一導(dǎo)電層的剩余部分 分別形成電容器的頂部電極、電容器絕緣體和底部電極；以及設(shè)置第一聚合物層以覆蓋所 述電容器，所述第一聚合物層包括與所述電容器齊平的部分。
[0070] 在上述方法中，還包括：在所述第一聚合物層上方形成硬掩模層；圖案化所述硬 掩模層以形成開口；在圖案化的所述硬掩模層上方形成第二聚合物層；在所述第一聚合物 層和所述第二聚合物層中形成接觸開口，通過所述硬掩模層中的所述開口限定所述接觸開 口的下部；以及用導(dǎo)電材料填充所述接觸開口以形成第一接觸插塞和第二接觸插塞從而分 別連接至所述頂部電極和所述底部電極。
[0071] 在上述方法中，還包括：在所述第一聚合物層上方形成硬掩模層；圖案化所述硬 掩模層以形成開口；在圖案化的所述硬掩模層上方形成第二聚合物層；在所述第一聚合物 層和所述第二聚合物層中形成接觸開口，通過所述硬掩模層中的所述開口限定所述接觸開 口的下部；以及用導(dǎo)電材料填充所述接觸開口以形成第一接觸插塞和第二接觸插塞從而分 別連接至所述頂部電極和所述底部電極；還包括形成額外的接觸插塞以穿透所述第一聚合 物層、所述第二聚合物層以及所述第一介電層層。
[0072] 在上述方法中，還包括：在形成所述第一導(dǎo)電層之前，蝕刻所述第一介電層以形成 第一凹槽，其中所述第一凹槽穿透所述第一介電層并停止在第二介電層上，其中，所述第一 導(dǎo)電層包括延伸至所述第一凹槽內(nèi)的部分，所述第一導(dǎo)電層的所述部分具有第二凹槽，并 且其中，將所述第二凹槽用作對準(zhǔn)標(biāo)記實(shí)施圖案化所述絕緣層和所述第一導(dǎo)電層的步驟。
[0073] 在上述方法中，還包括：形成電連接至所述頂部電極和所述底部電極的一個的重 分布線；以及形成第三聚合物層以將所述重分布線嵌入在所述第三聚合物層中。
[0074] 在上述方法中，還包括：形成電連接至所述頂部電極和所述底部電極的一個的重 分布線；以及形成模塑料以將所述重分布線嵌入在所述模塑料中。
【主權(quán)項(xiàng)】
1. 一種封裝件，包括： 無機(jī)介電層； 電容器，包括： 底部電極，所述底部電極的頂面與所述無機(jī)介電層的頂面接觸； 絕緣體，位于所述底部電極上方；和 頂部電極，位于所述絕緣體上方；以及 第一聚合物層，覆蓋所述電容器，其中，所述第一聚合物層接觸所述無機(jī)介電材料層的 頂面，所述第一聚合物層的部分與所述電容器共平面并且環(huán)繞所述電容器。2. 根據(jù)權(quán)利要求1所述的封裝件，還包括： 第一接觸插塞，連接至所述頂部電極的；以及 第二接觸插塞，連接至所述底部電極，其中，所述第一接觸插塞和所述第二接觸插塞的 每個均包括： 下部；以及 上部，所述上部的邊緣延伸超出所述下部的相應(yīng)邊緣。3. 根據(jù)權(quán)利要求2所述的封裝件，還包括： 硬掩模層，位于所述第一聚合物層上方，以及 第二聚合物層，位于所述硬掩模層上方，其中，所述第一接觸插塞和所述第二接觸插塞 的每個的上部包括位于所述第二聚合物層中的部分，以及所述第一接觸插塞和所述第二接 觸插塞的每個的下部包括位于所述第一聚合物層中的部分。4. 根據(jù)權(quán)利要求2所述的封裝件，還包括： 重分布線，位于所述第一接觸插塞上方并且與所述第一接觸插塞物理接觸，其中，所述 重分布線包括與所述第一接觸插塞重疊的部分，以及所述重分布線的所述部分具有基本上 平坦的頂面。5. 根據(jù)權(quán)利要求4所述的封裝件，還包括：第二聚合物層，在所述第二聚合物層中具有 所述重分布線，其中，所述基本上平坦的頂面高于所述第二聚合物層的頂面。6. 根據(jù)權(quán)利要求4所述的封裝件，還包括：模塑料，在所述模塑料中具有所述重分布 線，其中，所述基本上平坦的頂面高于所述模塑料的頂面。7. 根據(jù)權(quán)利要求1所述的封裝件，還包括對準(zhǔn)標(biāo)記，所述對準(zhǔn)標(biāo)記包括與所述無機(jī)介 電層的頂面接觸的底面，所述對準(zhǔn)標(biāo)記的部分穿透所述無機(jī)介電層。8. 根據(jù)權(quán)利要求7所述的封裝件，其中，所述對準(zhǔn)標(biāo)記的穿透所述無機(jī)介電層的部分 的底面接觸額外的無機(jī)介電層的頂面，所述額外的無機(jī)介電層在所述無機(jī)介電層的下面并 且與所述無機(jī)介電層接觸。9. 一種封裝件，包括： 電容器，包括： 底部電極； 絕緣體，位于所述底部電極上方；以及 頂部電極，位于所述絕緣體上方； 第一聚合物層，覆蓋所述電容器，所述第一聚合物層的部分與所述電容器共平面并且 環(huán)繞所述電容器；以及 對準(zhǔn)標(biāo)記，包括位于所述第一聚合物層中的上部，其中，所述對準(zhǔn)標(biāo)記包括由與所述電 容器的相同的材料形成的相同的層，并且其中，所述對準(zhǔn)標(biāo)記是電浮置的。10. -種方法，包括： 在第一介電層上方形成第一導(dǎo)電層； 在所述第一導(dǎo)電層上方形成絕緣層； 在所述絕緣層上方形成第二導(dǎo)電層； 圖案化所述絕緣層和所述第二導(dǎo)電層，所述絕緣層和所述第二導(dǎo)電層的每個都具有剩 余的部分； 形成覆蓋圖案化的所述絕緣層以及圖案化的所述第二導(dǎo)電層的介電層； 圖案化所述第一導(dǎo)電層，所述第二導(dǎo)電層的剩余部分、所述絕緣層的剩余部分和所述 第一導(dǎo)電層的剩余部分分別形成電容器的頂部電極、電容器絕緣體和底部電極；以及 設(shè)置第一聚合物層以覆蓋所述電容器，所述第一聚合物層包括與所述電容器齊平的部 分。
【文檔編號】H01L21/768GK105990263SQ201510453961
【公開日】2016年10月5日
【申請日】2015年7月29日
【發(fā)明人】楊慶榮, 黃章斌, 杜賢明, 蔡豪益, 李明機(jī), 梁世緯, 賴昱嘉
【申請人】臺灣積體電路制造股份有限公司