基于氮化硅應(yīng)力薄膜與尺度效應(yīng)的晶圓級單軸應(yīng)變soi的制作方法
【專利摘要】本發(fā)明公開了一種基于氮化硅應(yīng)力薄膜與尺度效應(yīng)的晶圓級單軸應(yīng)變SOI的制作方法，其實現(xiàn)步驟為：1.對絕緣層上硅SOI晶圓進(jìn)行清洗，并進(jìn)行He離子注入；2.在離子注入后的SOI晶圓頂層Si層上淀積?1GPa以上的壓應(yīng)力SiN薄膜或1GPa以上的張應(yīng)力SiN薄膜，并刻蝕SiN薄膜成條形陣列；3.對帶有SiN薄膜陣列的SOI晶圓進(jìn)行退火；4.腐蝕去除SOI晶圓表面上的SiN薄膜陣列，得到晶圓級單軸應(yīng)變SOI材料。本發(fā)明利用SiO2埋絕緣層在條形SiN薄膜陣列作用下的單軸拉伸或單軸壓縮塑性形變在頂層Si層引入應(yīng)變，與現(xiàn)有半導(dǎo)體工藝兼容，成本低，可用于制作超高速、低功耗、抗輻照半導(dǎo)體器件和集成電路。
【專利說明】
基于氮化硅應(yīng)力薄膜與尺度效應(yīng)的晶圓級單軸應(yīng)變SO I的制作方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于微電子技術(shù)領(lǐng)域，涉及半導(dǎo)體襯底材料制作工藝技術(shù)，具體的說是一種晶圓級單軸應(yīng)變SOI材料的制作方法，可制作用于超高速、低功耗、抗輻照半導(dǎo)體器件與集成電路所需的高性能SOI晶圓。
【背景技術(shù)】
[0002]目前，Si集成電路已發(fā)展到了極大規(guī)模的納米技術(shù)時代，但現(xiàn)有的體Si材料及工藝已達(dá)到其物理極限，無法滿足先進(jìn)的CMOS器件及集成電路對高速、高頻和低壓低功耗的需求。而應(yīng)變Si的電子和空穴迀移率，理論上將分別是體Si的2倍和5倍，可大大提升器件與電路的頻率和速度。然而Si集成電路和應(yīng)變Si集成電路均存在漏電的問題，導(dǎo)致器件和電路性能下降。
[0003]SOI，即絕緣體上硅，是一種具有“Si/絕緣層/Si”三層結(jié)構(gòu)的新型Si基半導(dǎo)體材料，其與體Si技術(shù)相比，具有功耗低、集成密度高、寄生電容小、抗輻照能力強(qiáng)等優(yōu)勢，在要求低功耗、抗輻的領(lǐng)域擁有廣泛應(yīng)用。但是由于目前集成電路進(jìn)入納米技術(shù)時代，而SOI本身的迀移率較低，無法滿足現(xiàn)在高速集成電路的需求。
[0004]將應(yīng)變Si與SOI相結(jié)合，產(chǎn)生的應(yīng)變SOI材料，既可以克服Si集成電路的漏電，又能顯著提高SOI晶圓的電子迀移率和空穴迀移率，而且與現(xiàn)有Si工藝兼容，是高速、低功耗集成電路的優(yōu)選工藝，已成為21世紀(jì)延續(xù)摩爾定律的關(guān)鍵技術(shù)?，F(xiàn)有的應(yīng)變SOI材料分為雙軸應(yīng)變SOI和單軸應(yīng)變SOI。
[0005]雙軸應(yīng)變S0I，通常采用智能剝離加鍵合的工藝方法，即在弛豫的SiGe層上外延應(yīng)變Si層，再轉(zhuǎn)移至絕緣層上形成應(yīng)變SOI。由于形成的頂層應(yīng)變Si層為雙軸應(yīng)變，而雙軸應(yīng)變對載流子迀移率的提升隨著電場升高而退化。
[0006]中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所、上海新傲科技股份有限公司提出一種絕緣體上應(yīng)變硅制備方法(CN101916741A)，是將SOI的頂層硅熱氧化減薄至10-30nm形成超薄的頂層娃層，然后在超薄的頂層娃層上外延Si1-xGex應(yīng)變層，Si1-xGex應(yīng)變層的厚度不超過其臨界厚度;進(jìn)行離子注入，選擇合適的能量，使離子注入到埋氧層和襯底硅層的界面;進(jìn)行退火工藝，形成弛豫的SinGex層，同時，頂層硅層受到拉伸的應(yīng)力，離子注入使得埋氧層和襯底硅層的界面疏松，最終形成應(yīng)變硅層;將剩余弛豫的SipxGex應(yīng)變層移除，得到全局雙軸應(yīng)變SOI材料。該發(fā)明缺點是制作過程中有Ge擴(kuò)散問題、應(yīng)變量小等。
[0007]相對于雙軸應(yīng)變SOI，單軸應(yīng)變對載流子迀移率的提升不隨電場的升高而退化，而且在相同的應(yīng)變量下，單軸應(yīng)變對載流子迀移率的提升高于雙軸應(yīng)變對載流子迀移率的提升。
[0008]飛思卡爾半導(dǎo)體公司于2007年提出厚應(yīng)變SOI襯底中的工程應(yīng)變(CN101454894B)，采用雙軸全局應(yīng)變SOI材料，在其第四個區(qū)域上淀積SiN或S12條形掩蔽膜，對雙軸應(yīng)變硅層進(jìn)行離子注入非晶化，去除掩蔽圖形后退火，消除雙軸應(yīng)變其中一個方向的應(yīng)變的方法，形成全局單軸應(yīng)變SOI。但是該方法需利用經(jīng)過工藝加工形成的全局雙軸應(yīng)變SOI，工藝成本高;形成的全局單軸應(yīng)變SOI的應(yīng)變量來源于原有的雙軸應(yīng)變，受到所采用的全局雙軸應(yīng)變SOI應(yīng)變量的限制。
[0009]2011年西安電子科技大學(xué)獲得的一種采用機(jī)械彎曲并在彎曲狀態(tài)下退火制作圓片級單軸應(yīng)變SOI材料的新方法專利(CN201110361512.7)，用以制作晶圓級全局單軸應(yīng)變SOI材料，其主要工藝如圖1所示，步驟如下:
[0010]1、將SOI晶圓頂層硅層向上放置在弧形彎曲臺上，其彎曲方向與〈110〉或〈100〉方向平行。
[0011]2、彎曲臺上的兩根圓柱形水平壓桿分別放置在SOI晶圓片兩端，用圓柱形水平壓桿使SOI晶圓與弧形臺面完全貼合。
[0012]3、在溫度200 °C至1250°C的退火爐中退火1.5小時至10小時，使S12埋絕緣層在此過程中發(fā)生塑性形變。
[0013]4、卸下SOI晶圓恢復(fù)原狀后，由于S12埋絕緣層的塑形形變，形成頂層全局單軸應(yīng)變硅層。
[0014]但是該方法存在以下幾個缺點:I)與傳統(tǒng)集成電路工藝兼容性差:為了獲得不同應(yīng)變量的SOI，該方法需要額外制作對應(yīng)的不同曲率半徑的彎曲臺，且所制作的彎曲臺需要兼容現(xiàn)有退火設(shè)備。2)可靠性較差:該工藝方法需使用壓桿施加機(jī)械外力使SOI晶圓彎曲，會在頂層硅中引入缺陷；SSOI晶圓彎曲度過大，會造成圓片碎裂。3)由于擔(dān)心SOI晶圓碎裂，所以機(jī)械彎曲的彎曲度不能過大，這就限制了在頂層硅中引入的應(yīng)變量的大小，所能實現(xiàn)的應(yīng)變量較小。

【發(fā)明內(nèi)容】

[0015]本發(fā)明的目的在于針對上述現(xiàn)有技術(shù)的不足，提出一種基于氮化硅應(yīng)力薄膜與尺度效應(yīng)的晶圓級單軸應(yīng)變SOI的制作方法，以降低應(yīng)變SOI晶圓的制作工藝復(fù)雜度和成本，提高單軸應(yīng)變SOI的應(yīng)變量，進(jìn)而提高載流子的迀移率，滿足超高速、低功耗、抗輻照器件與集成電路對應(yīng)變SOI晶圓的要求。
[0016]為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案包括如下:
[0017](I)對絕緣層上硅SOI晶圓進(jìn)行清洗，該SOI晶圓包括頂層Si層、S12埋絕緣層和Si襯底三層結(jié)構(gòu)；
[0018](2)對清洗過的SOI晶圓進(jìn)行He離子注入，即將He離子注入到SOI晶圓的S12埋絕緣層與Si襯底界面處；
[0019](3)在離子注入后的SOI晶圓頂層Si上采用PECVD等工藝淀積-1GPa以上的壓應(yīng)力SiN薄膜或IGPa以上的張應(yīng)力SiN薄膜；
[0020](4)利用半導(dǎo)體光刻和干法刻蝕工藝，對SiN薄膜進(jìn)行條形圖形化，形成條寬和間距均為0.Um?0.2μπι的條形SiN薄膜陣列，用以消除寬度方向的應(yīng)力，得到只有長度方向應(yīng)力的氮化硅壓應(yīng)力條或張應(yīng)力條，使頂層Si層和S12埋絕緣層發(fā)生整體的單軸拉伸形變或單軸壓縮形變，進(jìn)而導(dǎo)致SOI晶圓轉(zhuǎn)變?yōu)榫A級的單軸張應(yīng)變SOI或單軸壓應(yīng)變SOI;
[0021](5)對頂層Si表面形成條形SiN薄膜陣列的SOI晶圓進(jìn)行退火，使SiN薄膜的應(yīng)力進(jìn)一步增強(qiáng)，并使S12埋絕緣層發(fā)生塑性形變，保證SiN薄膜去除后頂層Si層應(yīng)力不消失；
[0022](6)通過濕法腐蝕去除SOI晶圓表面上的條形SiN薄膜陣列，最終得到晶圓級單軸張應(yīng)變SOI或單軸壓應(yīng)變材料。
[0023]本發(fā)明具有如下優(yōu)點:
[0024]1、與現(xiàn)有硅集成電路工藝完全兼容:本發(fā)明的晶圓級單軸應(yīng)變SOI的制作可通過PECVD工藝淀積、圖形光刻、刻蝕等現(xiàn)有的常規(guī)Si工藝實現(xiàn)，工藝簡單，不需要額外定制工藝所需設(shè)備。
[0025]2、可靠性高:本發(fā)明通過將高應(yīng)力SiN條形陣列引入晶圓級單軸應(yīng)變，不需要對SOI施加機(jī)械外力，從而防止了圓片發(fā)生彎曲，避免了頂層硅中的缺陷產(chǎn)生和圓片碎裂，提高了成品率。
[0026]3、成本低:本發(fā)明由于采用高應(yīng)力SiN條形陣列，能直接引入晶圓級單軸應(yīng)變，故可采用普通SOI晶圓來制作單軸全局應(yīng)變SOI材料，而非雙軸應(yīng)變SOI晶圓，降低了工藝成本。
[0027]4、應(yīng)變量大:本發(fā)明通過條形SiN條形陣列的單軸應(yīng)力使頂層Si層和S12埋絕緣層發(fā)生整體的單軸拉伸形變或單軸壓縮形變來引入應(yīng)變，故可以通過調(diào)整SiN薄膜淀積工藝增大應(yīng)變量。
【附圖說明】
[0028]圖1為現(xiàn)有晶圓級單軸應(yīng)變SOI晶圓的工藝流程圖。
[0029]圖2為本發(fā)明的晶圓級單軸應(yīng)變SOI工藝流程圖。
[0030]圖3為本發(fā)明中淀積在頂層Si層上的條形SiN薄膜陣列的俯視圖。
【具體實施方式】
[0031]本發(fā)明的技術(shù)原理如下:
[0032]本發(fā)明根據(jù)離子注入工藝原理，將He離子注入到S12埋絕緣層與襯底Si層的界面處，會導(dǎo)致S12埋絕緣層和襯底Si層的界面結(jié)合變得疏松，以使S12埋絕緣層及其上的頂層Si層在淀積高應(yīng)力SiN薄膜后容易發(fā)生相應(yīng)的應(yīng)變。又根據(jù)材料力學(xué)的尺度效應(yīng)原理，通過半導(dǎo)體工藝技術(shù)制作寬度和間距均為10nm?200nm的條形SiN薄膜陣列，使得條形寬度方向的應(yīng)力釋放，而沿條形長度方向的應(yīng)力大小不發(fā)生變化，從而使條形SiN薄膜陣列擁有單軸壓應(yīng)力或單軸張應(yīng)力，以在頂層Si層和S12埋絕緣層中引入單軸張應(yīng)變或單軸壓應(yīng)變。在退火過程中，條形SiN薄膜陣列的應(yīng)力會進(jìn)一步增強(qiáng)，并同時導(dǎo)致S12埋絕緣層產(chǎn)生拉伸或壓縮的塑性形變，而頂層Si仍處于彈性形變。當(dāng)去除條形SiN薄膜陣列后，由于S12埋絕緣層拉伸或壓縮的塑性形變作用，導(dǎo)致頂層Si發(fā)生單軸張應(yīng)變或單軸壓應(yīng)變，最終形成擁有應(yīng)變頂層Si層的晶圓級單軸應(yīng)變SOI。
[0033]SOI晶圓包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同規(guī)格，其頂層Si層厚度為100?500nmo
[0034]參照圖2，本發(fā)明給出基于氮化硅應(yīng)力薄膜與尺度效應(yīng)的晶圓級單軸應(yīng)變SOI的制作方法的三個實施例，即制備4英寸、6英寸、8英寸的單軸壓應(yīng)變SOI晶圓材料，不同規(guī)格的SOI晶圓均包括三層結(jié)構(gòu):Si襯底3、S12埋絕緣層2和頂層Si層I，如圖2a所示。其中:
[0035]4英寸SOI晶圓，其Si襯底的厚度為525ym，Si02埋絕緣層的厚度為500nm，頂層Si層的厚度為150nm;
[0036]6英寸SOI晶圓，其Si襯底的厚度為675ym，Si02埋絕緣層的厚度為500nm，頂層Si層的厚度為300nm;
[0037]8英寸SOI晶圓，其Si襯底的厚度為725ym，Si02埋絕緣層的厚度為500nm，頂層Si層的厚度為450nmo
[0038]實施例1，制備4英寸單軸張應(yīng)變SOI晶圓材料。
[0039]步驟1:清洗SOI晶圓，以去除表面污染物。
[0040](1.1)使用丙酮和異丙醇對SOI晶圓交替進(jìn)行超聲波清洗，以去除襯底表面有機(jī)物污染；
[0041 ] (1.2)配置1: 1:3的氨水、雙氧水、去離子水的混合溶液，并加熱至120°C，將SOI晶圓置于此混合溶液中浸泡12分鐘，取出后用大量去離子水沖洗，以去除SOI晶圓表面無機(jī)污染物；
[0042](1.3)將SOI晶圓用HF酸緩沖液浸泡2分鐘，去除表面的氧化層。
[0043]步驟2:對已清洗的SOI晶圓進(jìn)行離子注入，以使Si襯底3和S12埋絕緣層2界面4疏松，如圖2b所示。
[0044]離子注入的工藝條件是:注入的離子為He離子，注入劑量為lE14cm—2，注入能量70KeVo
[0045]步驟3:采用PECVD等離子增強(qiáng)化學(xué)氣相淀積工藝，在已完成離子注入的SOI晶圓的頂層Si層I的表面淀積厚度為0.8μπι，應(yīng)力為-1GPa的壓應(yīng)力SiN薄膜5，如圖2c所示。
[0046]淀積的工藝條件是:高頻HF功率為0.2KW，低頻LF功率為0.8KW，高純SiH4流量為
0.4slm，高純NH3流量為1.7slm，高純氮氣流量為1.8slm，反應(yīng)室壓強(qiáng)為2.5Torr，反應(yīng)室溫度為400°C。
[0047]步驟4:利用半導(dǎo)體光刻和刻蝕技術(shù)，刻蝕壓應(yīng)力SiN薄膜5，形成條形SiN薄膜陣列6，如圖2(1所示。
[0048](4.1)在壓應(yīng)力SiN層5上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.2μηι的光刻板進(jìn)行曝光，曝光的區(qū)域為寬度和間隔均為0.2μηι的條狀陣列，用顯影液去除掉曝光區(qū)域易溶于顯影液的正光刻膠，在SiN層上形成條狀光刻膠掩蔽膜陣列；
[0049](4.2)采用反應(yīng)離子刻蝕RIE工藝，在反應(yīng)腔壓強(qiáng)為4Pa，反應(yīng)室溫度為40°C，基片溫度為5°C，13.56MHz高頻射頻功率為400W，刻蝕氣體CHF4流量為30sccm，02氣體流量為3SCCm的條件下，對淀積在SOI晶圓頂層Si層上的壓應(yīng)力SiN薄膜5進(jìn)行刻蝕，形成寬度為0.2μπι的條形SiN薄膜陣列6，用以消除寬度方向的應(yīng)力，得到只有長度方向應(yīng)力的氮化硅應(yīng)力條，得到的帶有SiN薄膜陣列6的SOI晶圓俯視圖如圖3所示；
[0050](4.3)去除條形SiN薄膜陣列上的光刻膠。
[0051]步驟5:對頂層Si層I表面形成條形SiN薄膜陣列6的SOI晶圓進(jìn)行退火，如圖2e所示，即在升溫速率為4°C/min，溫度為350°C的條件下在惰性氣體Ar中退火3小時，再以4°C/min的速率降溫。在退火過程中，條形SiN薄膜陣列6的應(yīng)力會進(jìn)一步增強(qiáng)，并導(dǎo)致Si02埋絕緣層2產(chǎn)生拉伸的塑性形變。
[0052]步驟6:去除SOI晶圓頂層Si層I表面的條形SiN薄膜陣列6，如圖2f所示。
[0053]把淀積了條形SiN薄膜陣列6的SOI晶圓放入體積分?jǐn)?shù)為85%的磷酸溶液中，在150°C下進(jìn)行5分鐘的濕法刻蝕，最終得到具有應(yīng)變頂層Si層7的單軸張應(yīng)變SOI晶圓材料。
[0054]實施例2，制備6英寸單軸壓應(yīng)變SOI晶圓材料。
[0055]步驟一:清洗SOI晶圓，以去除表面污染物。
[0056]本步驟的實現(xiàn)與實施例1的步驟I相同。
[0057]步驟二:對已清洗的SOI晶圓注入劑量為lE15cm—2，能量IlOKev的He離子，以使Si襯底3和S12埋絕緣層2界面4疏松，如圖2b所示。
[0058]步驟三:采用PECVD等離子增強(qiáng)化學(xué)氣相淀積工藝，在已進(jìn)行離子注入的SOI晶圓的頂層Si層I表面淀積厚度為1.0ym，應(yīng)力為1.1GPa的張應(yīng)力SiN薄膜5，如圖2c所示。
[0059]淀積的工藝條件是:高頻HF功率為1.3KW，低頻LF功率為0.3KW，高純SiH4流量為
0.3slm，高純NH3流量為1.8slm，高純氮氣流量為1.0slm，反應(yīng)室壓強(qiáng)為3.1Torr，反應(yīng)室溫度為400°C。
[0060]步驟四:利用半導(dǎo)體光刻和刻蝕技術(shù)，刻蝕張應(yīng)力SiN薄膜5，形成條形SiN薄膜陣列6，如圖2d所示。
[0061](4a)在張應(yīng)力SiN層5上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.15μηι的光刻板進(jìn)行曝光，曝光的區(qū)域為寬度和間隔均為0.15μηι的條狀陣列，用顯影液去除掉曝光區(qū)域易溶于顯影液的正光刻膠，在SiN層上形成條狀光刻膠掩蔽膜陣列；
[0062](4b)采用反應(yīng)離子刻蝕RIE工藝，對淀積在SOI晶圓頂層Si層上的張應(yīng)力SiN薄膜5進(jìn)行刻蝕，形成寬度為0.15μπι的條形SiN薄膜陣列6，用以消除寬度方向的應(yīng)力，得到只有長度方向應(yīng)力的氮化硅應(yīng)力條，得到的帶有SiN薄膜陣列6的SOI晶圓俯視圖如圖3所示，反應(yīng)離子刻蝕RIE工藝條件與實施例1中的步驟(4.1)相同；
[0063](4c)去除條形SiN薄膜陣列6上的光刻膠。
[0064]步驟五:對頂層Si層I表面形成條形SiN薄膜陣列6的SOI晶圓進(jìn)行退火，如圖2e所示，即在升溫速率為4°C/min，溫度為400°C的條件下在惰性氣體He中退火2.5小時，再以4°C/min的速率降溫。在退火過程中，條形SiN薄膜陣列6的應(yīng)力會進(jìn)一步增強(qiáng)，并導(dǎo)致S12埋絕緣層2產(chǎn)生壓縮的塑性形變。
[0065]步驟六:去除SOI晶圓頂層Si層I表面的條形SiN薄膜陣列6，如圖2f所示。
[0066]把淀積了條形SiN薄膜陣列6的SOI晶圓放入體積分?jǐn)?shù)為85%的磷酸溶液中，在180°C下進(jìn)行8分鐘的濕法刻蝕，最終得到具有應(yīng)變頂層Si層7的單軸壓應(yīng)變SOI晶圓材料。
[0067]實施例3，制備8英寸單軸張應(yīng)變SOI晶圓材料。
[0068]步驟A:清洗SOI晶圓，以去除表面污染物。
[0069]本步驟的實現(xiàn)與實施例1的步驟I相同。
[0070]步驟B:對已清洗的SOI晶圓進(jìn)行離子注入，以使Si襯底3和S12埋絕緣層2界面4疏松，如圖2b所示。
[0071]離子注入的工藝是:注入的離子為He離子，注入劑量為lE16cm—2，注入能量150Kev。
[0072]步驟C:采用PECVD等離子增強(qiáng)化學(xué)氣相淀積工藝，在高頻HF功率為0.4KW，低頻LF功率為0.6KW，高純SiH4流量為0.2slm，高純NH3流量為1.9slm，高純氮氣流量為2.2slm，反應(yīng)室壓強(qiáng)為3.0Torr，反應(yīng)室溫度為400°C的條件下，在完成離子注入后的SOI晶圓的頂層Si層I表面淀積厚度為I.2μπι，應(yīng)力為-1.2GPa的壓應(yīng)力SiN薄膜5，如圖2c所示。
[0073]步驟D:利用半導(dǎo)體光刻和刻蝕技術(shù)，刻蝕壓應(yīng)力SiN薄膜5，形成條形SiN薄膜陣列6，如圖2(1所示。
[0074](Dl)在壓應(yīng)力SiN層5上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.Ιμπι的光刻板進(jìn)行曝光，曝光的區(qū)域為寬度和間隔均為0.Ιμπι的條狀陣列，用顯影液去除掉曝光區(qū)域易溶于顯影液的正光刻膠，在SiN層上形成條狀光刻膠掩蔽膜陣列；
[0075](D2)采用反應(yīng)離子刻蝕RIE工藝，對淀積在SOI晶圓頂層Si層上的壓應(yīng)力SiN薄膜5進(jìn)行刻蝕，形成寬度為0.Ιμπι的條形SiN薄膜陣列6，用以消除寬度方向的應(yīng)力，得到只有長度方向應(yīng)力的氮化硅應(yīng)力條，得到的帶有SiN薄膜陣列6的SOI晶圓俯視圖如圖3所示，反應(yīng)離子刻蝕RIE工藝條件與實施例1的步驟(4.1)相同；
[0076](D3)去除條形SiN薄膜陣列6上的光刻膠。
[0077]步驟Ε:對頂層Si層I表面形成條形SiN薄膜陣列6的SOI晶圓進(jìn)行退火，如圖2e所示，即在升溫速率為4°C/min，溫度為450°C的條件下在惰性氣體N2中退火2小時，再以4°C/min的速率降溫。在退火過程中，條形SiN薄膜陣列6的應(yīng)力會進(jìn)一步增強(qiáng)，并導(dǎo)致Si02埋絕緣層2產(chǎn)生拉伸的塑性形變。
[0078]步驟F:去除SOI晶圓頂層Si層I表面的條形SiN薄膜陣列6，如圖2f所示。
[0079]把淀積了條形SiN薄膜陣列6的SOI晶圓放入體積分?jǐn)?shù)為85%的磷酸溶液中，在200°C下進(jìn)行10分鐘的濕法刻蝕，最終得到具有應(yīng)變頂層Si層7的單軸張應(yīng)變SOI晶圓材料。
【主權(quán)項】
1.基于氮化硅應(yīng)力薄膜與尺度效應(yīng)的晶圓級單軸應(yīng)變SOI的制作方法，包括如下步驟: (1)對絕緣層上硅SOI晶圓進(jìn)行清洗，該SOI晶圓包括頂層Si層、S12埋絕緣層和Si襯底三層結(jié)構(gòu)； (2)對清洗過的SOI晶圓進(jìn)行He離子注入，即將He離子注入到SOI晶圓的S12埋絕緣層與Si襯底界面處； (3)在離子注入后的SOI晶圓頂層Si上采用PECVD等工藝淀積-1GPa以上的高壓應(yīng)力SiN薄膜或IGPa以上的張應(yīng)力SiN薄膜； (4)利用半導(dǎo)體光刻和干法刻蝕工藝，對SiN薄膜進(jìn)行條形圖形化，形成條寬和間距均為0.Ιμπι?0.2μπι的條形SiN薄膜陣列，用以消除寬度方向的應(yīng)力，得到只有長度方向應(yīng)力的氮化硅壓應(yīng)力條或張應(yīng)力條，使頂層Si層和S12埋絕緣層發(fā)生整體的單軸拉伸形變或單軸壓縮形變，進(jìn)而導(dǎo)致SOI晶圓轉(zhuǎn)變?yōu)榫A級的單軸張應(yīng)變SOI或單軸壓應(yīng)變SOI; (5)對頂層Si表面形成條形SiN薄膜陣列的SOI晶圓進(jìn)行退火，使SiN薄膜的應(yīng)力進(jìn)一步增強(qiáng)，并使S12埋絕緣層發(fā)生塑性形變，保證SiN薄膜去除后頂層Si層應(yīng)力不消失； (6)通過濕法腐蝕去除SOI晶圓表面上的條形SiN薄膜陣列，最終得到晶圓級單軸張應(yīng)變SOI或單軸壓應(yīng)變SOI材料。2.根據(jù)權(quán)利要求1所述的方法，其中步驟(I)中的SOI晶圓，其包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同規(guī)格，其頂層Si層厚度為100?500nm。3.根據(jù)權(quán)利要求1所述的方法，其中步驟(I)中對SOI晶圓進(jìn)行清洗，其步驟如下: (Ia)使用丙酮和異丙醇對SOI晶圓交替進(jìn)行超聲波清洗，以去除襯底表面有機(jī)物污染； (Ib)配置1: 1:3的氨水、雙氧水、去離子水的混合溶液，并加熱至120°C，將SOI晶圓置于此混合溶液中浸泡12分鐘，取出后用大量去離子水沖洗，以去除SOI晶圓表面無機(jī)污染物； (Ic)將SOI晶圓用HF酸緩沖液浸泡2分鐘，去除表面的氧化層。4.根據(jù)權(quán)利要求1所述的方法，其中步驟(2)中的離子注入，采用He離子，其注入劑量從lE14cm—2?lE16cm—2變化，注入能量根據(jù)頂層Si層厚度的不同從70Kev?150Kev變化。5.根據(jù)權(quán)利要求1所述的方法，其中步驟(3)在頂層Si上淀積壓應(yīng)力SiN層的工藝，采用等離子體化學(xué)氣相淀積PECVD工藝，其參數(shù)如下: 高頻功率HF為0.2KW?0.4KW ； 低頻功率LF從0.6KW?0.8KW ； 高純SiH4流量0.2slm?0.4slm，高純冊3流量1.7slm?1.9slm，高純氮氣流量1.8slm?2.2slm； 反應(yīng)室壓強(qiáng)2.5Torr?3.0Torr ； 反應(yīng)室溫度400 °C; 淀積厚度0.8μηι?1.2μηι。6.根據(jù)權(quán)利要求1所述的方法，其中步驟(3)在頂層Si上淀積張應(yīng)力SiN層的工藝，采用等離子體化學(xué)氣相淀積PECVD工藝，其參數(shù)如下: 高頻功率HF為1.1KW?1.3KW； 低頻功率LF從0.2KW?0.4KW ； 高純SiH4流量0.2slm?0.4slm，高純冊3流量1.7slm?1.9slm，高純氮氣流量0.8slm?1.2slm； 反應(yīng)室壓強(qiáng)2.9Torr?3.3Torr ； 反應(yīng)室溫度400 °C; 淀積厚度0.8μηι?1.2μηι。7.根據(jù)權(quán)利要求1所述的方法，其特征在于步驟(4)中使用光刻和反應(yīng)離子刻蝕RIE工藝方法將SiN層刻蝕成條狀陣列，按如下步驟進(jìn)行: (4a)在SiN層上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.Ιμπι?0.2ym的光刻板進(jìn)行曝光，曝光的區(qū)域為寬度和間隔均為0.Ιμπι?0.2μηι的條狀陣列，用顯影液去除掉曝光區(qū)域易溶于顯影液的正光刻膠，在SiN層上形成條狀光刻膠掩蔽膜陣列； (4b)采用反應(yīng)離子刻蝕RIE工藝刻蝕掉淀積在SOI晶圓Si頂層上的無光刻膠掩蔽膜區(qū)域，即曝光區(qū)域下的SiN，留下條狀光刻膠掩蔽膜下的SiN，得到寬度和間距均為0.Um?0.2μπι的SiN條狀陣列； (4c)去除條狀光刻膠掩蔽膜，僅留下SiN條狀陣列。8.根據(jù)權(quán)利要求1所述的方法，其中步驟(5)中的退火，其工藝條件是:溫度:350°C?450°C，時間:2?3小時，環(huán)境:He、Ne、Ar或它們的混合物。9.根據(jù)權(quán)利要求1所述的方法，其中步驟(6)中的濕法刻蝕去除SiN薄膜，是采用體積分?jǐn)?shù)為85 %的磷酸溶液，在溫度為150 0C?200 0C下進(jìn)行5?20分鐘的刻蝕。
【文檔編號】H01L21/762GK105938813SQ201610446183
【公開日】2016年9月14日
【申請日】2016年6月20日
【發(fā)明人】戴顯英, 郝躍, 梁彬, 蒲凱文, 苗東銘, 祁林林, 焦帥
【申請人】西安電子科技大學(xué)