一種用于阻變存儲器交叉陣列的選通器件及其制備方法
【專利摘要】本發(fā)明公開了一種用于阻變存儲器交叉陣列的選通器件及其制備方法。該器件自下而上包括底層惰性電極、氧化物基固態(tài)電介質(zhì)、頂層活性電極。本發(fā)明通過選取基于金屬導(dǎo)電細(xì)絲機(jī)制的阻變器件，通過調(diào)整氧化物基固態(tài)電介質(zhì)的密度、結(jié)構(gòu)及活性金屬在電介質(zhì)中的擴(kuò)散能力，使得器件在正向電壓下形成導(dǎo)電細(xì)絲通道，器件變?yōu)榈妥钁B(tài)，而釋放電壓后，導(dǎo)電細(xì)絲自發(fā)熔解，器件恢復(fù)到高阻態(tài)，在隨后的負(fù)電壓掃描過程中，器件保持高阻態(tài)。該器件呈現(xiàn)出類似二極管的整流行為，可用于阻變存儲器交叉陣列的選通器件。本發(fā)明所述的選通器件，其制備工藝與阻變器件兼容性好，結(jié)構(gòu)簡單，整流比大，功耗低，能夠有效抑制阻變存儲器交叉陣列結(jié)構(gòu)中的串?dāng)_現(xiàn)象。
【專利說明】
一種用于阻變存儲器交叉陣列的選通器件及其制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于微電子技術(shù)領(lǐng)域，具體涉及一種用于阻變存儲器交叉陣列的選通器件及其制備方法。
【背景技術(shù)】
[0002]阻變存儲器(RRAM)具有結(jié)構(gòu)簡單、讀寫速度快、操作功耗低、存儲密度大、與現(xiàn)有CMOS工藝技術(shù)兼容、進(jìn)一步按比例縮小的潛力大、可實(shí)現(xiàn)多值存儲等特點(diǎn)，因此，它是下一代通用存儲器的有力競爭者。
[0003]為了進(jìn)一步提高存儲密度，交叉陣列結(jié)構(gòu)(Crossbar)被認(rèn)為是一種簡單有效的集成方式，并且，通過將交叉陣列進(jìn)行三維堆疊，可成倍的提高器件的存儲密度，理論上最大存儲密度為4F2/N，(F為特征線寬，N為堆疊層數(shù))。然而，在讀取交叉陣列結(jié)構(gòu)中存儲的數(shù)據(jù)時，存在嚴(yán)重的數(shù)據(jù)串?dāng)_問題。如圖1所示，在簡單的2X2交叉陣列結(jié)構(gòu)中，如果阻變存儲單元A處于高阻態(tài)而其他三個阻變存儲單元均處于低阻態(tài)，此時，在讀取高阻態(tài)單元A的狀態(tài)時電流將沿著相鄰的三個處于低阻態(tài)的存儲器單元形成一條漏電通道，如圖1中的虛線所示，使得讀出來的電阻值為低阻態(tài)，而不是單元A的高阻態(tài)，即所謂的串?dāng)_問題。當(dāng)陣列密度很大時，串?dāng)_問題則更為嚴(yán)重。為解決這個問題，通常需要將阻變存儲器與一個選通器件(晶體管、二極管等)串聯(lián)，形成一個晶體管一個阻變器件(1T1R)、一個二極管一個阻變器件(IDlR)結(jié)構(gòu)。其中，IDlR具有更高的存儲密度而格外受到關(guān)注。但是，傳統(tǒng)的二極管工藝溫度較高，與阻變器件的制備工藝不兼容，并且，傳統(tǒng)二極管的整流比不高，電流密度較低。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的一個目的是為了解決上述技術(shù)問題，提供了一種用于阻變存儲器交叉陣列的選通器件。該選通器件具有與氧化物基阻變存儲器類似的結(jié)構(gòu)與制備工藝，因而與阻變器件的制備工藝兼容性極佳，并且可獲得高達(dá)17的整流比。
[0005]為達(dá)到上述目的，基于金屬導(dǎo)電細(xì)絲機(jī)制的工作原理，本發(fā)明用于阻變存儲器交叉陣列的選通器件自下而上依次包括底層惰性電極、設(shè)于底層惰性電極上的氧化物基固態(tài)電介質(zhì)、設(shè)于固態(tài)電介質(zhì)上的頂層活性電極。
[0006]所述的底層惰性電極包括但不僅限于Pt、W、Au、TiN中的一種，厚度為5nm?500nm。
[0007]所述的氧化物基固態(tài)電介質(zhì)為氧化鉿、氧化鈦、氧化鋯、氧化鎢、氧化鉭中的一種或者多種，厚度為5nm?200nmo
[0008]所述的頂層活性電極包括但不僅限于Ag、Cu、Ni中的一種，厚度為5nm?500nmo
[0009]作為優(yōu)選，所述的底層惰性電極為Pt下電極，氧化物基固態(tài)電介質(zhì)為ZrO2固態(tài)電介質(zhì)，頂層活性電極為Ag電極。
[0010]上述方案中，選通器件的工作原理如下:對頂層活性電極施加正向電壓，并且控制限流，電極氧化形成金屬離子注入到固態(tài)電介質(zhì)中(形成導(dǎo)電細(xì)絲通道，器件變?yōu)榈妥钁B(tài)(通過調(diào)整氧化物基固態(tài)電介質(zhì)的密度、結(jié)構(gòu)及活性金屬在電介質(zhì)中的擴(kuò)散能力，使得器件在正向電壓下形成導(dǎo)電細(xì)絲通道)；而釋放電壓后，導(dǎo)電細(xì)絲不穩(wěn)定而發(fā)生自發(fā)熔解，器件恢復(fù)到高阻態(tài)，在隨后的負(fù)電壓掃描過程中，器件保持高阻態(tài)。器件呈現(xiàn)出類似二極管的整流行為，可用于阻變存儲器交叉陣列的選通器件。
[0011]上述方案中，正向電壓的范圍為I?5V，限流的范圍為10nA?10mA。
[0012]本發(fā)明的另一個目的是提供了一種用于阻變存儲器交叉陣列的選通器件的制備方法，該方法包括:
[0013]步驟S1:在襯底上表面形成底層惰性電極，底層惰性電極可采用電子束蒸發(fā)、化學(xué)氣相沉積(包括PECVD、LPCVD、MOCVD等)、脈沖激光沉積、原子層沉積(ALD)或磁控濺射方法進(jìn)行沉積，沉積溫度為室溫，厚度為5nm?500nm ；
[0014]步驟S2:通過電子束蒸發(fā)、化學(xué)氣相沉積、脈沖激光沉積、原子層沉積、旋涂或濺射方法，在所述底層惰性電極上表面形成氧化物基固態(tài)電介質(zhì)，厚度為5nm?200nm;
[0015]步驟S3:在所述氧化物基固態(tài)電介質(zhì)上表面形成活性上電極，電極可采用電子束蒸發(fā)、化學(xué)氣相沉積(包括PECVD、LPCVD、M0CVD等)、脈沖激光沉積、原子層沉積(ALD)或磁控派射方法進(jìn)行沉積，沉積溫度為室溫，厚度為5nm?500nmo
[0016]所述的襯底為硅襯底或玻璃襯底或其他柔性襯底。
[0017]本發(fā)明的有益效果是:
[0018]本發(fā)明提出的一種用于阻變存儲器交叉陣列的選通器件，主要采用金屬氧化物材料，其結(jié)構(gòu)簡單，制造成本低，制備工藝與阻變器件的工藝兼容性好，并且器件可在較大的限流下穩(wěn)定工作，可有效解決傳統(tǒng)二極管與阻變器件工藝兼容性差的難題，抑制交叉陣列中的串?dāng)_問題。
【附圖說明】
[0019]圖1為阻變存儲器交叉陣列中串?dāng)_問題示意圖；
[0020]圖2為依照本發(fā)明實(shí)施例的用于阻變存儲器交叉陣列的選通器件的結(jié)構(gòu)示意圖；
[0021]圖3為依照本發(fā)明實(shí)施例制作用于阻變存儲器交叉陣列的選通器件的方法流程圖；
[0022]圖4為依照本發(fā)明實(shí)施例的Ag/Zr02/Pt選通器件在ΙΟΟμΑ限流下的電流-電壓特性曲線；
[0023]圖5為依照本發(fā)明實(shí)施例的Ag/Zr02/Pt選通器件在ΙΟμΑ?1mA限流范圍內(nèi)的電流-電壓特性曲線。
【具體實(shí)施方式】
[0024]下面結(jié)合附圖和實(shí)施例，對本發(fā)明的【具體實(shí)施方式】進(jìn)行更為清楚、完整的描述。為了清楚放大了層和區(qū)域的厚度，但作為示意圖不應(yīng)該被認(rèn)為嚴(yán)格反映了幾何尺寸的比例關(guān)系。所述實(shí)施例只用于說明本發(fā)明，在此不應(yīng)限制本發(fā)明保護(hù)的范圍。
[0025]圖2是依照本發(fā)明實(shí)施例的用于阻變存儲器交叉陣列的選通器件的結(jié)構(gòu)示意圖，該選通器件包括:襯底100，襯底100優(yōu)選地為硅襯底，也可以是玻璃或一些柔性襯底。形成于襯底100上的底層惰性電極101;底層惰性電極101可以為Pt、W、Au、TiN的一種，厚度為5nm?500nm。設(shè)于底層惰性電極上的氧化物基固態(tài)電介質(zhì)102; 102可以為氧化鉿、氧化鈦、氧化鋯、氧化鎢、氧化鉭或他們的組合，厚度為5nm?200nm。氧化物基固態(tài)電介質(zhì)是通過電子束蒸發(fā)、化學(xué)氣相沉積、脈沖激光沉積、原子層沉積、旋涂或濺射方法中的一種制備。設(shè)于固態(tài)電介質(zhì)上的頂層活性電極103。103可以為48、(]11、祖的一種，厚度為5111]1?500111]10
[0026]作為較佳實(shí)施例，本實(shí)施例提供的用于阻變存儲器交叉陣列的選通器件包括Pt下電極，ZrO2固態(tài)電介質(zhì)，以及Ag頂層活性電極。以下結(jié)合圖3，詳細(xì)說明該選通器件的制備工藝流程。
[0027]步驟SI，形成惰性底電極101。如圖3所示，底電極Pt采用電子束蒸發(fā)的方法形成，其厚度為5nm?500nmo
[0028]步驟S2，在底電極101層上形成ZrO2固態(tài)電介質(zhì)層102。本實(shí)施例中采用電子束蒸發(fā)的方法在室溫條件下形成ZrO2固態(tài)電介質(zhì)層，其厚度為50nm。
[0029 ]步驟S3，在Zr02固態(tài)電介質(zhì)層之上形成上電極層103，Ag電極采用磁控派射的方法形成，其厚度為5nm?500nmo
[0030]圖4為本發(fā)明實(shí)施例的Ag/Zr02/Pt選通器件在ΙΟΟμΑ限流下的電流-電壓特性曲線。測試過程中活性電極Ag電極一端加正向掃描電壓，惰性電極Pt接地，在電壓掃描的過程中，限制電流大小設(shè)置為ΙΟΟμΑ，當(dāng)掃描電壓增加至約0.25V時，器件電流突然增大，器件中形成導(dǎo)電細(xì)絲，轉(zhuǎn)變?yōu)榈妥钁B(tài)，但是，該低阻態(tài)不能穩(wěn)定保持，當(dāng)電壓逐漸下降時，器件電流下降，器件自發(fā)恢復(fù)到高阻態(tài)，表現(xiàn)出易失性特征。在隨后的負(fù)向電壓掃描過程中，器件始終保持高阻態(tài)。因此，基于導(dǎo)電細(xì)絲的Ag/Zr02/Pt選通器件的電流-電壓特性曲線與二極管的整流曲線非常類似，該器件在±0.1V電壓下的整流比為104。因此，可作為選通器件用于阻變存儲器交叉陣列。
[0031]圖5為依照本發(fā)明實(shí)施例的Ag/Zr02/Pt選通器件在ΙΟμΑ?1mA限流范圍內(nèi)的電流-電壓特性曲線?？梢娖骷诟哌_(dá)1mA限流時，仍然表現(xiàn)為易失性特征，整流比隨著限流的增大可增大至107。
[0032]以上所述僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制。因此，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【主權(quán)項】
1.一種用于阻變存儲器交叉陣列的選通器件，其特征在于自下而上依次包括底層惰性電極、設(shè)于底層惰性電極上的氧化物基固態(tài)電介質(zhì)、設(shè)于固態(tài)電介質(zhì)上的頂層活性電極。2.如權(quán)利要求1所述的選通器件的制備方法，其特征在于該方法包括以下步驟: 步驟S1:在襯底上表面形成底層惰性電極； 步驟S2:在所述底層惰性電極上表面形成氧化物基固態(tài)電介質(zhì)； 步驟S3:在所述氧化物基固態(tài)電介質(zhì)上表面形成活性上電極。3.如權(quán)利要求1所述的選通器件或權(quán)利要求2所述的方法，其特征在于所述的底層惰性電極包括但不僅限于Pt、W、Au、TiN中的一種，厚度為5nm?500nmo4.如權(quán)利要求1所述的選通器件或權(quán)利要求2所述的方法，其特征在于所述的氧化物基固態(tài)電介質(zhì)為氧化鉿、氧化鈦、氧化鋯、氧化鎢、氧化鉭中的一種或者多種，厚度為5nm?200nmo5.如權(quán)利要求1所述的選通器件或權(quán)利要求2所述的方法，其特征在于所述的頂層活性電極包括但不僅限于Ag、Cu、Ni中的一種，厚度為5nm?500nmo6.如權(quán)利要求1所述的選通器件，其特征在于對頂層活性電極施加正向電壓，并且控制限流，電極氧化形成金屬離子注入到固態(tài)電介質(zhì)中，形成導(dǎo)電細(xì)絲通道，器件變?yōu)榈妥钁B(tài)，而釋放電壓后，導(dǎo)電細(xì)絲不穩(wěn)定而發(fā)生自發(fā)熔解，器件恢復(fù)到高阻態(tài)，在隨后的負(fù)電壓掃描過程中，器件保持高阻態(tài)，器件呈現(xiàn)出類似二極管的整流行為。7.如權(quán)利要求6所述的選通器件，其特征在于正向電壓的范圍為I?5V，限流的范圍為10nA?1mAο8.如權(quán)利要求2所述的方法，其特征在于所述的襯底為硅襯底或玻璃襯底或其他柔性襯底。9.如權(quán)利要求2所述的方法，其特征在于步驟S2采用電子束蒸發(fā)、化學(xué)氣相沉積、脈沖激光沉積、原子層沉積、旋涂或濺射方法，形成氧化物基固態(tài)電介質(zhì)。
【文檔編號】H01L27/24GK105932035SQ201610275550
【公開日】2016年9月7日
【申請日】2016年4月28日
【發(fā)明人】杜剛, 李紅霞, 季振國
【申請人】杭州電子科技大學(xué)