半導體裝置以及半導體裝置的制造方法
【專利摘要】本發(fā)明提供一種半導體裝置，具有在碳化硅半導體區(qū)域中形成的IGBT以及FWD，其中，IGBT具備在碳化硅半導體區(qū)域的一個主面?zhèn)刃纬傻陌l(fā)射極電極、基極區(qū)域、發(fā)射極區(qū)域、在碳化硅半導體區(qū)域的一個主面?zhèn)刃纬傻募姌O區(qū)域、集電極電極、與碳化硅半導體區(qū)域、發(fā)射極區(qū)域和基極區(qū)域相接的柵極絕緣膜以及與柵極絕緣膜對置的柵電極，FWD具備：基極接觸區(qū)域，與發(fā)射極區(qū)域鄰接，與發(fā)射極電極電連接；以及陰極區(qū)域，配設于碳化硅半導體區(qū)域的另一個主面?zhèn)鹊纳蠈硬?，與集電極區(qū)域鄰接地設置，與集電極電極電連接，IGBT還具備載流子陷阱減少區(qū)域，該載流子陷阱減少區(qū)域配設于集電極區(qū)域的上方的碳化硅半導體區(qū)域內的主電流的通電區(qū)域，載流子陷阱少于陰極區(qū)域的上方的碳化硅半導體區(qū)域內的載流子陷阱。
【專利說明】
半導體裝置以及半導體裝置的制造方法
技術領域
[0001]本發(fā)明涉及半導體裝置，特別涉及改善半導體裝置的電氣特性的技術。
【背景技術】
[0002]以往公知作為半導體材料使用硅(Si )基板的絕緣柵雙極型晶體管(IG B T:1nsulated Gate Bipolar Transistor)和與IGBT反并聯地連接的回流二極管(FWD:FreeWheeling D1de)形成于同一半導體基板內的功率用半導體裝置。
[0003]例如，在專利文獻I中，公開了如下半導體裝置:在同一半導體基板形成IGBT和FWD，在基板的表面?zhèn)刃纬勺鳛镮GBT的發(fā)射極電極以及FWD的陽極電極發(fā)揮功能的共用的電極，在基板的背面?zhèn)刃纬勺鳛镮GBT的集電極電極以及FWD的陰極電極發(fā)揮功能的共用的電極。這樣的半導體裝置被稱為反向導通型(RC(Reverse Conducting)) — IGBT。
[0004]Si基板由于一般是高載流子壽命(載流子壽命長)，所以在RC — IGBT中，FWD的恢復特性也時常成為問題。即，在從IGBT的動作(正向通電)狀態(tài)切換為FWD的反向復原(恢復)狀態(tài)時，持續(xù)流過正向電流直至在半導體基板中蓄積的少數載流子由于復合而消失，所以作為結果，開關損失增大。
[0005]作為提高FWD的恢復特性的方法，使用載流子壽命控制法，在該載流子壽命控制法中，遍布半導體基板整體、即IGBT區(qū)域和FWD區(qū)域整體地，作為載流子壽命控制體照射輕離子或者電子射線等放射線，在半導體基板中導入晶體缺陷，從而形成低載流子壽命層。
[0006]通過該方法，半導體基板中的晶體缺陷成為復合中心，在FWD的恢復時，促進少數載流子的復合，能夠改善恢復特性。
[0007]另外，根據專利文獻2，提出了將形成低載流子壽命層的區(qū)域僅限定于FWD區(qū)域(在IGBT區(qū)域中不導入載流子壽命控制體)的方法，公開了不損害IGBT的通電能力而提高FWD的恢復特性的技術。
[0008]專利文獻I:日本專利第4791704號公報
[0009]專利文獻2:日本特開2008 —192737號公報

【發(fā)明內容】

[0010]碳化硅(SiC)半導體具有比Si半導體寬的寬帶隙，使用SiC半導體的SiC半導體裝置相比于使用Si半導體的Si半導體裝置，耐壓性更優(yōu)良，容許電流密度更高，并且耐熱性也更高，所以還能夠進行高溫動作。因此，SiC半導體裝置作為下一代的功率用半導體裝置而進行開發(fā)。
[0011]在功率用半導體裝置中使用的Si基板一般使用FZ法(FloatingZone法:浮游頻帶熔融法)來形成。通過本方法得到的Si基板的純度非常高且無缺陷，所以得到I毫秒以上的高載流子壽命。另一方面，對于SiC基板，非常難以得到Si基板那樣高的純度，一般的載流子壽命只不過為I微秒左右。其原因認為是，在SiC基板內，存在大量雜質、本征缺陷、位錯、層疊缺陷等晶體缺陷，所以它們成為復合中心、進而成為載流子壽命控制體。
[0012]因此，在使用SiC基板的RC— IGBT中，無法應用以往的作為使用Si基板的RC — IGBT的特性提高方法的、僅在FWD區(qū)域中形成低載流子壽命層的方法。
[0013]S卩，使用SiC基板的RC — IGBT存在如下這樣的恢復特性與通電特性之間的折衷關系，即，雖然由于存在大量載流子壽命控制體而恢復特性優(yōu)良，但在另一方面IGBT的通電特性低。另外，在SiC基板中，在晶體內存在大量載流子壽命控制體，所以存在即使如Si基板那樣“部分性地導入載流子壽命控制體”也沒有效果這樣的問題。
[0014]本發(fā)明是為了解決上述那樣的問題而完成的，其目的在于，提供一種改善了電氣特性的SiC半導體裝置。
[0015]本發(fā)明提供一種半導體裝置，具有在第2導電類型的碳化硅半導體區(qū)域中形成的絕緣柵雙極型晶體管和與所述絕緣柵雙極型晶體管反并聯地連接的二極管，其中，所述絕緣柵雙極型晶體管具備:發(fā)射極電極，配設于所述碳化硅半導體區(qū)域的一個主面上;第I導電類型的基極區(qū)域，在所述碳化硅半導體區(qū)域的所述一個主面?zhèn)鹊纳蠈硬窟x擇性地配設有多個;第2導電類型的發(fā)射極區(qū)域，選擇性地配設于所述基極區(qū)域各自的上層部，與所述發(fā)射極電極電連接;第I導電類型的集電極區(qū)域，配設于所述碳化硅半導體區(qū)域的另一個主面?zhèn)鹊纳蠈硬?集電極電極，配設于所述碳化硅半導體區(qū)域的所述另一個主面上，與所述集電極區(qū)域電連接;柵極絕緣膜，被配設成與所述碳化硅半導體區(qū)域、所述發(fā)射極區(qū)域以及所述基極區(qū)域連續(xù)地相接；以及柵電極，被配置成隔著所述柵極絕緣膜而與所述碳化硅半導體區(qū)域、所述發(fā)射極區(qū)域以及所述基極區(qū)域對置，所述二極管具備:第I導電類型的基極接觸區(qū)域，與所述發(fā)射極區(qū)域鄰接地設置，與所述發(fā)射極電極電連接；以及第2導電類型的陰極區(qū)域，配設于所述碳化硅半導體區(qū)域的所述另一個主面?zhèn)鹊纳蠈硬?，與所述集電極區(qū)域鄰接地設置，與所述集電極電極電連接，所述絕緣柵雙極型晶體管還具備:載流子陷阱減少區(qū)域，配設于所述集電極區(qū)域的上方的所述碳化硅半導體區(qū)域內的主電流的通電區(qū)域，載流子陷阱少于所述陰極區(qū)域的上方的所述碳化硅半導體區(qū)域內的載流子陷阱。
[0016]根據本發(fā)明的半導體裝置，在晶體管的通電區(qū)域中形成載流子陷阱減少區(qū)域，所以能夠提高晶體管的主電流的通電區(qū)域中的載流子壽命，所以能夠提高晶體管的通電能力。
【附圖說明】
[0017]圖1是示出本發(fā)明的實施方式I的半導體裝置的結構的剖面圖。
[0018]圖2是示出本發(fā)明的實施方式I的半導體裝置的結構的俯視圖。
[0019]圖3是說明本發(fā)明的實施方式I的半導體裝置的制造工序的剖面圖。
[0020]圖4是說明本發(fā)明的實施方式I的半導體裝置的制造工序的剖面圖。
[0021]圖5是說明本發(fā)明的實施方式I的半導體裝置的制造工序的剖面圖。
[0022]圖6是說明本發(fā)明的實施方式I的半導體裝置的制造工序的剖面圖。
[0023]圖7是說明本發(fā)明的實施方式I的半導體裝置的制造工序的剖面圖。
[0024]圖8是說明本發(fā)明的實施方式I的半導體裝置的制造工序的剖面圖。
[0025]圖9是說明本發(fā)明的實施方式I的半導體裝置的制造工序的剖面圖。
[0026]圖10是示出本發(fā)明的實施方式2的半導體裝置的結構的剖面圖。
[0027]圖11是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0028]圖12是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0029]圖13是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0030]圖14是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0031]圖15是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0032]圖16是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0033]圖17是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0034]圖18是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0035]圖19是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0036]圖20是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0037]圖21是說明本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
[0038]圖22是示出本發(fā)明的實施方式3的半導體裝置的結構的剖面圖。
[0039]圖23是示出本發(fā)明的實施方式4的半導體裝置的結構的剖面圖。
[0040]圖24是示出載流子壽命的分布的圖。
【具體實施方式】
[0041](實施方式I)
[0042](裝置結構)
[0043]圖1是示出本發(fā)明的實施方式I的SiC—RC— IGBT100的結構的剖面圖。另外，圖1是SiC — RC — IGBT100的一部分的剖面，在實際的半導體芯片中，在活性區(qū)域中反復排列有多個相同的結構，但為了便于說明，將圖1的結構稱為SiC—RC — IGBT100。
[0044]另外，在以下的記載中，關于雜質的導電類型，一般將η型定義為“第I導電類型”，將P型定義為“第2導電類型”，但也可以是相反的定義。
[0045]如圖1所示，在第2導電類型(P型)的漂移區(qū)域4(碳化硅半導體區(qū)域)的一個主面?zhèn)鹊纳蠈硬浚x擇性地形成多個第I導電類型(η型)的基極區(qū)域5，在各個基極區(qū)域5的上層部，選擇性地形成第I導電類型的基極接觸區(qū)域7。另外，與基極接觸區(qū)域7的側面相接地形成第2導電類型的發(fā)射極區(qū)域6。
[0046]另外，發(fā)射極區(qū)域6包圍基極接觸區(qū)域7，發(fā)射極區(qū)域6以及基極接觸區(qū)域7被形成為從基極區(qū)域5的漂移區(qū)域4的最表面起的深度是相同的程度、或者基極接觸區(qū)域7稍微深
——止匕
~、O
[0047]在漂移區(qū)域4上選擇性地形成柵極絕緣膜9，在柵極絕緣膜9上形成柵電極10。即，柵極絕緣膜9被設置成在相鄰的基極區(qū)域5之間從發(fā)射極區(qū)域6的一部分上部起，從基極區(qū)域5上以及漂移區(qū)域4上到達相鄰的基極區(qū)域5的發(fā)射極區(qū)域6的一部分上部，以覆蓋柵極絕緣膜9上的方式設置柵電極10。
[0048]另外，以覆蓋柵極絕緣膜9以及柵電極10的方式形成層間絕緣膜12，以覆蓋層間絕緣膜12的方式形成發(fā)射極電極8。在層間絕緣膜12中，在除覆蓋柵電極10的區(qū)域以外的區(qū)域中，設置有在厚度方向上貫通層間絕緣膜12而到達發(fā)射極區(qū)域6的一部分以及基極接觸區(qū)域7的全部的表面的接觸孔EC。然后，在接觸孔EC內填充發(fā)射極電極8，對發(fā)射極區(qū)域6以及基極接觸區(qū)域7電連接發(fā)射極電極8。
[0049]另外，在漂移區(qū)域4的另一個主面?zhèn)鹊纳蠈硬?，形成第I導電類型的集電極區(qū)域2和以與集電極區(qū)域2的兩側面分別相接的方式設置的第2導電類型的陰極區(qū)域3。然后，以覆蓋集電極區(qū)域2以及陰極區(qū)域3上的方式，形成集電極電極I。
[0050]另外，在從成為IGBT的主電流的通電區(qū)域的基極區(qū)域5之間經其下方的漂移區(qū)域4內，形成有在漂移區(qū)域4的厚度方向上延伸的載流子陷講減少區(qū)域(reduced carrier-trapreg1nHl，其形成區(qū)域遍及漂移區(qū)域4的厚度的大致全域。
[0051]此處，載流子陷阱是指在半導體中擾亂原子、分子的排列的規(guī)則性的缺陷、雜質，如果它們存在，則載流子被捕捉而其運動被妨礙。載流子陷阱減少區(qū)域是減少了載流子陷阱的區(qū)域。另外，關于載流子陷阱被降低的機制，在后面說明。
[0052]接下來，使用圖2，說明SiC—RC— IGBT100的俯視時的形狀。另外，圖2是圖1所示的A—A線處的箭頭方向的俯視圖，未圖示漂移區(qū)域4的柵電極10等。如圖2所示，發(fā)射極區(qū)域6包圍外形是大致四邊形的基極接觸區(qū)域7的周圍，進而其外周被基極區(qū)域5包圍。另外，以與基極接觸區(qū)域7和其周圍的發(fā)射極區(qū)域6的一部分接觸的方式，設置接觸孔EC，但看不到接觸孔EC，所以用虛線表示。另外，在圖2中，相當于B—B線處的剖面的圖是圖1，在按照矩陣狀設置的多個基極區(qū)域5的排列中，沿著基極區(qū)域5之間的漂移區(qū)域4設置的載流子陷阱減少區(qū)域11在俯視時其形狀呈網眼狀。
[0053]另外，在圖2中，示出在左右上下以2X2行列按格子狀排列了基極區(qū)域5的例子，但這是一個例子，也可以按照交錯圖樣狀、或者梳形狀排列，基極區(qū)域5的俯視時的形狀也不限于四邊形，也可以是六邊形等多邊形。
[0054]另外，在上述中，說明為載流子陷阱減少區(qū)域11的形成區(qū)域遍及漂移區(qū)域4的厚度的大致全域，但不限于此，只要是IGBT的主電流的通電區(qū)域，則考慮恢復特性和通電特性的折衷關系來適當地設定即可。
[0055](制造方法)
[0056]以下，使用依次示出制造工序的剖面圖即圖3?圖9，說明SiC — RC— IGBT100的制造方法。
[0057]首先，準備漂移區(qū)域4。漂移區(qū)域4是在成為支撐基板的SiC基板上通過外延生長而形成的外延生長層，能夠通過在形成之后去除SiC基板而得到。這樣得到的通過外延生長層構成的基板被稱為“自立式基板(自立基板)”，準備漂移區(qū)域4的工序意味著準備這樣的自立式基板的工序。另外，以下，有時將由漂移區(qū)域4構成的自立式基板簡稱為“SiC基板”。
[0058]接下來，在圖3所示的工序中，針對漂移區(qū)域4的一個主面?zhèn)鹊纳蠈硬浚糁凑疹A定的形狀構圖而成的注入掩模，進行第I導電類型(η型)雜質的離子注入，選擇性地形成多個基極區(qū)域5。
[0059]接下來，針對各個基極區(qū)域5的上層部，隔著按照預定的形狀構圖而成的注入掩模，進行第2導電類型(P型)雜質的離子注入，選擇性地形成發(fā)射極區(qū)域6。
[0060]進而，針對各個發(fā)射極區(qū)域6，隔著按照預定的形狀構圖而成的注入掩模，進行第I導電類型雜質的離子注入，選擇性地形成基極接觸區(qū)域7。
[0061]作為注入掩模，能夠使用例如照相制版用的光致抗蝕劑或者硅氧化膜。
[0062]另外，基極區(qū)域5、發(fā)射極區(qū)域6以及基極接觸區(qū)域7的形成順序不限于上述。
[0063]另外，基極區(qū)域5的雜質濃度設定為IX 117Cnf3?I X 1019cm—3，深度設定為0.5?3μm，發(fā)射極區(qū)域6的雜質濃度設定為I X 118Cnf3?I X 10'm—3，深度設定為0.2?Ιμπι，基極接觸區(qū)域7的雜質濃度設定為I X 1019cm—3?I X 1021cm—3，深度設定為0.2?Ιμπι。
[0064]另外，關于離子注入，既可以以單一的注入能量進行，也可以使注入能量階段性地例如從高能量向低能量變化來進行。
[0065]另外，在上述離子注入時，將SiC基板的溫度設定于10°C?1000°C的范圍內而進行。由此，得到能夠將在離子注入時產生的晶體缺陷(注入缺陷)在一定程度上復原這樣的效果。
[0066]接下來，在圖4所示的工序中，針對漂移區(qū)域4的另一個主面?zhèn)鹊纳蠈硬?，隔著按照預定的形狀構圖而成的注入掩模，進行第I導電類型雜質的離子注入，形成集電極區(qū)域2。
[0067]接下來，針對漂移區(qū)域4的另一個主面上的上層部，隔著按照預定的形狀構圖而成的注入掩模，進行第2導電類型雜質的離子注入，選擇性地形成與集電極區(qū)域2相鄰的多個陰極區(qū)域3。另外，集電極區(qū)域2以及陰極區(qū)域3的形成順序不限于上述。
[0068]另外，集電極區(qū)域2的雜質濃度設定為IX 118Cnf3?I X 1021cm—3，深度設定為0.2?3μπι，陰極區(qū)域3的雜質濃度設定為I X 118Cnf3?I X 1021cm—3，深度設定為0.2?3μπι。
[0069]另外，作為被離子注入的第I導電類型雜質使用氮、磷，作為第2導電類型雜質使用鋁、硼，離子注入時的注入離子的注入面密度(劑量)設定為I X 113Cnf2?I X 116Cnf2的范圍內，注入能量設定為1keV?1MeV的范圍內。
[0070]另外，集電極區(qū)域2被設置成與基極區(qū)域5之間的漂移區(qū)域4對應，在按照格子狀配置基極區(qū)域5的情況下，俯視時的形狀也為與基極區(qū)域5之間的漂移區(qū)域4同樣的網眼狀，陰極區(qū)域3被設置成與基極區(qū)域5對應，俯視時的形狀也為與基極區(qū)域5同樣的四邊形形狀。
[0071]接下來，在圖5所示的工序中，在設置有基極區(qū)域5等的漂移區(qū)域4的一個主面上，形成基極區(qū)域5之間的預定的區(qū)域為開口部OPl的注入掩模Ml。然后，隔著注入掩模Μ1，進行誘導填隙碳的離子的離子注入(填隙碳誘導離子注入:interstitial-carbon-1nducing1n implantat1n)，形成剩余的填隙碳原子存在的含剩余碳原子區(qū)域I la。
[0072]關于該填隙碳誘導離子注入，既可以以單一的注入能量進行，也可以使注入能量階段性地例如從高能量向低能量變化來進行。
[0073]另外，關于填隙碳誘導離子注入，既可以從設置有集電極區(qū)域2等的漂移區(qū)域4的另一個主面?zhèn)冗M行，另外，也可以通過從漂移區(qū)域4的兩個主面?zhèn)冉惶孢M行，而能夠以更低的注入能量形成含剩余碳原子區(qū)域11a。
[0074]作為所注入的填隙碳誘導離子，可以舉出例如碳、硅、氫、氦等，填隙碳誘導離子注入時的注入離子的注入面密度(劑量)設定為I X 113Cnf2?I X 116Cnf2的范圍內，注入能量設定為1keV?1MeV的范圍內。
[0075]另外，在填隙碳誘導離子注入時，將SiC基板的溫度設定于10°C?1000°C的范圍內而進行。
[0076]此處重要的是含剩余碳原子區(qū)域IIa僅形成于IGBT的主電流的通電區(qū)域(從基極區(qū)域5之間到其下方的漂移區(qū)域4)。
[0077]另外，使填隙碳誘導離子注入中的注入能量比在注入摻雜物離子時使用的注入能量大。由此，能夠形成甚至到達比基極區(qū)域5、發(fā)射極區(qū)域6以及基極接觸區(qū)域7深的區(qū)域的含剩余碳原子區(qū)域11a。
[0078]另外，關于填隙碳誘導離子注入中的注入面密度，以超過在漂移區(qū)域4、特別是IGBT的主電流的通電區(qū)域中存在的載流子陷阱的密度的方式，期望設為例如I X 114Cnf2以上。由此，能夠可靠地降低通電區(qū)域中的載流子陷阱。
[0079]另外，在以上的說明中，說明了在注入用于形成基極區(qū)域5等的摻雜物離子之后注入填隙碳誘導離子的例子，但其順序也可以調換。
[0080]接下來，在去除注入掩模Ml之后，在圖6所示的工序中，對SiC基板進行加熱，從而摻雜物原子被激活，并且填隙碳原子向漂移區(qū)域4的內部熱擴散，與在IGBT的主電流的通電區(qū)域(從基極區(qū)域5之間到其下方的漂移區(qū)域4)中存在的點缺陷結合，僅在IGBT的主電流的通電區(qū)域中形成載流子陷阱減少區(qū)域11。此處，主電流的通電區(qū)域是指包括在剖面視時相鄰的基極區(qū)域之間的中間位置并且從漂移區(qū)域4的一個主面上至漂移區(qū)域4和集電極區(qū)域2的界面的區(qū)域。
[0081]該工序中的SiC基板的加熱溫度設定為1000°C?2000°C的范圍內，更期望設定為1400 °C?1800 °C的范圍內。由此，能夠可靠地降低載流子陷阱。
[0082]經過上述工序得到的載流子陷阱減少區(qū)域11的載流子陷阱的密度處于IX 19Cnf3?I X 113Cnf3的范圍內。另外，在載流子陷講減少區(qū)域11以外的漂移區(qū)域4中，載流子陷阱的密度處于I X 111Cnf3?I X 115Cnf3的范圍內，所以可知在載流子陷阱減少區(qū)域11中載流子陷講降低。另外，載流子陷講的密度能夠通過例如DLTS(deep level transientspectroscopy，深能級瞬態(tài)譜)等方法來測量。
[0083]另外，在載流子陷阱減少區(qū)域中，載流子壽命處于I微秒?I毫秒的范圍內。另外，在載流子陷阱減少區(qū)域11以外的漂移區(qū)域4中，載流子壽命處于I納秒?I微秒的范圍內，所以可知在載流子陷阱減少區(qū)域Ii中載流子壽命變長。另外，載流子壽命能夠通過例如μ—PO)(microwave photo conductivity decay，微波光電導衰減)等方法來測量。
[0084]此處，進一步說明填隙碳誘導離子注入。通常，在晶體中被離子注入的原子不進入到形成晶體的晶格的晶格點，存在于晶格與晶格之間(晶格之間)?！疤钕短肌笔侵复嬖谟诰Ц裰g的碳原子，如果將碳原子進行離子注入，則碳原子自然而然地存在于晶格之間。
[0085]另一方面，即使在針對SiC晶體離子注入了不成為摻雜物的離子(硅、氫、氦等)的情況下，存在于SiC晶體的晶格點的碳原子(比硅輕)被趕出，從而本來處于晶格點的碳原子移動到晶格之間。
[0086]另外，碳空穴(被趕出了的碳原子本來存在的晶格點)在用于激活的熱處理時，被所注入的離子置換，所以不生成新的載流子壽命控制體。
[0087]如以上說明，Si基板的純度非常高且無缺陷，所以得到I毫秒以上的高載流子壽命，所以已知在使用Si基板的RC — IGBT中，通過對無缺陷的狀態(tài)的基板注入氫等不成為摻雜物的離子，產生注入缺陷而設成生成了載流子陷阱的狀態(tài)。另一方面，在存在許多載流子壽命控制體的SiC半導體中，注入不成為摻雜物的離子，從而誘導填隙碳，制作部分性地減少了載流子陷阱的區(qū)域，換言之形成載流子壽命部分性地提高了的區(qū)域，這就是本發(fā)明。
[0088]S卩，本發(fā)明與使用Si基板的RC — IGBT相比是完全相反的技術思想，改善SiC — RC —IGBT的恢復特性和通電特性的折衷關系。
[0089]此處，再次返回到制造工序的說明。在上述說明中，說明了為了形成載流子陷阱減少區(qū)域11而注入填隙碳誘導離子并對SiC基板進行加熱的制造方法，但也可以采用通過對SiC基板進行熱氧化，使在熱氧化的過程中產生的剩余的填隙碳原子擴散到漂移區(qū)域4的內部來形成載流子陷阱減少區(qū)域11的方法。
[0090]在該情況下，在通過CVD(chemical vapor deposit1n，化學氣相淀積)法等熱氧化以外的方法，形成漂移區(qū)域4的一個主面的預定的區(qū)域(即基極區(qū)域5之間的區(qū)域)為開口部的氧化膜的掩模之后，對SiC基板進行熱氧化，在該掩模的開口部形成熱氧化膜。由此，能夠在基極區(qū)域5之間的漂移區(qū)域4上選擇性地形成熱氧化膜，能夠在IGBT的主電流的通電區(qū)域中形成載流子陷阱減少區(qū)域11。
[0091]接下來，通過在氧環(huán)境中對SiC基板進行熱氧化，在設置有基極區(qū)域5等的漂移區(qū)域4的一個主面上全面地形成柵極絕緣膜9。柵極絕緣膜9的厚度設定為例如10?10nm的范圍。另外，作為柵極絕緣膜9，也可以代替熱氧化膜而使用通過CVD法等形成的氧化膜。
[0092]之后，在柵極絕緣膜9上，通過CVD法等形成柵電極10。作為柵電極10的材料，使用例如多晶硅，柵電極1的厚度設定為例如I OOnm?Ιμπι的范圍。
[0093]之后，在柵電極10上，形成按照預定的形狀構圖而成的蝕刻掩模，使用該蝕刻掩模對柵電極10以及柵極絕緣膜9進行蝕刻，從而如圖7所示，形成以從發(fā)射極區(qū)域6的一部分上部覆蓋基極區(qū)域5上以及漂移區(qū)域4上的方式設置的柵極絕緣膜9以及基極區(qū)域5。
[0094]接下來，在圖8所示的工序中，在設置有基極區(qū)域5等的漂移區(qū)域4的一個主面上全面地，通過CVD法等形成層間絕緣膜12，在其上，形成預定的區(qū)域為開口部0Ρ2的蝕刻掩模M2 ο蝕刻掩模M2的開口部0Ρ2是以使與基極接觸區(qū)域7和其周圍的發(fā)射極區(qū)域6的一部分對應的區(qū)域上方在底面露出的方式設置的通孔狀。
[0095 ]然后，使用蝕刻掩模M2進行層間絕緣膜12的蝕刻，去除與蝕刻掩模M2的開口部0Ρ2對應的層間絕緣膜12，形成在厚度方向上貫通層間絕緣膜12而到達發(fā)射極區(qū)域6的一部分以及基極接觸區(qū)域7的全域的表面的接觸孔EC。
[0096]接下來，在去除蝕刻掩模M2之后，在圖9所示的工序中，形成覆蓋層間絕緣膜12上并且填充接觸孔EC內的發(fā)射極電極8。發(fā)射極電極8由例如鋁、鈦、鎳、金、銀、銅等或者將它們組合而成的合金構成，使用電子束蒸鍍法、濺射法來形成。另外，發(fā)射極電極8構成為與發(fā)射極區(qū)域6以及基極接觸區(qū)域7進行歐姆接觸。
[0097]最后，在集電極區(qū)域2以及陰極區(qū)域3上全面地形成集電極電極I，從而得到如圖1所示發(fā)射極電極8和集電極電極I對置的SiC —RC—IGBT100。另外，集電極電極I由例如鋁、鈦、鎳、金、銀、銅等或者將它們組合而成的合金構成，使用電子束蒸鍍法、濺射法來形成，構成為與集電極區(qū)域2以及陰極區(qū)域3進行歐姆接觸。
[0098]另外，在以上的說明中，示出了通過離子注入形成基極區(qū)域5、發(fā)射極區(qū)域6、基極接觸區(qū)域7、集電極區(qū)域2以及陰極區(qū)域3的例子，但也可以使用外延生長以及蝕刻技術來形成它們的一部分或者全部。
[0099]如以上說明，在實施方式I的SiC—RC — IGBT100中，通過僅在IGBT的主電流的通電區(qū)域(從基極區(qū)域5之間到其下方的漂移區(qū)域4)中形成載流子陷阱減少區(qū)域11，在FWD的恢復時，少數載流子的復合不會被降低。因此，不會損害FWD的恢復特性，而能夠提高IGBT的通電能力。
[0100]S卩，在IGBT的動作(正向通電)狀態(tài)下，載流子陷阱減少區(qū)域11成為載流子的通電區(qū)域，所以實現低電阻，在切換為FWD的恢復狀態(tài)時，載流子擴散到漂移區(qū)域而促進復合，所以不會損害恢復特性。
[0101](實施方式2)
[0102](裝置結構)
[0103]圖10是示出本發(fā)明的實施方式2的SiC— RC — IGBT200的結構的剖面圖。另外，圖1是SiC — RC — IGBT200的一部分的剖面，在實際的半導體芯片中，在活性區(qū)域中反復排列有多個相同的結構，但為了便于說明，將圖10的結構稱為SiC—RC—IGBT200。
[0104]如圖10所示，在第2導電類型(P型)的漂移區(qū)域4的一個主面?zhèn)鹊纳蠈硬?，選擇性地形成多個第I導電類型(η型)的基極區(qū)域5，在各個基極區(qū)域5的上層部，選擇性地形成第I導電類型的基極接觸區(qū)域7。另外，與基極接觸區(qū)域7的側面相接地，形成第2導電類型的發(fā)射極區(qū)域6。
[0105]另外，發(fā)射極區(qū)域6包圍基極接觸區(qū)域7，發(fā)射極區(qū)域6以及基極接觸區(qū)域7被形成為從基極區(qū)域5的漂移區(qū)域4的最表面起的深度是相同的程度、或者基極接觸區(qū)域7稍微深
——止匕
~、O
[0106]另外，發(fā)射極區(qū)域6被設置成延伸至基極區(qū)域5的水平方向(與SiC基板的主面平行的方向)的端緣部。另外，在相鄰的基極區(qū)域5之間的漂移區(qū)域4中，設置具有該漂移區(qū)域4的水平方向的全寬的寬度的溝槽TR，溝槽TR的內表面被柵極絕緣膜9Α覆蓋。另外，溝槽TR被形成為與發(fā)射極區(qū)域6以及基極區(qū)域5的側面相接地到達漂移區(qū)域4內，發(fā)射極區(qū)域6以及基極區(qū)域5的側面與柵極絕緣膜9Α的表面相接。
[0107]另外，基極區(qū)域5的俯視時的形狀通過溝槽TR來規(guī)定，如圖2所示為四邊形形狀，按照矩陣狀排列。另外，關于溝槽TR，如圖2所示的載流子陷阱減少區(qū)域11那樣，俯視時的形狀呈網眼狀。
[0108]然后，以埋入內表面被柵極絕緣膜9Α覆蓋的溝槽TR內的方式，形成柵電極10Α。柵電極1A被形成為其一部分從溝槽TR內突出，以覆蓋柵電極1A、柵極絕緣膜9Α以及發(fā)射極區(qū)域6的方式形成層間絕緣膜12，以覆蓋層間絕緣膜12的方式形成發(fā)射極電極8。在層間絕緣膜12中，設置有在厚度方向上貫通層間絕緣膜12而到達發(fā)射極區(qū)域6的一部分以及基極接觸區(qū)域7的全部的表面的接觸孔EC。另外，在接觸孔EC內填充發(fā)射極電極8，對發(fā)射極區(qū)域6以及基極接觸區(qū)域7電連接發(fā)射極電極8。
[0109]另外，柵電極1A的一部分從溝槽TR內突出的結構不是必需的。即，柵電極1A的上表面既可以是與發(fā)射極區(qū)域6的上表面相同的高度，也可以比發(fā)射極區(qū)域6的上表面低。
[0110]使用圖1來說明的實施方式I的SiC— RC — IGBT100是在SiC基板的主面表面附近水平地形成溝道的平面型，相對于此，本實施方式2的SiC — RC — IGBT200是沿著與SiC基板的主面垂直地形成的溝槽形成溝道的溝槽型。
[0111]另外，在漂移區(qū)域4的另一個主面?zhèn)鹊纳蠈硬浚纬傻贗導電類型的集電極區(qū)域2和以與集電極區(qū)域2的兩側面分別相接的方式設置的第2導電類型的陰極區(qū)域3。另外，以覆蓋集電極區(qū)域2以及陰極區(qū)域3上的方式形成集電極電極I。
[0112]另外，在成為IGBT的通電區(qū)域的柵電極1A的下方的漂移區(qū)域4內，形成從柵電極1A的底面附近到集電極區(qū)域2的附近地在漂移區(qū)域4的厚度方向上延伸的載流子陷阱減少區(qū)域11。
[0113]另外，載流子陷阱減少區(qū)域11的形成區(qū)域不限于上述，只要是IGBT的通電區(qū)域，則考慮恢復特性和通電特性的折衷關系來適當地設定即可。
[0114](制造方法)
[0115]以下，使用依次示出制造工序的剖面圖即圖11?圖21，說明SiC—RC —IGBT200的制造方法。
[0116]首先，準備漂移區(qū)域4，接下來，在圖11所示的工序中，針對漂移區(qū)域4的一個主面?zhèn)鹊纳蠈硬浚M行第I導電類型雜質的離子注入，形成遍布主面整個面的基極區(qū)域5。
[0117]接下來，針對基極區(qū)域5的上層部，進行第2導電類型雜質的離子注入，形成遍布主面整個面的發(fā)射極區(qū)域6。
[0118]進而，針對發(fā)射極區(qū)域6，隔著按照預定的形狀構圖而成的注入掩模，進行第I導電類型雜質的離子注入，選擇性地形成基極接觸區(qū)域7。
[0119]作為注入掩模，能夠使用例如照相制版用的光致抗蝕劑或者硅氧化膜。
[0120]另外，基極區(qū)域5、發(fā)射極區(qū)域6以及基極接觸區(qū)域7的形成順序不限于上述。
[0121]另外，基極區(qū)域5、發(fā)射極區(qū)域6以及基極接觸區(qū)域7的雜質濃度以及深度與在實施方式I中說明的基極區(qū)域5、發(fā)射極區(qū)域6以及基極接觸區(qū)域7相同，所以說明省略。
[0122]接下來，在圖12所示的工序中，針對漂移區(qū)域4的另一個主面?zhèn)鹊纳蠈硬?，隔著按照預定的形狀構圖而成的注入掩模，進行第I導電類型雜質的離子注入，形成集電極區(qū)域2。
[0123]接下來，針對漂移區(qū)域4的另一個主面?zhèn)鹊纳蠈硬?，隔著按照預定的形狀構圖而成的注入掩模，進行第2導電類型雜質的離子注入，選擇性地形成與集電極區(qū)域2相鄰的多個陰極區(qū)域3。另外，集電極區(qū)域2以及陰極區(qū)域3的形成順序不限于上述。
[0124]另外，集電極區(qū)域2以及陰極區(qū)域3的雜質濃度以及深度與在實施方式I中說明的集電極區(qū)域2以及陰極區(qū)域3相同，所以說明省略。
[0125]另外，所注入的離子種類以及離子注入時的注入離子的注入面密度(劑量)也與實施方式I相同，所以說明省略。
[0126]接下來，在圖13所示的工序中，在設置有基極區(qū)域5等的漂移區(qū)域4的一個主面上，形成預定的區(qū)域為開口部0P3的蝕刻掩模M3 ο蝕刻掩模M3的開口部0P3被設置成使與之后成為溝槽TR的區(qū)域對應的發(fā)射極區(qū)域6在底面露出，其俯視時的形狀與溝槽TR的俯視時的形狀對應。
[0127]然后，使用蝕刻掩模M3，對發(fā)射極區(qū)域6、基極區(qū)域5以及漂移區(qū)域4進行蝕刻，形成貫通發(fā)射極區(qū)域6以及基極區(qū)域5而到達漂移區(qū)域4內的溝槽TR。
[0128]接下來，在去除蝕刻掩模M3之后，在圖14所示的工序中，在設置有基極區(qū)域5等的漂移區(qū)域4的一個主面上，形成溝槽TR內的預定的區(qū)域為開口部0P4的注入掩模M4。另外，隔著注入掩模M4，進行填隙碳誘導離子注入，形成剩余的填隙碳原子存在的含剩余碳原子區(qū)域 Ila0
[0129]關于該填隙碳誘導離子注入，既可以以單一的注入能量進行，也可以使注入能量階段性地例如從高能量向低能量變化來進行。
[0130]另外，關于填隙碳誘導離子注入，既可以從設置有集電極區(qū)域2等的漂移區(qū)域4的另一個主面?zhèn)冗M行，并且，也可以通過從漂移區(qū)域4的兩個主面?zhèn)冉惶孢M行，而能夠以更低的注入能量形成含剩余碳原子區(qū)域11a。
[0131]注入的填隙碳誘導離子、注入離子的注入面密度(劑量)以及注入能量與在實施方式I中說明的含剩余碳原子區(qū)域Ila相同，所以說明省略。
[0132]接下來，在去除注入掩模M4之后，在圖15所示的工序中，通過對SiC基板進行加熱，摻雜物原子被激活，并且填隙碳原子擴散到漂移區(qū)域4的內部，與存在于IGBT的主電流的通電區(qū)域(柵電極1A的下方的漂移區(qū)域4內)的點缺陷結合，僅在IGBT的主電流的通電區(qū)域中形成載流子陷阱減少區(qū)域11。此處，主電流的通電區(qū)域是指在剖面視時包括相鄰的基極區(qū)域之間的中間位置、并且從溝槽TR的下部至漂移區(qū)域4以及集電極區(qū)域2的界面的區(qū)域。
[0133]該工序中的SiC基板的加熱溫度設定為1000°C?2000°C的范圍內，更期望設定為1400°C?1800°C的范圍內。
[0134]接下來，通過在氧環(huán)境中對SiC基板進行熱氧化，在圖16所示的工序中，在設置有基極區(qū)域5等的漂移區(qū)域4的一個主面上全面地形成柵極絕緣膜9A。柵極絕緣膜9A的厚度設定為例如10?10nm的范圍。由此，溝槽TR的內表面也被柵極絕緣膜9A覆蓋。另外，作為柵極絕緣膜9A，也可以代替熱氧化膜而使用通過CVD法等形成的氧化膜。
[0135]之后，在柵極絕緣膜9A上，通過CVD法等形成柵電極10A。作為柵電極1A的材料，使用例如多晶硅。另外，柵電極1A的厚度被設定為能夠埋入溝槽TR內的厚度，隔著柵極絕緣膜9A在發(fā)射極區(qū)域6以及基極接觸區(qū)域7的上方還形成柵電極10A。
[0136]之后，在圖17所示的工序中，通過蝕刻等去除形成于發(fā)射極區(qū)域6以及基極接觸區(qū)域7的上方的柵電極1A，使柵電極1A僅殘留于溝槽TR內。
[0137]接下來，在圖18所示的工序中，形成以僅覆蓋殘留在溝槽TR內的柵電極1A的上部的方式構圖而成的蝕刻掩模M5，使用蝕刻掩模M5，通過蝕刻來去除形成于溝槽TR的內表面的柵極絕緣膜9A以外的柵極絕緣膜9A。
[0138]通過該工序，如圖19所示，從溝槽TR，柵電極1A的一部分從溝槽TR內突出。
[0139]另外，使上述柵電極1A的一部分從溝槽TR內突出的工序不是必需的工序。即，柵電極1A的上表面既可以是與發(fā)射極區(qū)域6的上表面相同的高度，也可以比發(fā)射極區(qū)域6的上表面低。另外，也可以在圖17所示的工序中以使柵電極1A僅殘留于溝槽TR內的方式進行加工之后，直接形成層間絕緣膜12。
[0140]接下來，在圖20所示的工序中，在設置有基極區(qū)域5等的漂移區(qū)域4的一個主面上全面地通過CVD法等形成層間絕緣膜12，在其上形成預定的區(qū)域為開口部0P6的蝕刻掩模M6 ο蝕刻掩模M6的開口部0P6是以使與基極接觸區(qū)域7和其周圍的發(fā)射極區(qū)域6的一部分對應的區(qū)域上方在底面露出的方式設置的通孔狀。
[0141]然后，使用蝕刻掩模M6來進行層間絕緣膜12的蝕刻，去除與蝕刻掩模M6的開口部0P6對應的層間絕緣膜12，形成在厚度方向上貫通層間絕緣膜12而到達發(fā)射極區(qū)域6的一部分以及基極接觸區(qū)域7的全域的表面的接觸孔EC。
[0142]接下來，在去除蝕刻掩模M6之后，在圖21所示的工序中，形成覆蓋層間絕緣膜12上并且填充接觸孔EC內的發(fā)射極電極8。發(fā)射極電極8由例如鋁、鈦、鎳、金、銀、銅或者將它們組合而成的合金等構成，使用電子束蒸鍍法、濺射法來形成。另外，發(fā)射極電極8構成為與發(fā)射極區(qū)域6以及基極接觸區(qū)域7進行歐姆接觸。
[0143]最后，在集電極區(qū)域2以及陰極區(qū)域3上全面地形成集電極電極1，從而得到如圖10所示發(fā)射極電極8和集電極電極I對置的SiC — RC — IGBT200。另外，集電極電極I由例如鋁、鈦、鎳、金、銀、銅或者將它們組合而成的合金等構成，使用電子束蒸鍍法、濺射法來形成，構成為與集電極區(qū)域2以及陰極區(qū)域3進行歐姆接觸。
[0144]另外，在以上的說明中，示出通過離子注入形成基極區(qū)域5、發(fā)射極區(qū)域6、基極接觸區(qū)域7、集電極區(qū)域2以及陰極區(qū)域3的例子，但也可以使用外延生長以及蝕刻技術來形成它們的一部分或者全部。
[0145]如以上說明，在實施方式2的SiC—RC — IGBT200中，通過僅在IGBT的主電流的通電區(qū)域中(柵電極1A的下方的漂移區(qū)域4內)形成載流子陷阱減少區(qū)域11，在FWD的恢復時，少數載流子的復合不會被降低。因此，不會損害FWD的恢復特性，而能夠提高IGBT的通電能力。
[0146]S卩，在IGBT的動作(正向通電)狀態(tài)下，載流子陷阱減少區(qū)域11成為載流子的通電區(qū)域，所以實現低電阻，在切換為FWD的恢復狀態(tài)時，載流子擴散到漂移區(qū)域而促進復合，所以不會損害恢復特性。
[0147](實施方式3)
[0148](裝置結構)
[0149]圖22是示出本發(fā)明的實施方式3的SiC—RC— IGBT300的結構的剖面圖。另外，圖22是SiC — RC — IGBT300的一部分的剖面，在實際的半導體芯片中，在活性區(qū)域中反復排列有多個相同的結構，但為了便于說明，將圖22的結構稱為SiC—RC — IGBT300。
[0150]在圖22所示的SiC — RC — IGBT300中，被設置成在第2導電類型(P型)的漂移區(qū)域4的一個主面?zhèn)鹊纳蠈硬?，濃度較高地包含第2導電類型的雜質的雜質區(qū)域13遍布主面整個面。
[0151]然后，在雜質區(qū)域13的上層部，選擇性地形成多個第I導電類型(η型)的基極區(qū)域5，在各個基極區(qū)域5的上層部，選擇性地形成第I導電類型的基極接觸區(qū)域7。然后，與基極接觸區(qū)域7的側面相接地，形成第2導電類型的發(fā)射極區(qū)域6。
[0152]另外，基極區(qū)域5、發(fā)射極區(qū)域6以及基極接觸區(qū)域7與實施方式I的SiC— RC —IGBT100相同，并且，柵極絕緣膜9、柵電極10、層間絕緣膜12以及發(fā)射極電極8也與實施方式I 的 SiC—RC—IGBT100 相同。
[0153]另外，在漂移區(qū)域4的另一個主面?zhèn)鹊纳蠈硬?，形成第I導電類型的集電極區(qū)域2和以與集電極區(qū)域2的兩側面分別相接的方式設置的第2導電類型的陰極區(qū)域3。然后，以覆蓋集電極區(qū)域2以及陰極區(qū)域3上的方式形成集電極電極I。另外，集電極區(qū)域2、陰極區(qū)域3以及集電極電極I與實施方式I的SiC-RC-1GBTlOO相同。
[0154]在SiC—RC — IGBT300中，主電流的通電區(qū)域是基極區(qū)域5之間的雜質區(qū)域13下方的漂移區(qū)域4內，僅在該通電區(qū)域中形成載流子陷阱減少區(qū)域11，在基極區(qū)域5的雜質區(qū)域13中未形成載流子陷阱減少區(qū)域11。
[0155]另外，載流子陷阱減少區(qū)域11的形成區(qū)域不限于上述，只要是IGBT的主電流的通電區(qū)域，則考慮恢復特性和通電特性的折衷關系來適當地設定即可。
[0156](制造方法)
[0157]以下，說明SiC —RC — IGBT300的制造方法。如上所述，圖22所示的SiC —RC —IGBT300相對于圖1所示的SiC—RC — IGBT100，在還具有雜質區(qū)域13這點上不同。
[0158]因此，制造方法還在追加雜質區(qū)域13的形成工序這點上與實施方式I不同。即，在實施方式I中，如使用圖3說明的那樣，在形成基極區(qū)域5、發(fā)射極區(qū)域6以及基極接觸區(qū)域7之后，追加針對漂移區(qū)域4的一個主面進行第2導電類型的雜質的離子注入而形成遍布整個主面的雜質區(qū)域13的工序。
[0159]該離子注入時的注入面密度(劑量)設定為IX 111Cnf2?I X 1014cm—2，注入能量設定為1keV?lOMeV，雜質濃度設定為1父1015011—3?1\1018011—3，深度設定為0.5?54111。
[0160]另外，在上述離子注入時，將SiC基板的溫度設定于10°C?1000°C的范圍內而進行。
[0161]另外，在上述中，說明為在形成基極區(qū)域5等之后形成雜質區(qū)域13，但也可以在形成雜質區(qū)域13之后形成基極區(qū)域5等。
[0162]另外，在上述中，示出通過離子注入形成雜質區(qū)域13的例子，但也可以使用外延生長以及蝕刻技術來形成雜質區(qū)域13。
[0163]之后，如使用圖4說明，在漂移區(qū)域4的另一個主面?zhèn)鹊纳蠈硬啃纬杉姌O區(qū)域2以及陰極區(qū)域3之后，如使用圖5說明的那樣，在設置有基極區(qū)域5等的漂移區(qū)域4的一個主面上，形成基極區(qū)域5之間的預定的區(qū)域為開口部的注入掩模，隔著該注入掩模，進行填隙碳誘導離子注入來形成含剩余碳原子區(qū)域。在該情況下，在實施方式3中，含剩余碳原子區(qū)域形成于雜質區(qū)域13的下方，并且被形成為在后面的熱處理中填隙碳原子擴散到漂移區(qū)域4的內部的情況下也不會達到雜質區(qū)域13的深度。
[0164]另外，填隙碳誘導離子種類、注入離子的注入面密度(劑量)以及注入能量與實施方式I相同。
[0165]之后，通過對SiC基板進行加熱，摻雜物原子被激活，并且填隙碳原子擴散到漂移區(qū)域4的內部，與存在于IGBT的主電流的通電區(qū)域中(基極區(qū)域5之間的雜質區(qū)域13下方的漂移區(qū)域4內)的點缺陷結合，而僅在IGBT的主電流的通電區(qū)域中形成載流子陷阱減少區(qū)域
Ilo
[0166]該工序中的SiC基板的加熱溫度設定為1000°C?2000°C的范圍內，更期望設定為1400°C?1800°C的范圍內。
[0167]之后，如使用圖7?圖9說明的那樣，在漂移區(qū)域4的一個主面上，形成柵極絕緣膜
9、柵電極10、層間絕緣膜12以及發(fā)射極電極8，并且，在漂移區(qū)域4的另一個主面上形成集電極電極I，從而得到發(fā)射極電極8和集電極電極I對置的SiC—RC — IGBT300。
[0168]如以上說明，在實施方式3的SiC—RC — IGBT300中，通過僅在IGBT的主電流的通電區(qū)域中(基極區(qū)域5之間的雜質區(qū)域13下方的漂移區(qū)域4內)形成載流子陷阱減少區(qū)域11，在FWD的恢復時，少數載流子的復合不會被降低。因此，不會損害FWD的恢復特性，而能夠提高IGBT的通電能力。
[0169]S卩，在IGBT的動作(正向通電)狀態(tài)下，載流子陷阱減少區(qū)域11成為載流子的通電區(qū)域，所以實現低電阻，在切換為FWD的恢復狀態(tài)時，載流子擴散到漂移區(qū)域而促進復合，所以不會損害恢復特性。
[0170]另外，通過設置雜質區(qū)域13，在IGBT的通電時，促進載流子的蓄積，相比于實施方式I的SiC—RC — IGBT100，能夠期待通電能力進一步提高。
[0171](實施方式4)
[0172](裝置結構)
[0173]圖23是示出本發(fā)明的實施方式4的SiC—RC— IGBT400的結構的剖面圖。另外，圖23是SiC — RC — IGBT400的一部分的剖面，在實際的半導體芯片中，在活性區(qū)域中反復排列有多個相同的結構，但為了便于說明，將圖23的結構稱為SiC—RC — IGBT400。
[0174]在圖23所示的SiC—RC— IGBT400中，在陰極區(qū)域3與其上方的基極區(qū)域5之間的漂移區(qū)域4中，形成載流子壽命顯著短的載流子陷阱區(qū)域14。另外，載流子陷阱區(qū)域14被形成為當中夾著形成于集電極區(qū)域2的上方的載流子陷阱減少區(qū)域11。
[0175]載流子陷阱區(qū)域14包含比陰極區(qū)域3與其上方的基極區(qū)域5之間的漂移區(qū)域4中的、未設置載流子陷阱區(qū)域14的漂移區(qū)域4多的載流子陷阱，從而載流子壽命顯著變短。
[0176]圖24是示出圖23的X— Y線處的剖面中的載流子壽命的分布的圖。在圖24中，橫軸表示X—Y線上的位置，縱軸表示載流子壽命。另外，縱軸的分度是對數。
[0177]在圖24中，形成有載流子陷阱減少區(qū)域11的區(qū)域作為IGBT區(qū)域發(fā)揮功能，所以記載為IGBT，其以外的區(qū)域作為FWD區(qū)域發(fā)揮功能，所以記載為FWD。另外，在圖24中，把將載流子陷阱區(qū)域14中的載流子壽命和漂移區(qū)域4中的載流子壽命在各區(qū)域中設為恒定的情況下的分布表不為Cl，將在各區(qū)域中具有梯度的情況下的分布表不為C2。
[0178]在圖24中，在將載流子陷阱減少區(qū)域11中的載流子壽命定義為TA、將陰極區(qū)域3的上方的漂移區(qū)域4中的載流子壽命定義為τΒ、將載流子陷阱區(qū)域14中的載流子壽命定義為τC的情況下，三者的關系期望設為τΑ>τΒ>τ(:。通過設為τΑ>τΒ，不會損害FWD的恢復特性，而能夠提高IGBT的通電能力。進而，將TC設為最小，所以能夠將雙極性劣化(在后面詳述)所致的元件電阻增大抑制為最小限。
[0179]具體而言，為了在載流子陷阱區(qū)域14中避免流過雙極性電流，期望設為TC〈100ns，為了在IGBT的通電區(qū)域中充分促進電導率調制，期望設為τΑ>1μ8，為了不損害FWD的恢復特性，τΒ期望設為兩者的中間的值(幾百ns)。
[0180]以下，說明雙極性劣化。一般來說，如果在pn二極管中注入少數載流子(流過雙極性電流)，則在少數載流子與多數載流子復合時，產生復合能量。如SiC晶體那樣，在內含大量的晶體缺陷的半導體中發(fā)生少數載流子的復合的情況下，通過其復合能量，SiC晶體中的基底面缺陷等成為起點，向作為面缺陷的層疊缺陷擴展。該層疊缺陷(擴展層疊缺陷:extended stacking faults)作為電阻發(fā)揮作用，阻礙電流的流動，所以其結果，導致元件電阻的增大。將該問題稱為雙極性劣化。
[0181]在本實施方式4中，設為τΒ>τ(:，所以在FWD的回流動作時，雙極性電流優(yōu)先地流過陰極區(qū)域的上方的漂移區(qū)域4。此處，在假設在S i C — RC — IGBT400的一部分的FWD中在陰極區(qū)域的上方的漂移區(qū)域4中包含基底面缺陷的情況下，以該基底面缺陷為起點而發(fā)生FWD的雙極性劣化，伴隨層疊缺陷的擴展，FWD的電阻增大。
[0182]如果該擴展層疊缺陷到達相鄰的載流子陷阱區(qū)域14，則載流子陷阱區(qū)域14的載流子壽命顯著短，所以該FWD相比于其他FWD(在陰極區(qū)域的上方的漂移區(qū)域4中不包含基底面缺陷的FWD)，電阻變得極高。因此，在該FWD中不流過雙極性電流，層疊缺陷的擴展停止。因此，即使在FWD中產生擴展層疊缺陷，IGBT的主電流的通電區(qū)域的電阻也不會增大。
[0183]相反地，在不形成載流子陷阱區(qū)域14的情況下，在FWD中產生的層疊缺陷的擴展不停止，所以雙極性劣化不斷地推進，直至該擴展完成(到達漂移區(qū)域4的一個主面或基極區(qū)域5的下部)。
[0184]另外，在以上的說明中，如在圖24中作為分布Cl所示，以各區(qū)域中的載流子壽命的分布在基板水平方向上恒定的情況為例子進行了說明，但載流子壽命的分布不限于上述，例如如在圖24中作為分布C2所示，通過在基板水平方向上附加梯度等，考慮恢復特性和通電特性的折衷關系以及層疊缺陷的擴展而適當地設定即可。
[0185](制造方法)
[0186]以下，說明S i C — RC — IGBT40O的制造方法。如上所述，圖23所示的S i C — RC —IGBT400相對于圖1所示的SiC—RC — IGBT100，在還具有載流子陷阱區(qū)域14這點上不同。
[0187]載流子陷阱區(qū)域14是通過從漂移區(qū)域4的一個主面?zhèn)?、或者另一個主面?zhèn)?、或者兩主面?zhèn)葘嵤╇娮由渚€照射而形成的。
[0188]關于形成的定時，只要是使用圖6來說明的載流子陷阱減少區(qū)域11的形成工序之后，則可以在任意的定時形成，但期望在形成載流子陷阱減少區(qū)域11之后并且在形成圖7所示的柵極絕緣膜9之前形成。
[0189]作為形成條件，用照射掩模覆蓋載流子陷阱區(qū)域14的形成區(qū)域的上方以外，電子射線的照射量設為I X 114Cnf2?I X 117Cnf2，照射能量設為1keV?IMeV。
[0190]另外，關于載流子陷阱區(qū)域14的基板厚度方向的深度，能夠通過適當地選擇電子射線的照射能量來調整，關于載流子陷阱區(qū)域14的載流子壽命，能夠通過適當地選擇電子射線的照射量來調整。
[0191]如以上說明，在實施方式4的SiC—RC-1GBT400中，在陰極區(qū)域3與其上方的基極區(qū)域5之間的漂移區(qū)域4中，形成載流子壽命顯著短的載流子陷阱區(qū)域14，載流子陷阱區(qū)域14被形成為當中夾著形成于集電極區(qū)域2的上方的載流子陷阱減少區(qū)域11，所以能夠在將雙極性劣化所致的元件電阻增大抑制為最小限的同時，提高恢復特性和通電特性的折衷關系O
[0192](變形例)
[0193]在以上說明的實施方式I?4中，說明了使用由漂移區(qū)域4構成的SiC基板來制造RC — IGBT的方法，但也可以使用在支撐基板上形成有漂移區(qū)域4的基板來制造RC — IGBT。
[0194]作為支撐基板，期望包含η型或者P型的雜質的SiC基板(它是體基板)，支撐基板的雜質濃度期望處于I X 111Cnf3?I X 1021cm—2的范圍內。
[0195]另外，關于支撐基板，也可以在RC— IGBT的制造工序中，在適當的定時去除或者進行薄板化。
[0196]另外，在實施方式I?4中，舉出了作為半導體裝置將本發(fā)明應用于SiC—RC— IGBT的例子，但另外，也將本發(fā)明應用于各種反向導通型雙極性器件(晶閘管、GT0(Gate Turn-Off Thyristor，門極可關斷晶閘管)等)，從而能夠改善電氣特性。
[0197]另外，SiC的晶型、導電類型、各雜質區(qū)域的具體的厚度以及雜質濃度等的優(yōu)選的數值范圍是本領域技術人員公知的范圍，在本發(fā)明的實施方式I?3中敘述的這些數值可適當地變更。
[0198]雖然詳細說明了本發(fā)明，但上述說明在所有方面都是示例，本發(fā)明不限于此。應理解，在不脫離本發(fā)明的范圍內，能夠想到未例示的無數變形例。
[0199]另外，本發(fā)明能夠在其發(fā)明范圍內，自由地組合各實施方式、或者將各實施方式適當地變形、省略。
【主權項】
1.一種半導體裝置，具有在第2導電類型的碳化硅半導體區(qū)域(4)中形成的絕緣柵雙極型晶體管和與所述絕緣柵雙極型晶體管反并聯地連接的二極管， 所述絕緣柵雙極型晶體管具備: 發(fā)射極電極(8)，配設于所述碳化硅半導體區(qū)域的一個主面上； 第I導電類型的基極區(qū)域(5)，在所述碳化硅半導體區(qū)域的所述一個主面?zhèn)鹊纳蠈硬窟x擇性地配設有多個； 第2導電類型的發(fā)射極區(qū)域(6)，選擇性地配設于所述基極區(qū)域各自的上層部，與所述發(fā)射極電極電連接； 第I導電類型的集電極區(qū)域(2)，配設于所述碳化硅半導體區(qū)域的另一個主面?zhèn)鹊纳蠈硬浚?集電極電極(I)，配設于所述碳化硅半導體區(qū)域的所述另一個主面上，與所述集電極區(qū)域電連接； 柵極絕緣膜(9)，被配設成與所述碳化硅半導體區(qū)域、所述發(fā)射極區(qū)域以及所述基極區(qū)域連續(xù)地相接；以及 柵電極(10)，被配置成隔著所述柵極絕緣膜而與所述碳化硅半導體區(qū)域、所述發(fā)射極區(qū)域以及所述基極區(qū)域對置， 所述二極管具備: 第I導電類型的基極接觸區(qū)域(7)，與所述發(fā)射極區(qū)域鄰接地設置，與所述發(fā)射極電極電連接；以及 第2導電類型的陰極區(qū)域(3)，配設于所述碳化硅半導體區(qū)域的所述另一個主面?zhèn)鹊纳蠈硬?，與所述集電極區(qū)域鄰接地設置，與所述集電極電極電連接， 所述絕緣柵雙極型晶體管還具備: 載流子陷阱減少區(qū)域(U)，配設于所述集電極區(qū)域的上方的所述碳化硅半導體區(qū)域內的主電流的通電區(qū)域，載流子陷阱少于所述陰極區(qū)域的上方的所述碳化硅半導體區(qū)域內的載流子陷阱。2.根據權利要求1所述的半導體裝置，其特征在于， 所述載流子陷阱減少區(qū)域是將碳、硅、氫以及氦中的至少一個進行離子注入而形成的。3.根據權利要求1或者2所述的半導體裝置，其特征在于， 所述載流子陷阱減少區(qū)域設置于從相鄰的所述基極區(qū)域之間到所述集電極區(qū)域的上方的所述碳化硅半導體區(qū)域內。4.根據權利要求1或者2所述的半導體裝置，其特征在于， 所述柵極絕緣膜(9A)被設置成覆蓋以從相鄰的所述基極區(qū)域之間的所述碳化硅半導體區(qū)域的所述一個主面到達所述碳化硅半導體區(qū)域內的方式設置的溝槽(TR)的內表面， 所述柵電極(1A)被設置成埋入內表面被所述柵極絕緣膜覆蓋的所述溝槽內， 所述載流子陷阱減少區(qū)域設置于從所述溝槽的下方到所述集電極區(qū)域的上方的所述碳化硅半導體區(qū)域內。5.根據權利要求1或者2所述的半導體裝置，其特征在于， 還具備雜質區(qū)域(13)，該雜質區(qū)域(13)被設置成在所述碳化硅半導體區(qū)域的所述一個主面?zhèn)鹊纳蠈硬勘椴妓鲆粋€主面的整個面，并且濃度較高地包含第2導電類型的雜質， 所述雜質區(qū)域具有包含所述基極區(qū)域以及所述發(fā)射極區(qū)域的深度， 所述載流子陷阱減少區(qū)域設置于從相鄰的所述基極區(qū)域之間的所述雜質區(qū)域的下方到所述集電極區(qū)域的上方的所述碳化硅半導體區(qū)域內。6.根據權利要求1或者2所述的半導體裝置，其特征在于， 所述半導體裝置還具備載流子陷阱區(qū)域(14)，該載流子陷阱區(qū)域(14)設置于所述陰極區(qū)域與其上方的所述基極區(qū)域之間的所述碳化硅半導體區(qū)域， 所述載流子陷阱區(qū)域包含比未設置所述載流子陷阱區(qū)域的所述碳化硅半導體區(qū)域多的載流子陷阱。7.根據權利要求1或者2所述的半導體裝置，其特征在于， 所述載流子陷阱減少區(qū)域的所述載流子陷阱的密度處于I X 19Cnf3?I X 113Cnf3的范圍內， 所述載流子陷阱減少區(qū)域以外的所述碳化硅半導體區(qū)域的所述載流子陷阱的密度處于I X 111Cnf3?I X 115Cnf3的范圍內 O8.根據權利要求1或者2所述的半導體裝置，其特征在于， 在所述載流子陷阱減少區(qū)域中，載流子壽命處于I微秒?I毫秒的范圍內， 在所述載流子陷阱減少區(qū)域以外的所述碳化硅半導體區(qū)域中，載流子壽命處于I納秒?I微秒的范圍內。9.根據權利要求2所述的半導體裝置，其特征在于， 在所述載流子陷阱減少區(qū)域中，碳、硅、氫以及氦中的任意的原子的注入面密度處于IX 113Cnf2?I X 116Cnf2的范圍內 O10.一種半導體裝置的制造方法，是權利要求1所述的半導體裝置的制造方法，具備: (a)在所述碳化硅半導體區(qū)域的所述絕緣柵雙極型晶體管的主電流的通電區(qū)域中，進行對填隙碳進行誘導的離子的離子注入，形成剩余的填隙碳原子存在的含剩余碳原子區(qū)域(Ila)的工序；以及 (b)在所述工序(a)之后，使所述填隙碳原子熱擴散，在所述通電區(qū)域中形成減少了載流子陷阱的載流子陷阱減少區(qū)域(11)的工序。11.根據權利要求10所述的半導體裝置的制造方法，其特征在于， 所述工序(a)包括以超過所述碳化硅半導體區(qū)域中的載流子陷阱的密度的方式選擇對所述填隙碳進行誘導的離子的注入面密度的工序。12.根據權利要求10所述的半導體裝置的制造方法，其特征在于， 所述工序(b)包括將所述碳化硅半導體區(qū)域的溫度設定于1000°C?2000°C的范圍內而使所述填隙碳原子進行熱擴散的工序。13.—種半導體裝置的制造方法，是權利要求1所述的半導體裝置的制造方法，具備以下工序: 通過在與所述絕緣柵雙極型晶體管的主電流的通電區(qū)域對應的所述碳化硅半導體區(qū)域的主面上選擇性地形成熱氧化膜，使在熱氧化的過程中產生的剩余的填隙碳原子擴散到所述碳化硅半導體區(qū)域， 在所述集電極區(qū)域的上方的所述碳化硅半導體區(qū)域內的所述主電流的通電區(qū)域中，形成載流子陷阱少于所述陰極區(qū)域的上方的所述碳化硅半導體區(qū)域內的載流子陷阱的載流子陷阱減少區(qū)域(11)。14.根據權利要求10或者13所述的半導體裝置的制造方法，其特征在于， 還具備從所述碳化硅半導體區(qū)域的主面選擇性地進行電子射線照射，并在所述陰極區(qū)域與其上方的所述基極區(qū)域之間的所述碳化硅半導體區(qū)域中形成載流子陷阱區(qū)域的工序，所述載流子陷阱區(qū)域包括比未設置所述載流子陷阱區(qū)域的所述碳化硅半導體區(qū)域多的載流子陷阱。
【文檔編號】H01L21/336GK105900221SQ201580004293
【公開日】2016年8月24日
【申請日】2015年2月6日
【發(fā)明人】濱田憲治, 三浦成久
【申請人】三菱電機株式會社