局部層轉(zhuǎn)移的系統(tǒng)和方法
【專(zhuān)利摘要】實(shí)施例包括一種裝置，所述裝置包括：第一層，所述第一層包括第一半導(dǎo)體開(kāi)關(guān)元件，所述第一層耦合到第一接合材料的第一部分；以及第二層，所述第二層包括第二半導(dǎo)體開(kāi)關(guān)元件，所述第二層耦合到第二接合材料的第二部分；其中，(a)第一層位于第二層之上，(b)第一部分直接連接到第二部分，并且(c)第一部分的第一側(cè)壁是不均勻鋸齒狀的。本文中描述了其它實(shí)施例。
【專(zhuān)利說(shuō)明】
局部層轉(zhuǎn)移的系統(tǒng)和方法
技術(shù)領(lǐng)域
[0001]實(shí)施例解決了晶格失配的半導(dǎo)體器件。
【背景技術(shù)】
[0002]可以通過(guò)開(kāi)發(fā)例如高質(zhì)量的元素硅(Si)襯底上的m-v半導(dǎo)體或Si襯底上的IV半導(dǎo)體來(lái)實(shí)現(xiàn)各種電子和光電子器件。能夠?qū)崿F(xiàn)m-v或IV材料的性能優(yōu)點(diǎn)的表面層可以承載各種高性能的電子器件，例如由諸如但不限于銻化銦(InSb)、砷化銦(InAs)、鍺(Ge)、和硅鍺(SiGe)之類(lèi)的極高迀移率的材料制作的CMOS和量子阱(QW)晶體管。諸如激光器、檢測(cè)器和光伏電池之類(lèi)的光學(xué)器件以及電子器件還可以由諸如但不限于砷化鎵(GaAs)和銦鎵砷(InGaAs)的各種其它直接帶隙材料來(lái)制作。
[0003]然而，m-v和IV材料在Si襯底上的生長(zhǎng)呈現(xiàn)出許多挑戰(zhàn)。由m-v半導(dǎo)體外延(EPI)層與Si半導(dǎo)體襯底之間或IV半導(dǎo)體EPI層與Si半導(dǎo)體襯底之間的晶格失配、極性-非極性(polar-on-nonpolar)失配、以及熱失配產(chǎn)生了晶體缺陷。當(dāng)EPI層與襯底之間的晶格失配超過(guò)幾個(gè)百分點(diǎn)時(shí)，由失配引起的應(yīng)變變得過(guò)大并且在EPI層中產(chǎn)生缺陷。一旦膜厚度大于臨界厚度(即，膜在該厚度以下是完全應(yīng)變的并且在該厚度以上是局部弛豫的)，就通過(guò)在膜和襯底的界面處以及在EPI膜中建立錯(cuò)配位錯(cuò)來(lái)使應(yīng)變弛豫。EPI晶體缺陷可以采用穿透位錯(cuò)、堆垛層錯(cuò)和孿晶(twins)的形式。許多缺陷(特別是穿透位錯(cuò)和孿晶)傾向于傳播到制作半導(dǎo)體器件的“器件層”中。通常，缺陷產(chǎn)生的嚴(yán)重性和m-v半導(dǎo)體與Si襯底之間或IV半導(dǎo)體與Si襯底之間的晶格失配的量相互關(guān)聯(lián)。
【附圖說(shuō)明】
[0004]根據(jù)所附權(quán)利要求、一個(gè)或多個(gè)示例性實(shí)施例的以下【具體實(shí)施方式】、以及相對(duì)應(yīng)的附圖，本發(fā)明的實(shí)施例的特征和優(yōu)點(diǎn)將變得顯而易見(jiàn)，在附圖中:
[0005]圖1描繪了常規(guī)的縱橫比限制結(jié)構(gòu)，并且圖2描繪了常規(guī)的晶格失配橋接緩沖體；
[0006]圖3描繪了本發(fā)明的實(shí)施例中的未耦合的施主晶圓和受主晶圓；
[0007]圖4描繪了在完成局部層轉(zhuǎn)移之前的本發(fā)明的實(shí)施例中的耦合的施主晶圓和受主晶圓;
[0008]圖5描繪了在完成局部層轉(zhuǎn)移之后的本發(fā)明的實(shí)施例中的耦合的施主晶圓和受主晶圓;
[0009]圖6描繪了在完成局部層轉(zhuǎn)移和互連堆積之后的本發(fā)明的實(shí)施例中的耦合的施主晶圓和受主晶圓；
[0010]圖7描繪了本發(fā)明的實(shí)施例中的局部層轉(zhuǎn)移方法中的階段；以及
[0011]圖8描繪了本發(fā)明的實(shí)施例中的局部層轉(zhuǎn)移方法中的階段。
【具體實(shí)施方式】
[0012]現(xiàn)在將參照附圖，在附圖中，相同結(jié)構(gòu)可以被提供有相同的后綴附圖標(biāo)記。為了更清楚地示出各個(gè)實(shí)施例的結(jié)構(gòu)，本文中所包括的附圖是半導(dǎo)體/電路結(jié)構(gòu)的圖解表示。因此，所制造的集成電路結(jié)構(gòu)(例如，在顯微照片中)的實(shí)際外觀可以在仍并入所示實(shí)施例的要求保護(hù)的結(jié)構(gòu)的同時(shí)看起來(lái)不同。此外，附圖可以只示出有助于理解所示實(shí)施例的結(jié)構(gòu)(例如，簡(jiǎn)化圖4的部分401以更好地專(zhuān)注于層401、451的耦合部分而不是專(zhuān)注于層401的細(xì)節(jié)(例如晶體管))?？梢圆话ū绢I(lǐng)域中公知的附加結(jié)構(gòu)以保持附圖的清晰。例如，不必示出半導(dǎo)體器件中的每一層?！皩?shí)施例”、“各個(gè)實(shí)施例”等指示如此描述的(多個(gè))實(shí)施例可以包括特定的特征、結(jié)構(gòu)或特性，但不是每一個(gè)實(shí)施例都必須包括所述特定的特征、結(jié)構(gòu)或特性。一些實(shí)施例可以具有針對(duì)其它實(shí)施例而描述的特征中的一些、全部特征或不具有這些特征?！暗谝弧薄ⅰ暗诙?、“第三”等描述共同的對(duì)象并且指示涉及的是相同對(duì)象的不同實(shí)例。這樣的形容詞并不暗示如此描述的對(duì)象必須采用時(shí)間上、空間上的給定順序、采用排序、或采用任何其它方式?！斑B接”可以指示元件彼此直接物理或電接觸;并且“耦合”可以指示元件彼此協(xié)作或交互，但是元件可以或可以不直接物理或電接觸。另外，雖然相似的或相同的附圖標(biāo)記可以用于標(biāo)示不同圖中的相同或相似的部分，但這樣做并不意味著包括相似或相同附圖標(biāo)記的所有圖組成單個(gè)或相同的實(shí)施例。
[0013]用于管理晶格失配的常規(guī)技術(shù)包括縱橫比捕獲(ART)13ART是基于以特定角度向上傳播的穿透位錯(cuò)。如圖1中所看到的，在ART中，在具有足夠高的縱橫比的第一半導(dǎo)體(SI)1I中制造溝槽，以使得位于溝槽中的第二半導(dǎo)體(S2) 103中的缺陷終止于溝槽的側(cè)壁并且使終止處以上的任何層無(wú)缺陷。溝槽可以或可以不包括屏障116。
[0014]如圖2中所看到的，用于管理晶格失配的構(gòu)造中的缺陷的另一種常規(guī)的技術(shù)包含沉積厚的緩沖體217(例如，0.5或更大微米厚的)，緩沖體217橋接SI襯底201與感興趣的層(例如，包括m-V材料S2 203等的器件層)之間的晶格常數(shù)差異。緩沖體可以位于屏障部分216之間。在這樣的常規(guī)技術(shù)中，復(fù)雜的退火工藝和組分漸變工藝用于在厚的緩沖體內(nèi)將缺陷“彎曲”到彼此中，從而消除缺陷。許多厚的緩沖體技術(shù)是消耗時(shí)間的、昂貴的，包括不期望的緩沖體表面粗糙度，并且最小缺陷密度仍然保持為高的。
[0015]此外，隨著縮放的進(jìn)步和器件變得更小，可用于溝槽或阱的空間縮小。然而，不能容易地縮放緩沖體。因此，可能需要將緩沖體與ART結(jié)構(gòu)耦合。盡管ART可以減小必要的過(guò)渡層/緩沖體厚度，但是ART結(jié)構(gòu)自身需要非常高縱橫比的圖案化。并且隨著縮放的進(jìn)步，制作非常高縱橫比的結(jié)構(gòu)變得更加困難，因?yàn)榭捎糜诮Y(jié)構(gòu)(例如，溝槽)的空間隨著器件更小而受到限制。
[0016]盡管存在具有非常相似的晶格參數(shù)的某些組的材料(例如，鍺和砷化鎵)，但是在不使用緩沖體的情況下(或者在使用小的緩沖體的情況下)采用異質(zhì)的方式將這些材料互相集成的成果有限。
[0017]除了ART和基于緩沖體的技術(shù)以外，還可以通過(guò)層轉(zhuǎn)移工藝來(lái)解決具有非常不同的晶格常數(shù)的材料的異質(zhì)集成。然而，層轉(zhuǎn)移也具有缺點(diǎn)。例如，層轉(zhuǎn)移典型地包含整個(gè)層從施主晶圓轉(zhuǎn)移到相似尺寸的接收晶圓。因此，轉(zhuǎn)移具有“低粒度”，并且對(duì)于接收晶圓的一些部分，實(shí)施層轉(zhuǎn)移不是理想的，但是對(duì)于相同晶圓的其它部分，實(shí)施層轉(zhuǎn)移是理想的。
[0018]相比之下，實(shí)施例包含層轉(zhuǎn)移，但接收晶圓的僅局部量被經(jīng)轉(zhuǎn)移的層覆蓋。在完成局部層轉(zhuǎn)移之后，各個(gè)實(shí)施例包括材料的經(jīng)轉(zhuǎn)移的異質(zhì)構(gòu)造的“島”，其中，來(lái)自施主受主的島現(xiàn)在合并到接收晶圓而不覆蓋(或幾乎不覆蓋)整個(gè)接收晶圓。在一些情況下這可能導(dǎo)致成本降低(僅僅使用施主晶圓的一部分代替來(lái)自施主晶圓的整個(gè)層)或互連集成簡(jiǎn)化。例如，與完全的晶圓層轉(zhuǎn)移相比，具有經(jīng)轉(zhuǎn)移的材料的島將消除必須對(duì)區(qū)域進(jìn)行蝕刻以實(shí)現(xiàn)層間互連(如傳統(tǒng)的層轉(zhuǎn)移的情況)，或者如果期望的層間互連非常大，那么可以更簡(jiǎn)單地完成電鍍工藝。
[0019]這種實(shí)施例不僅可以通過(guò)只使用施主晶圓的一部分而導(dǎo)致成本降低，而且施主晶圓自身不需要與接收施主為相同的尺寸(典型地如常規(guī)的層轉(zhuǎn)移的情況)。換言之，對(duì)于常規(guī)地完成層轉(zhuǎn)移，施主和受主晶圓在尺寸上“相匹配”，所以整個(gè)經(jīng)轉(zhuǎn)移的層掩蓋或覆蓋整個(gè)接收晶圓。但是在實(shí)施例中，施主晶圓小于接收晶圓(但是在其它實(shí)施例中，施主晶圓可能在尺寸上等于或在尺寸上大于接收晶圓)。具有小于接收晶圓的施主晶圓是可取的，因?yàn)槭┲骶A可以包括獨(dú)特的非Si材料。生長(zhǎng)這樣的獨(dú)特材料和相對(duì)應(yīng)的器件可能難以在較大的晶圓直徑(例如，300mm直徑的晶圓)上進(jìn)行。
[0020]不管施主和/或受主晶圓的尺寸，各個(gè)實(shí)施例提供了將材料的層(例如，單晶材料)從施主晶圓局部轉(zhuǎn)移到受主晶圓的方法。這樣做可以有助于管理施主晶圓的材料與接收晶圓中的一些其它材料之間的晶格失配，所述接收晶圓中的一些其它材料具有與施主晶圓的材料(例如，單晶材料)的晶格失配。更一般而言，實(shí)施例可以有助于管理施主晶圓的材料與接收晶圓中的一些其它材料之間的晶格失配，所述接收晶圓中的一些其它材料具有與施主晶圓的材料的晶格失配。
[0021]實(shí)施例通過(guò)接收晶圓上的僅期望的區(qū)域中的受控接合來(lái)促進(jìn)局部層轉(zhuǎn)移，這可以采用如下所述的不同方式來(lái)完成。另外，這樣的實(shí)施例允許在層轉(zhuǎn)移之后制作器件(例如，諸如二極管和晶體管的開(kāi)關(guān)器件)。例如，包括第一器件的施主晶圓部分可以轉(zhuǎn)移到接收晶圓，所述接收晶圓可以具有已經(jīng)在轉(zhuǎn)移時(shí)構(gòu)造的器件。另一個(gè)示例是在施主晶圓可能僅為襯底時(shí)，在所述襯底中，將在層轉(zhuǎn)移之后制作器件。在第一種情況下(其中，施主晶圓在轉(zhuǎn)移時(shí)已經(jīng)具有器件)，對(duì)齊是關(guān)鍵的(并且可能是有問(wèn)題的)，但是在第二種情況下(其中，施主晶圓在轉(zhuǎn)移時(shí)還不具有器件)，對(duì)齊不是關(guān)鍵的，因?yàn)閷⒃趯愚D(zhuǎn)移之后制作器件。
[0022]盡管各個(gè)實(shí)施例解決了異質(zhì)材料集成，但是其它實(shí)施例適合于導(dǎo)致同質(zhì)材料集成(其中，幾乎沒(méi)有晶格失配)或類(lèi)似材料的異質(zhì)材料集成(其中，幾乎沒(méi)有晶格失配)的局部層轉(zhuǎn)移。
[0023]圖3描繪了本發(fā)明的實(shí)施例中的未耦合的施主和受主晶圓。該示例包括標(biāo)準(zhǔn)的基于CMOS的接收晶圓301和基于非CMOS的施主晶圓351 (然而，其它實(shí)施例可以包括基于CMOS的施主和受主晶圓或基于非CMOS的施主和受主晶圓)。
[0024]施主晶圓351包括處理層385(用于耦合到工藝設(shè)備)與器件層365之間的緩沖體380。處理層385可以包括襯底，針對(duì)該襯底生長(zhǎng)了不同的材料，例如以下所描述的層365。氧化物360形成在器件層365上。氧化物360是在該實(shí)施例中使用的接合界面材料，但是其它實(shí)施例可以包括其它接合材料，例如金屬(例如，(:1^11、11、附等等)。如果滿(mǎn)足溫度要求，各種聚合物粘合劑也可以適合用作接合材料。金屬接合還可以用于提供層之間的熱或電連接。還存在注入的分裂層370，分裂層370可以包括氫和/或氦(例如，5X 116離子/cm2)等等。分裂層370將導(dǎo)致用于稍后在工藝流程中分裂的斷裂/破裂。分裂層370可以包括在可以呈現(xiàn)與接收晶圓的晶格失配的非CMOS材料或任何其它材料中。分裂層370可以形成在該材料內(nèi)，由此創(chuàng)建用于器件的部分365和用于毗鄰的緩沖體380的部分375。
[0025]接收晶圓301具有利用接合結(jié)構(gòu)332來(lái)制作的“CMOS”器件的下層302，接合結(jié)構(gòu)332是接合材料層310 (例如，氧化物或金屬或聚合物粘合劑)的島或凸起區(qū)域，所述島或凸起區(qū)域?qū)⑹莵?lái)自施主層的材料被轉(zhuǎn)移到的區(qū)域。在實(shí)施例中，將部分310在島部分332之外的區(qū)域完全蝕刻掉(在圖中未示出)。器件層302的器件可以包括例如具有源極接觸部325、柵極接觸部326、漏極接觸部327的PMOS開(kāi)關(guān)器件315(以非常簡(jiǎn)化的形式示出)和具有源極接觸部323、柵極接觸部322、漏極接觸部321的匪OS開(kāi)關(guān)器件316(以非常簡(jiǎn)化的形式示出)。另夕卜，正如層302包括諸如晶體管或二極管之類(lèi)的器件，施主層的層365也可以包括這樣的器件，盡管如之前所陳述的，在這種情況下對(duì)齊可能變得關(guān)鍵。接合材料310可以耦合到附加的接合材料320，接合材料320鄰近器件層302的器件。器件層302可以位于襯底305或任何其它層上?？梢曰蚩梢圆淮嬖谝呀?jīng)形成在層302上方或?qū)?85下方的互連層。
[0026]圖4描繪了在完成局部層轉(zhuǎn)移之前的本發(fā)明的實(shí)施例中的耦合的施主和受主晶圓。特別地，這示出了接合到層401的層451。圖4是以放大和簡(jiǎn)化的視角繪制的，以更好地專(zhuān)注于部分432的凸起表面，所述凸起表面將受主接合材料(例如，氧化物)部分430、431耦合到施主接合材料460。器件層402仍可以包括器件等，與圖3中的情況相同，但是為了簡(jiǎn)化起見(jiàn)不再示出那些器件。施主層/晶圓451仍包括具有層465、475(連同緩沖體480和部分485)的分裂層470，分裂層470可以是與層402晶格失配的。換言之，盡管層451與圖3的層351類(lèi)似，但是層401僅粗略地類(lèi)似于圖3的層301并且缺乏細(xì)節(jié)，以便更好地集中精力于部分432的耦合島(其可以或可以不包括在如圖4中而非圖3中所示的層402的頂表面下方)。
[0027]在圖4中，部分430、431示出了部分432包括諸如氧化物之類(lèi)的接合材料的實(shí)施例，部分432從器件層402內(nèi)凸起到器件層上方的隔離島。所述島或凸起部分432是將施主晶圓451與受主晶圓401耦合的唯一區(qū)域(或少數(shù)區(qū)域中的一些區(qū)域)。在實(shí)施例中，凸起區(qū)域432僅僅突出到接收晶圓的剩余表面上方幾十nm。例如，在實(shí)施例中，區(qū)域432突出到接收晶圓的表面上方10、20、30、40、50或60nm。如在圖4中所示，接合的凸起表面可以從接收晶圓延伸，但是在其它實(shí)施例中，在保持僅接合材料的所選擇的凸起部分形成施主晶圓與接收晶圓之間的接合界面(即，在各個(gè)實(shí)施例中，接合島可以形成在施主晶圓、接收晶圓、或施主和接收晶圓上)的概念的情況下，那些相同的凸起表面可以從層460延伸。
[0028]圖5描繪了在完成局部層轉(zhuǎn)移之后的本發(fā)明的實(shí)施例中的耦合的施主和受主晶圓。更特別地，這示出了具有接合部分530、531的器件層502，與圖4的情況相同。然而，在圖5中，在分裂層處已經(jīng)發(fā)生分裂(例如，使用熱和/或機(jī)械分裂)，從而從層465留下非CMOS部分565’、565”(并且從層460留下部分560’、560”)。更特別地，在大約200-400攝氏度下熱激活分裂層470以在釋放界面中形成空位之后，去除或分裂掉晶種/施主晶圓的位于釋放界面下方的部分，從而留下附接到接合材料560’的主體565’。
[0029]在實(shí)施例中，在將層間電介質(zhì)(ILD)等沉積在部分565’、565”周?chē)盎蛑螅瑘?zhí)行化學(xué)機(jī)械拋光(CMP)工藝以使部分565’、565”頂上所暴露的表面(盡管它們?cè)趫D5中被示出為粗糙的)平滑。
[0030]非CMOS部分565，、565”形成在來(lái)自層460的部分(即，560 ’、560” )上。部分560，、560”耦合到部分530、531。在一些實(shí)施例中，部分560’、560”直接電耦合和熱耦合到部分530、531。
[0031]在實(shí)施例中，可以由可蝕刻的底切材料替換氦/氫分裂層。在實(shí)施例中，底切材料被選擇為對(duì)在底切工藝期間所暴露的材料的剩余部分具有良好的蝕刻選擇性。另外，工藝包含去除底切蝕刻工藝中的頂部襯底?？梢岳美缃](méi)或噴涂蝕刻工藝來(lái)完成底切。另一個(gè)方法可以包括將施主晶圓變薄回到期望的施主襯底厚度。該工藝可以包括研磨、濕法或干法蝕刻、以及CMP，以實(shí)現(xiàn)恰當(dāng)?shù)暮穸群途鶆蛐浴?br>[0032]因此，圖5描繪了包括部分565’、565”的第一層，所述第一層可以包括耦合到接合材料(例如，氧化物)的部分560’、560”的(多個(gè))開(kāi)關(guān)元件或其它器件?？赡馨ㄩ_(kāi)關(guān)元件或其它器件的第二層502耦合到接合材料(例如，氧化物)的部分530、531。第一層位于第二層之上。另外，部分560’直接連接到部分530。另外，部分560的側(cè)壁561、561’是“不均勻鋸齒狀的”。
[0033]如本文中所使用的，術(shù)語(yǔ)“不均勻鋸齒狀的”表示比通常與半導(dǎo)體處理相關(guān)聯(lián)的更粗糙的表面，其中，典型地沒(méi)有層表面是完全平滑的。然而，在該實(shí)施例中的“不均勻鋸齒狀的”側(cè)壁的粗糙度是由于在分裂工藝期間發(fā)生的斷裂而產(chǎn)生的。例如，在一些實(shí)施例中，整個(gè)層或晶圓部分451可以?xún)H為20nm厚。因此，當(dāng)將部分451與部分401機(jī)械地脫開(kāi)或分隔開(kāi)時(shí)，層451的厚度在側(cè)壁561、561’處產(chǎn)生斷裂/鋸齒，因?yàn)閭?cè)壁位于部分460與部分430、431之間的接合界面的邊界處。這不是經(jīng)由蝕刻或拋光或平滑而形成的邊緣，而是替代地通過(guò)斷裂所形成的邊緣。結(jié)果，側(cè)壁561、561’比部分530的較平滑的側(cè)壁562、562 ’更粗糙(因?yàn)閭?cè)壁562、562’不是由斷裂形成的，而是替代地由接收晶圓的先前處理步驟形成的，借由該步驟，例如在部分530、531之上使用掩模來(lái)將氧化物/接合材料蝕刻掉以創(chuàng)建層432的凸起的島/區(qū)域)。換言之，側(cè)壁562、562’比側(cè)壁561、561’更平滑。側(cè)壁562、562’不是不均勻鋸齒狀的。
[0034]在實(shí)施例中，一旦將施主晶圓從接收晶圓分裂并分隔開(kāi)，側(cè)壁562、562’就會(huì)與側(cè)壁561、561’垂直對(duì)齊。然而，如以下關(guān)于圖6所討論的，不會(huì)總是這種情況，因?yàn)閿嗔延袝r(shí)可以是不規(guī)則的，從而導(dǎo)致將側(cè)壁562、562’(或者其至少一些部分)互相水平分隔開(kāi)比將側(cè)壁561、561’(或者其至少一些部分)互相水平分隔開(kāi)的距離(未示出)更大的距離(或者在一些實(shí)施例中分隔開(kāi)更小的距離)。
[0035]在實(shí)施例中，第一層的附加側(cè)壁(例如，側(cè)壁563、563’)與側(cè)壁561、561’和/或562、562’垂直對(duì)齊，并且是不均勻鋸齒狀的。它們可以是不均勻鋸齒狀的或者粗糙的，因?yàn)樗鼈冊(cè)谂c部分451的剩余部分分隔期間也(如同側(cè)壁561、561’)是斷裂的。相比于側(cè)壁561、561’，它們可以或多或少是不均勻鋸齒狀的。
[0036]在實(shí)施例中，側(cè)壁561總體上正交于層502(參見(jiàn)圖5)，但是由于借以使部分560’和565’與部分451的剩余部分分隔開(kāi)的斷裂工藝的不規(guī)則性，側(cè)壁561(和/或側(cè)壁563)或類(lèi)似的側(cè)壁(例如，側(cè)壁561’和/或563’)可以非正交地(參見(jiàn)圖6)與總體上水平的層502成角度。
[0037]在實(shí)施例中，層或部分565，位于部分560，之上并且直接接觸部分560，(但是在其它實(shí)施例中，可以存在中間層或部分)，層565，包括單晶層(SiGe)并且部分560，、530均包括氧化物。
[0038]在實(shí)施例中，層502的一部分可以包括CMOS開(kāi)關(guān)元件，并且部分565，和/或565”可以包括非CMOS開(kāi)關(guān)元件，反之亦然。在實(shí)施例中，層565 ’和502分別包括第一材料和第二材料，所述第一材料和第二材料均包括IV族和m-v族材料的至少其中之一，并且第一材料與第二材料不同。在實(shí)施例中，這可以導(dǎo)致第一材料和第二材料彼此晶格失配。
[0039]在實(shí)施例中，接合層位于部分560’與530之間，但是在其它實(shí)施例中，部分560 ’和530直接互相連接。
[0040]在實(shí)施例中，氧化物接合部分(例如，部分530)具有與層502共面的區(qū)段，并且還具有延伸到層502上方至多50nm的最上表面(在島的頂上)(但是在其它實(shí)施例中，可以延伸到層 502 上方 10、20、30、40、60、70、80、90nm 或更多)。
[0041]圖6描繪了在完成局部層轉(zhuǎn)移和互連堆積之后的本發(fā)明的實(shí)施例中的耦合的施主和受主晶圓。例如，互連結(jié)構(gòu)690、691、692、693接觸部分665’、665”、602等。這可以利用各種常規(guī)的工藝/材料來(lái)完成。因此，圖6描繪了從第一層延伸到第二層的互連(例如，互連690)。部分665 ’和665”的頂表面已經(jīng)被拋光(CMP)，因此它們是平滑的(然而，在其它實(shí)施例中，它們可以是鋸齒狀的)。
[0042]此外，在實(shí)施例中，部分665”的側(cè)壁從660”的側(cè)壁被“拉回”或者凹進(jìn)(形成部分660”頂上的未被部分665”覆蓋的格架)并且還不正交于層602。此外，如上所討論的，660”的側(cè)壁從部分631的側(cè)壁被“拉回”或者凹進(jìn)(形成部分631頂上的未被部分660”覆蓋的格架)并且還不正交于層602。665”的側(cè)壁之間的水平寬度/距離可以小于660”的側(cè)壁之間的水平寬度/距離。這可以提供所述“格架”，借由該格架，660”的頂表面的部分被暴露(在隨后的處理中被覆蓋之前)并且將660”的側(cè)壁的頂部連接到665”的側(cè)壁的底部。如圖6中所示，僅因?yàn)樵诓糠?31上方的一個(gè)或多個(gè)側(cè)壁被凹進(jìn)或“拉回”和/或不正交于層602，并未必意味著在部分630上方的其它側(cè)壁被凹進(jìn)或不正交于部分630。
[0043]圖7描繪了本發(fā)明的實(shí)施例中的局部層轉(zhuǎn)移方法中的階段。圖7示出了小于接收晶圓701的施主晶圓705如何用于局部層轉(zhuǎn)移工藝中的示例。特別地，在實(shí)施例中，施主晶圓705(在圖7中示出了其頂部)在其底部(未示出)上具有適合的凸起區(qū)域，該凸起區(qū)域在被轉(zhuǎn)移到接收晶圓701時(shí)，導(dǎo)致區(qū)域710中所示的施主層部分被沉積到接收晶圓701上。區(qū)域715表示接收晶圓701的還未接收局部層轉(zhuǎn)移的區(qū)域。尤其是，考慮到710中的圖案示出了成功的局部層轉(zhuǎn)移的區(qū)域并且區(qū)域715的圖案示出了用于未來(lái)的局部層轉(zhuǎn)移的目標(biāo)，715和710中的圖案是相同的。
[0044]圖7示出了如何跨受主晶圓701轉(zhuǎn)換施主晶圓705并且還使施主晶圓705被踏印(step)，從而新的層部分總是準(zhǔn)備好沉積到受主晶圓的新區(qū)域上(S卩，避免踏印的重疊區(qū)域中的雙重層轉(zhuǎn)移從而使施主晶圓中沒(méi)有一個(gè)部分被轉(zhuǎn)移兩次或試圖被轉(zhuǎn)移兩次)。取決于處理要求，這可以或可以不是必要的。換言之，根據(jù)從施主晶圓中轉(zhuǎn)移了多少材料，如果完成了施主晶圓的適當(dāng)轉(zhuǎn)換，則可以在每一步重新使用施主晶圓。在踏印工藝期間，在施主晶圓上具有凸起區(qū)域消除了雙層轉(zhuǎn)移的區(qū)域。當(dāng)針對(duì)每個(gè)接合步驟在接收晶圓上制作單獨(dú)的接合結(jié)構(gòu)時(shí)，可以利用與不同施主晶圓不同的材料來(lái)重復(fù)多次從單個(gè)施主晶圓的轉(zhuǎn)移。
[0045]換句話(huà)說(shuō)，在實(shí)施例中(如以上所描述的)，施主晶圓可以具有凸起的氧化物/接合材料表面。因此，可以將帶有第一材料的第一施主晶圓轉(zhuǎn)移到接收晶圓的單個(gè)部分。然后可以將具有凸起的氧化物/接合材料表面的帶有第二材料(晶格常數(shù)和/或材料成分與第一材料不相等)的第二施主晶圓轉(zhuǎn)移到受主的單個(gè)部分的與第一施主晶圓的情況相比不同的部分。
[0046]在另一個(gè)實(shí)施例中，如以上所提及的，制備施主晶圓并且通過(guò)可蝕刻或可釋放的材料來(lái)形成或替換分裂層。與以上結(jié)合圖7所描述的工藝不同，在圖8中，將施主層800切成小的區(qū)域，例如矩形或正方形區(qū)域(例如，區(qū)域805)。這可以利用用于局部鋸開(kāi)薄的施主層的激光器、鋸、或任何常規(guī)方法來(lái)完成。然后可以通過(guò)“拾取和放置”的方法或使用自組裝方法將被分隔開(kāi)的部分轉(zhuǎn)移到接收晶圓801。在“拾取和放置”方法期間，必須釋放“分隔”層。在使用氦和/或氫的情況下，熱量將導(dǎo)致分隔。在底切方法的情況下，將使用蝕刻工藝。另一種可能性是轉(zhuǎn)移全厚度的島并且將它們研磨回到期望的厚度，如圖8中所看到的，區(qū)域810示出了將施主層部分轉(zhuǎn)移到受主晶圓801的12個(gè)實(shí)例，而26個(gè)區(qū)域(參見(jiàn)區(qū)域815)保持未被占用并且等待層轉(zhuǎn)移。
[0047]與圖7相對(duì)應(yīng)的工藝關(guān)系到通過(guò)在接收晶圓上使用拓?fù)湟钥刂平?jīng)轉(zhuǎn)移的區(qū)域而創(chuàng)建的島。與圖8相對(duì)應(yīng)的工藝關(guān)系到在接合之前所創(chuàng)建的島的形狀并且它們的放置受到物理附接處理(而非如同圖7的拓?fù)?的控制。方法的選擇(圖7與圖8相比)可以由島的期望尺寸決定，其中，對(duì)于非常小的島，圖7的工藝可以工作得更好，因?yàn)榭赡艽嬖谂c操縱如圖8所需要的小島(元件805)相關(guān)聯(lián)的困難。
[0048]以上的層轉(zhuǎn)移工藝包括加熱分裂層。然而，其它實(shí)施例可以使用其它層轉(zhuǎn)移工藝，其中，例如可以使用等離子體浸沒(méi)離子注入(PIII)工藝以形成釋放界面，在室溫下使用低功率等離子體工藝以將施主晶圓上的氧化物化學(xué)接合到接收晶圓，并且隨后例如在室溫下使用壓縮空氣爆炸以發(fā)起釋放界面中的破裂，并且隨后執(zhí)行化學(xué)氣相蝕刻以完成釋放界面。
[0049]如在本文中所使用的“層”包括處于器件內(nèi)的特定高度的材料部分，并且這種部分不必與另一個(gè)部分或?qū)映蓡纹蛘呱踔敛槐嘏c處于相同高度的另一部分或?qū)邮窍嗤牟牧稀?br>[0050]如以上所提及的，施主和接收器件層可以具有不同的材料并且均可以包括不同的IV、m-V和 Π-VI材料(例如，Ge、SiGe、GaAs、AlGaAs、InGaAs、InAs和InSb)的至少其中之一。兩個(gè)部分之間的晶格失配可以小于1%或2%、3%、4%、5%、6%、7%、8%、9%、10%、11%、12%、或更大。
[0051 ]示例I包括:第一層，所述第一層包括第一半導(dǎo)體開(kāi)關(guān)元件，所述第一層耦合到第一接合材料的第一部分；以及第二層，所述第二層包括第二半導(dǎo)體開(kāi)關(guān)元件，所述第二層耦合到第二接合材料的第二部分;其中，(a)第一層位于第二層之上，(b)第一部分直接連接到第二部分，以及(C)第一部分的第一側(cè)壁是不均勻鋸齒狀的。
[0052]在示例2中，示例I的主題可以任選地包括:其中，第二部分的第二側(cè)壁比第一側(cè)壁更平滑。
[0053]在示例3中，示例1-2的主題可以任選地包括:其中，第二部分的第二側(cè)壁是不均勻鋸齒狀的。
[0054]在示例4中，示例1-3的主題可以任選地包括:其中，第二部分的第二側(cè)壁與第一側(cè)壁垂直對(duì)齊。
[0055]在示例5中，示例1-4的主題可以任選地包括:其中，第一層的附加側(cè)壁與第一側(cè)壁垂直對(duì)齊并且是不均勻鋸齒狀的。
[0056]在示例6中，示例1-5的主題可以任選地包括:其中，第一層位于第一部分之上并且直接接觸第一部分，第一層包括單晶層，并且第一部分和第二部分均包括氧化物。
[0057]在示例7中，示例1-6的主題可以任選地包括:其中，第二半導(dǎo)體開(kāi)關(guān)元件是CMOS開(kāi)關(guān)元件。
[0058]在示例8中，示例1-7的主題可以任選地包括:其中，第一半導(dǎo)體開(kāi)關(guān)元件是非CMOS開(kāi)關(guān)元件。
[0059]在示例9中，示例1-8的主題可以任選地包括介于第一部分與第二部分之間的接合層。
[0060]在示例10中，示例1-9的主題可以任選地包括:其中，第一部分和第二部分均包括金屬、氧化物、和聚合物粘合劑的至少其中之一。
[0061 ]在示例11中，示例1-10的主題可以任選地包括:其中，第一側(cè)壁總體上不正交于第二層。
[0062]在示例12中，示例1-11的主題可以任選地包括從第一層延伸到第二層的互連。
[0063]在示例13中，示例1-12的主題可以任選地包括:其中，第一側(cè)壁不是通過(guò)蝕刻形成的。
[0064]在示例14中，示例1-13的主題可以任選地包括:其中，第一層被轉(zhuǎn)移(已經(jīng)形成)到第二層上。
[0065]在示例15中，示例1-14的主題可以任選地包括:其中，第一層和第二層分別包括第一材料和第二材料，第一材料和第二材料均包括IV族和m-v族材料的至少其中之一，并且第一材料與第二材料不同。
[0066]在示例16中，示例1-15的主題可以任選地包括:其中，第一材料和第二材料彼此晶格失配。
[0067]在示例17中，示例1-16的主題可以任選地包括:其中，第二部分與第二層共面并且還延伸到第二層上方至多50nm。
[0068]示例18包括一種方法，所述方法包括:提供第一層和第二層，所述第一層耦合到第一接合材料的第一部分，所述第二層耦合到第二接合材料的第二部分；以及基于將第一部分直接連接到第二部分來(lái)將第一層局部轉(zhuǎn)移到第二層之上和第二層上，并且之后將第一層的第一區(qū)段與第一層的第二區(qū)段分隔開(kāi)，從而留下第一區(qū)段耦合到第二層但第二區(qū)段與第二層去耦合;其中，基于將第一區(qū)段與第二區(qū)段分隔開(kāi)，第一部分的第一側(cè)壁是不均勻鋸齒狀的。
[0069]在示例19中，示例18的主題可以任選地包括:其中，第一部分和第二部分的至少其中之一是柱狀的并且包括水平表面和垂直表面，其中，當(dāng)將第一部分直接連接到第二部分時(shí)，水平表面和垂直表面全部是未被覆蓋的并且暴露的。
[0070]在示例20中，示例18-19的主題可以任選地包括:其中，第一層包括在具有第一最大直徑的施主晶圓中，并且第二層包括在具有比第一最大直徑更大的第二最大直徑的接收晶圓中。
[0071]在示例21中，示例18-20的主題可以任選地包括:其中，將第一區(qū)段與第二區(qū)段分隔開(kāi)包括使包括氫和氦的至少其中之一的層斷裂。
[0072]在示例22中，示例18-21的主題可以任選地包括:使第一層的與第一區(qū)段分隔開(kāi)的部分踏印在第二層的未連接到第一部分的部分之上；以及將該部分的子部分局部轉(zhuǎn)移到第二層上。
[0073]示例23包括一種裝置，所述裝置包括:第一層，所述第一層耦合到第一接合材料的第一部分；以及第二層，所述第二層耦合到第二接合材料的第二部分;其中，(a)第一層位于第二層之上，(b)第一部分直接連接到第二部分，(C)第一部分的第一側(cè)壁是不均勻鋸齒狀的并且第二部分的第二側(cè)壁比第一側(cè)壁更平滑，并且(d)第一側(cè)壁和第二側(cè)壁是彼此垂直對(duì)齊的。
[0074]在示例24中，示例23的主題可以任選地包括:其中，第一層直接接觸第一部分，第一層包括單晶層，并且第一部分和第二部分均包括氧化物和金屬的至少其中之一。
[0075]在示例25中，示例23-24的主題可以任選地包括:其中，第一層和第二層分別包括第一材料和第二材料，第一材料和第二材料均包括IV族和m-v族材料的至少其中之一并且是彼此晶格失配的。
[0076]已經(jīng)出于說(shuō)明和描述的目的介紹了本發(fā)明的實(shí)施例的前述描述。其并不旨在窮舉或?qū)⒈景l(fā)明限制到所公開(kāi)的精確形式。本說(shuō)明書(shū)和所附權(quán)利要求包括諸如左、右、頂、底、在……之上、在……之下、上、下、第一、第二等術(shù)語(yǔ)，它們僅用于描述性目的而不被認(rèn)為是限制性的。例如，標(biāo)示相對(duì)垂直位置的術(shù)語(yǔ)指代襯底或集成電路的器件側(cè)(或有源表面)是該襯底的“頂”表面的情形;襯底實(shí)際上可以處于任何取向，以使得在標(biāo)準(zhǔn)的地面參考系中，襯底的“頂”側(cè)可以低于“底”側(cè)并且仍然落在術(shù)語(yǔ)“頂”的意義內(nèi)。如本文中(包括權(quán)利要求書(shū)中)所使用的術(shù)語(yǔ)“在……上”并不指示在第二層“上”的第一層直接在第二層上并且與第二層直接接觸，除非對(duì)此進(jìn)行明確陳述;在第一層與位于第一層上的第二層之間可以存在第三層或其它結(jié)構(gòu)。可以在若干位置和取向上制造、使用或裝運(yùn)本文中所描述的器件或制品的實(shí)施例。相關(guān)領(lǐng)域技術(shù)人員可以意識(shí)到，鑒于以上教導(dǎo)，可以做出許多修改和變化。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到針對(duì)圖中所示的各個(gè)部件的各種等價(jià)組合和替換。因此，本發(fā)明的范圍旨在不受該【具體實(shí)施方式】的限制，而是受所附權(quán)利要求的限制。
【主權(quán)項(xiàng)】
1.一種裝置，包括: 第一層，所述第一層包括第一半導(dǎo)體開(kāi)關(guān)元件，所述第一層耦合到第一接合材料的第一部分；以及 第二層，所述第二層包括第二半導(dǎo)體開(kāi)關(guān)元件，所述第二層耦合到第二接合材料的第二部分； 其中，(a)所述第一層位于所述第二層之上，(b)所述第一部分直接連接到所述第二部分，并且(C)所述第一部分的第一側(cè)壁是不均勻鋸齒狀的。2.根據(jù)權(quán)利要求1所述的裝置，其中，所述第二部分的第二側(cè)壁比所述第一側(cè)壁更平滑。3.根據(jù)權(quán)利要求1所述的裝置，其中，所述第二部分的第二側(cè)壁是不均勻鋸齒狀的。4.根據(jù)權(quán)利要求1所述的裝置，其中，所述第二部分的第二側(cè)壁與所述第一側(cè)壁垂直對(duì)齊。5.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一層的附加側(cè)壁與所述第一側(cè)壁垂直對(duì)齊并且是不均勻鋸齒狀的。6.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一層位于所述第一部分之上并且直接接觸所述第一部分，所述第一層包括單晶層，并且所述第一部分和所述第二部分均包括氧化物。7.根據(jù)權(quán)利要求6所述的裝置，其中，所述第二半導(dǎo)體開(kāi)關(guān)元件是CMOS開(kāi)關(guān)元件。8.根據(jù)權(quán)利要求7所述的裝置，其中，所述第一半導(dǎo)體開(kāi)關(guān)元件是非CMOS開(kāi)關(guān)元件。9.根據(jù)權(quán)利要求6所述的裝置，包括介于所述第一部分與所述第二部分之間的接合層。10.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一部分和所述第二部分均包括金屬、氧化物、和聚合物粘合劑的至少其中之一。11.根據(jù)權(quán)利要求10所述的裝置，其中，所述第一側(cè)壁總體上不正交于所述第二層。12.根據(jù)權(quán)利要求1所述的裝置，包括從所述第一層延伸到所述第二層的互連。13.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一側(cè)壁不是通過(guò)蝕刻形成的。14.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一層被轉(zhuǎn)移、已經(jīng)被形成到所述第二層上。15.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一層和所述第二層分別包括第一材料和第二材料，所述第一材料和所述第二材料均包括IV族材料和m-v族材料的至少其中之一，并且所述第一材料與所述第二材料不同。16.根據(jù)權(quán)利要求15所述的裝置，其中，所述第一材料和所述第二材料彼此晶格失配。17.根據(jù)權(quán)利要求1所述的裝置，其中，所述第二部分與所述第二層共面并且還延伸到所述第二層上方至多50nmo18.一種方法，包括: 提供第一層和第二層，所述第一層耦合到第一接合材料的第一部分，所述第二層耦合到第二接合材料的第二部分；以及 基于將所述第一部分直接連接到所述第二部分來(lái)將所述第一層局部轉(zhuǎn)移到所述第二層之上和所述第二層上，并且之后將所述第一層的第一區(qū)段與所述第一層的第二區(qū)段分隔開(kāi)，留下所述第一區(qū)段耦合到所述第二層，但所述第二區(qū)段與所述第二層去耦合； 其中，基于將所述第一區(qū)段與所述第二區(qū)段分隔開(kāi)，所述第一部分的第一側(cè)壁是不均勻鋸齒狀的。19.根據(jù)權(quán)利要求18所述的方法，其中，所述第一部分和所述第二部分的至少其中之一是柱狀的并且包括水平表面和垂直表面，其中，當(dāng)將所述第一部分直接連接到所述第二部分時(shí)，所述水平表面和所述垂直表面全部是未被覆蓋的并且暴露的。20.根據(jù)權(quán)利要求19所述的方法，其中，所述第一層包括在具有第一最大直徑的施主晶圓中，并且所述第二層包括在具有比所述第一最大直徑更大的第二最大直徑的接收晶圓中。21.根據(jù)權(quán)利要求19所述的方法，其中，將所述第一區(qū)段與所述第二區(qū)段分隔開(kāi)包括使包括氫和氦的至少其中之一的層斷裂。22.根據(jù)權(quán)利要求19所述的方法，包括: 使所述第一層的與所述第一區(qū)段分隔開(kāi)的部分踏印在所述第二層的未連接到所述第一部分的部分之上；以及 將所述部分的子部分局部轉(zhuǎn)移到所述第二層上。23.—種裝置，包括: 第一層，所述第一層耦合到第一接合材料的第一部分；以及 第二層，所述第二層耦合到第二接合材料的第二部分； 其中，(a)所述第一層位于所述第二層之上，(b)所述第一部分直接連接到所述第二部分，(c)所述第一部分的第一側(cè)壁是不均勻鋸齒狀的并且所述第二部分的第二側(cè)壁比所述第一側(cè)壁更平滑，并且(d)所述第一側(cè)壁和所述第二側(cè)壁是彼此垂直對(duì)齊的。24.根據(jù)權(quán)利要求23所述的裝置，其中，所述第一層直接接觸所述第一部分，所述第一層包括單晶層，并且所述第一部分和所述第二部分均包括氧化物和金屬中的至少其中之O25.根據(jù)權(quán)利要求23所述的裝置，其中，所述第一層和所述第二層分別包括第一材料和第二材料，所述第一材料和所述第二材料均包括IV族和m-v族材料的至少其中之一并且是彼此晶格失配的D
【文檔編號(hào)】H01L21/336GK105874571SQ201380081028
【公開(kāi)日】2016年8月17日
【申請(qǐng)日】2013年12月18日
【發(fā)明人】P·莫羅, K·俊, I-S·孫, R·巴斯卡蘭, P·B·菲舍爾
【申請(qǐng)人】英特爾公司