基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子技術(shù)領(lǐng)域，更進(jìn)一步涉及微電子器件技術(shù)領(lǐng)域中的一種基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管及其制備方法。本發(fā)明可用于高性能、低功耗大規(guī)模集成電路。
【背景技術(shù)】
[0002]隨著集成電路的發(fā)展，芯片特征尺寸不斷縮小，單個(gè)芯片上集成度隨之提高，由此帶來(lái)的功耗問(wèn)題也愈發(fā)嚴(yán)重。據(jù)ITRS數(shù)據(jù)顯示，特征尺寸縮小到32nm節(jié)點(diǎn)時(shí)，功耗會(huì)是預(yù)計(jì)趨勢(shì)的8倍，即隨著特征尺寸的逐步縮小，傳統(tǒng)MOS器件就功耗方面將不能滿足性能需求。除此之外，MOSFET尺寸的減小面臨室溫下亞閾擺幅最小為60mv/decade的限制?；阼F電柵介質(zhì)的MOS場(chǎng)效應(yīng)晶體管與傳統(tǒng)MOSFET相比，不受該亞閾擺幅的限制，并且可以有效的降低功耗。
[0003]Jaesung Jo等人在“Negative Capacitance Field Effect Transistor withHysteresis-Free Sub-60-mV/decade Switching”(EDL.2014)中公開(kāi)發(fā)表了一種基于娃材料的采用PVDF鐵電材料作為柵介質(zhì)的MFIS場(chǎng)效應(yīng)晶體管。該論文中的MFIS-FET結(jié)構(gòu)在傳統(tǒng)MOSFET結(jié)構(gòu)的柵介質(zhì)層上增加一層鐵電材料(PVDF)，由于鐵電材料產(chǎn)生的負(fù)電容效應(yīng)，使得內(nèi)部柵壓放大，擺脫了傳統(tǒng)MOSFET亞閾擺幅的限制，可達(dá)到48mV/decade。但是，該MFIS-FET結(jié)構(gòu)仍然存在的不足之處是，其襯底采用的材料一硅的電子迀移率較低，導(dǎo)致晶體管的導(dǎo)通電流較小，亞閾擺幅進(jìn)一步減小變得困難，因而無(wú)法提高晶體管的開(kāi)關(guān)速度，降低晶體管的功耗，不能滿足高性能器件的應(yīng)用要求。
[0004]湘潭大學(xué)在其申請(qǐng)的專利“一種基于規(guī)整性碳納米管條紋陣列的鐵電場(chǎng)效應(yīng)晶體管及其制備方法”(申請(qǐng)?zhí)?201410249488.1，公開(kāi)號(hào):104009091A)中公開(kāi)了一種基于規(guī)整性碳納米管條紋陣列的鐵電場(chǎng)效應(yīng)晶體管。該專利技術(shù)公開(kāi)了一種基于規(guī)整性碳納米管條紋陣列的鐵電場(chǎng)效應(yīng)晶體管及其制備方法。該晶體管單元結(jié)構(gòu)為:底層為底電極層；中間層依次為鐵電薄膜絕緣柵層和規(guī)整性碳納米管條紋陣列溝道層，規(guī)整性碳納米管條紋陣列溝道層上為頂層，頂層為晶體管源極和漏極。該晶體管實(shí)現(xiàn)了較大的導(dǎo)通電流和較大的開(kāi)關(guān)比。但是仍然存在的不足之處是，該規(guī)整性碳納米管條紋陣列的鐵電場(chǎng)效應(yīng)晶體管無(wú)法在增大晶體管導(dǎo)通電流的同時(shí)降低工作電壓，導(dǎo)致晶體管的功耗較高;并且無(wú)法降低亞閾擺幅，進(jìn)一步提尚晶體管的開(kāi)關(guān)速度，不能滿足尚速度、低功耗大規(guī)t旲集成電路的制造要求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于針對(duì)上述常見(jiàn)鐵電場(chǎng)效應(yīng)晶體管導(dǎo)通電流小、亞閾擺幅大、開(kāi)關(guān)速度慢的缺點(diǎn)，提供一種基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管及其制備方法，以提高晶體管的開(kāi)關(guān)速度，降低晶體管的功耗
[0006]為了實(shí)現(xiàn)上述目的，本發(fā)明的具體思路是:根據(jù)材料特征研究表明，m-v材料具有較高的電子迀移率，其中InAs材料作為ΙΠ-V材料中的一員，其電子迀移率比Si材料的電子迀移率高一個(gè)數(shù)量級(jí)，采用InAs材料作為鐵電場(chǎng)效應(yīng)晶體管的溝道材料，能在提高晶體管的導(dǎo)通電流的同時(shí)降低亞閾擺幅，從而使晶體管具有開(kāi)關(guān)速度快，功耗低的優(yōu)點(diǎn)。
[0007]本發(fā)明基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管包括:襯底、源極、溝道、漏極、絕緣電介質(zhì)薄膜、內(nèi)部柵電極、鐵電柵介質(zhì)層、柵電極。溝道位于襯底上方中央位置，源極和漏極分布在溝道的兩側(cè)。絕緣電介質(zhì)薄膜、內(nèi)部柵電極、鐵電柵介質(zhì)層及柵電極依次由下至上豎直分布在溝道的上方。源極、溝道、漏極均采用InAs材料。
[0008]本發(fā)明基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管的制備方法，包括如下步驟:
[0009](I)外延生長(zhǎng)InAs層:
[0010]利用分子束外延工藝，在InQ.52AlQ.48As襯底(I)上生長(zhǎng)InAs層；
[0011](2)光刻形成有源層:
[0012]利用光刻工藝，在InAs層上形成源極層(2)、溝道(3)、漏極層(4)，其中溝道(3)位于InAs層正中央，源極層(2)和漏極層(4)分別位于于溝道(3)兩側(cè)；
[0013](3)摻雜形成源極區(qū)、漏極區(qū):
[0014]利用離子注入工藝，對(duì)源極層和漏極層進(jìn)行離子注入，形成源極區(qū)(2)和漏極區(qū)
(4)；
[0015]⑷激活:
[0016]在400°C條件下對(duì)源極區(qū)(2)和漏極區(qū)(4)熱退火5min進(jìn)行激活處理，得到源極(2)和漏極(4)；
[0017](5)淀積 HfO2 層:
[0018]利用原子層淀積工藝，在步驟(2)形成的有源層上方淀積HfO2,形成絕緣電介質(zhì)薄膜(5);
[0019](6)淀積內(nèi)部柵電極:
[0020]利用磁控濺射工藝，在絕緣電介質(zhì)薄膜(5)上淀積TiN，形成內(nèi)部柵電極(6);
[0021](7)淀積鐵電柵介質(zhì)層:
[0022]利用旋涂工藝，在內(nèi)部柵電極(6)上淀積一層PVDF鐵電材料，形成鐵電柵介質(zhì)層
(7)；
[0023](8)淀積柵電極:
[0024]利用磁控濺射工藝，在鐵電柵介質(zhì)層(7)上淀積TiN，形成柵電極(8);
[0025](9)刻蝕:
[0026]刻蝕源極(2)和漏極(4)上方的Hf02/TiN/PVDF/TiN，完成晶體管的制作。
[0027]本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn):
[0028]第一，由于本發(fā)明源極、溝道、漏極均采用InAs材料，其電子迀移率較高，克服了現(xiàn)有技術(shù)中鐵電場(chǎng)效應(yīng)晶體管導(dǎo)通電流較小的缺點(diǎn)，因而使得本發(fā)明基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管具有更高的導(dǎo)通電流，減小了器件的延遲，在高性能大規(guī)模集成電路領(lǐng)域中具有廣泛的應(yīng)用前景。
[0029]第二，由于本發(fā)明應(yīng)用了鐵電材料的負(fù)電容效應(yīng)，結(jié)合電子迀移率更高的溝道材料，克服了現(xiàn)有技術(shù)中鐵電柵介質(zhì)場(chǎng)效應(yīng)晶體管亞閾擺幅較大的缺點(diǎn)，因而使得本發(fā)明基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管在較低工作電壓的情況下，實(shí)現(xiàn)了更低的亞閾擺幅和更高的開(kāi)關(guān)速度，成功降低了晶體管的功耗。
【附圖說(shuō)明】
[0030]圖1為本發(fā)明晶體管的剖面圖；
[0031 ]圖2為本發(fā)明制作方法的流程圖；
[0032]圖3為本發(fā)明制作方法步驟對(duì)應(yīng)的結(jié)果圖。
【具體實(shí)施方式】
[0033]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說(shuō)明。
[0034]參照?qǐng)D1，本發(fā)明基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管包括:襯底1、源極2、溝道3、漏極4、絕緣電介質(zhì)薄膜5、內(nèi)部柵電極6、鐵電柵介質(zhì)層7、柵電極8。溝道3位于襯底I上方中央位置，源極2和漏極4位于在溝道3的兩側(cè)。絕緣電介質(zhì)薄膜5、內(nèi)部柵電極6、鐵電柵介質(zhì)層7及柵電極8依次由下至上豎直分布在溝道3的上方。源極2、溝道3、漏極4均采用電子迀移率較高的InAs材料。
[0035]參照附圖2，本發(fā)明基于InAs材料的鐵電場(chǎng)效應(yīng)晶體管的制備方法如下。
[0036]步驟1.外延生長(zhǎng)InAs層。
[0037]利用分子束外延工藝，以固體In和As作為蒸發(fā)源，在200°C的條件下在In0.52Al0.48As襯底上外延生長(zhǎng)InAs。
[0038]步驟2.光刻形成有源層。
[0039]利用光刻工藝，在InAs層上形成源極層、溝道、漏極層，其中溝道位于InAs層正中央，源極層和漏極層分別位于于溝道兩側(cè)，所采用的光刻工藝是365nml線光刻工藝。
[0040]步驟3.摻雜形成源極區(qū)、漏極區(qū)。
[0041]利用離子注入工藝，對(duì)源極層和漏極層注入能量為20KeV、劑量為119Cm-3的Te元素，形成N+型源極區(qū)和N+型漏極區(qū)。
[0042]步驟4.激活。
[0043]在400°C條件下對(duì)源極區(qū)和漏極區(qū)熱退火5min進(jìn)行激活處理，得到