降低源極和漏極電阻的結(jié)構(gòu)和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及降低源漏極電阻的結(jié)構(gòu)和方法。
【背景技術(shù)】
[0002]隨著納米加工技術(shù)的迅速發(fā)展，晶體管的特征尺寸已進(jìn)入納米級。通過等比例縮小的方法提高當(dāng)前主流硅CMOS器件的性能受到越來越多物理、工藝的限制。為了使集成電路技術(shù)能延續(xù)摩爾定律所揭示的發(fā)展速度，必須開發(fā)與娃工藝兼容的新材料、新結(jié)構(gòu)和新性質(zhì)。
[0003]圖1示出現(xiàn)有技術(shù)中在器件上形成的金屬硅化物的橫截面圖。如圖1所示，在柵106和源極和漏極區(qū)110上覆蓋有金屬硅化物膜112。這些金屬硅化物膜110利用自對準(zhǔn)工藝形成。首先，在晶片表面上共形沉積一層金屬，通過低溫快速退火工藝該金屬會與多晶硅或娃襯底中的娃發(fā)生反應(yīng)形成金屬娃化物，而不會與氮化娃或氧化娃反應(yīng)，接下來通過高溫快速退火工藝使接觸電阻由高阻相轉(zhuǎn)變?yōu)榈妥柘噙M(jìn)而降低接觸電阻，再通過選擇性蝕刻去除該金屬，由于在柵和源極和漏極接觸區(qū)之外的部分中存在氧化硅或氮化硅等阻擋層，因此金屬未能與多晶娃或娃襯底反應(yīng)生成金屬娃化物，因此接觸區(qū)外的金屬在該步驟中被去除，而柵和源極和漏極接觸區(qū)上形成的金屬硅化物被保留下來形成金屬硅化物層112。
[0004]在CMOS工藝中，這種自對準(zhǔn)工藝可降低源極和漏極接觸電阻。然而，隨著晶體管的特征尺寸的減小，源極和漏極的接觸面積不斷減小，導(dǎo)致源極和漏極接觸電阻增大。
[0005]因此，需要一種新結(jié)構(gòu)、新工藝，來增加源極和漏極面積，從而降低源極和漏極電阻。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種半導(dǎo)體器件的制造方法和結(jié)構(gòu)，通過該方法和結(jié)構(gòu)可降低源極和漏極電阻。
[0007]根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體器件的制造方法，包括:在襯底上形成的柵極、源極和漏極區(qū)和側(cè)墻；在所述側(cè)墻外側(cè)形成第一側(cè)墻硬掩膜；在所述源極和漏極區(qū)上形成半導(dǎo)體層；在所述第一側(cè)墻硬掩膜外側(cè)形成第二側(cè)墻硬掩膜；將所述第二側(cè)墻硬掩膜作為掩膜層刻蝕所述半導(dǎo)體層；去除所述第一側(cè)墻硬掩膜和第二側(cè)墻硬掩膜，從而在所述源極和漏極區(qū)上形成與所述柵極分離的凸起結(jié)構(gòu)。
[0008]根據(jù)本發(fā)明的一個方面，前述方法中，半導(dǎo)體層是硅層。
[0009]根據(jù)本發(fā)明的一個方面，前述方法中，半導(dǎo)體層包括與所述源極和漏極區(qū)直接接觸的SiGe層、在所述SiGe層上的娃層。
[0010]根據(jù)本發(fā)明的一個方面，前述方法中，半導(dǎo)體層包括與所述源極和漏極區(qū)直接接觸的第一娃層，在所述第一娃層上的SiGe層、在所述SiGe層上的第二娃層。
[0011]根據(jù)本發(fā)明的一個方面，前述方法中，刻蝕所述半導(dǎo)體層包括以所述SiGe層作為刻蝕停止層，刻蝕所述SiGe層上的硅層。
[0012]根據(jù)本發(fā)明的一個方面，前述方法中，SiGe層的厚度大于10埃。
[0013]根據(jù)本發(fā)明的一個方面，前述方法還包括在刻蝕所述半導(dǎo)體層后，去除所述SiGe層。
[0014]根據(jù)本發(fā)明的一個方面，前述方法中，形成第一側(cè)墻硬掩膜包括以下步驟中的至少一步:在所述襯底上共形沉積第一側(cè)墻硬掩膜材料層；通過各向異性刻蝕工藝刻蝕第一側(cè)墻硬掩膜材料層，由于所述柵極、源極和漏極區(qū)上的第一側(cè)墻硬掩膜材料層厚度小于所述側(cè)墻兩側(cè)上掩膜層的厚度，因此在刻蝕掉所述柵極、源極和漏極區(qū)上的第一側(cè)墻硬掩膜材料層后，在所述側(cè)墻兩側(cè)上形成第一側(cè)墻硬掩膜。
[0015]根據(jù)本發(fā)明的一個方面，前述方法中，形成第二側(cè)墻硬掩膜包括以下步驟中的至少一步:在所述襯底上共形沉積第二側(cè)墻硬掩膜材料層；通過各向異性刻蝕工藝刻蝕第二側(cè)墻硬掩膜材料層，由于所述柵極、源極和漏極區(qū)上的第二側(cè)墻硬掩膜材料層厚度小于所述第一側(cè)墻硬掩膜兩側(cè)上掩膜層的厚度，因此在刻蝕掉所述柵極、源極和漏極區(qū)上的第二側(cè)墻硬掩膜材料層后，在所述第一側(cè)墻硬掩膜兩側(cè)上形成第二側(cè)墻硬掩膜。
[0016]根據(jù)本發(fā)明的一個方面，前述方法中，第一側(cè)墻硬掩膜和所述第二側(cè)墻硬掩膜的寬度大于30埃。
[0017]根據(jù)本發(fā)明的一個方面，前述方法中，多次重復(fù)所述形成所述第二側(cè)墻掩膜層和刻蝕半導(dǎo)體層的步驟，以在所述源極和漏極區(qū)上形成多階梯狀源極和漏極結(jié)構(gòu)。
[0018]根據(jù)本發(fā)明的一個方面，前述方法中，第一側(cè)墻硬掩膜和所述第二側(cè)墻硬掩膜由以下材料中的任一種形成:氧化硅、氮化硅、S1N、非晶碳或它們的任意組合。
[0019]根據(jù)本發(fā)明的一個方面，前述方法中，通過外延生長法形成所述半導(dǎo)體層。
[0020]根據(jù)本發(fā)明的另一個方面，提供一種半導(dǎo)體器件，包括:柵極、源極和漏極區(qū)和側(cè)墻，其中所述源極和漏極區(qū)上具有與所述柵極分離的凸起結(jié)構(gòu)。
[0021]與現(xiàn)有技術(shù)相比，根據(jù)本發(fā)明的所形成的半導(dǎo)體器件的源極和漏極的接觸面積顯著增加，源極和漏極接觸電阻顯著減小。
【附圖說明】
[0022]為了進(jìn)一步闡明本發(fā)明的各實施例的以上和其它優(yōu)點和特征，將參考附圖來呈現(xiàn)本發(fā)明的各實施例的更具體的描述?？梢岳斫?，這些附圖只描繪本發(fā)明的典型實施例，因此將不被認(rèn)為是對其范圍的限制。在附圖中，為了清楚明了，放大了層和區(qū)域的厚度。相同或相應(yīng)的部件將用相同或類似的標(biāo)記表示。
[0023]圖1示出現(xiàn)有技術(shù)中在器件上形成的金屬硅化物的橫截面圖。
[0024]圖2A至圖2F示出根據(jù)本發(fā)明的第一實施例在源極和漏極區(qū)形成凸起結(jié)構(gòu)的過程的剖面示意圖。
[0025]圖3A至圖3F示出根據(jù)本發(fā)明的第二實施例在源極和漏極區(qū)形成凸起結(jié)構(gòu)的過程的剖面示意圖。
[0026]圖4A至圖4F示出根據(jù)本發(fā)明的第三實施例通過控制刻蝕外延硅層的厚度在源極和漏極區(qū)中形成凸起結(jié)構(gòu)的過程的剖面示意圖。
[0027]圖5示出根據(jù)本發(fā)明的一個實施例的在源極和漏極區(qū)中形成凸起結(jié)構(gòu)的流程圖。
【具體實施方式】
[0028]在以下的描述中，參考各實施例對本發(fā)明進(jìn)行描述。然而，本領(lǐng)域的技術(shù)人員將認(rèn)識到可在沒有一個或多個特定細(xì)節(jié)的情況下或者與其它替換和/或附加方法、材料或組件一起實施各實施例。在其它情形中，未示出或未詳細(xì)描述公知的結(jié)構(gòu)、材料或操作以免使本發(fā)明的各實施例的諸方面晦澀。類似地，為了解釋的目的，闡述了特定數(shù)量、材料和配置，以便提供對本發(fā)明的實施例的全面理解。然而，本發(fā)明可在沒有特定細(xì)節(jié)的情況下實施。此夕卜，應(yīng)理解附圖中示出的各實施例是說明性表示且不一定按比例繪制。
[0029]為了增加源極和漏極區(qū)接觸面積以降低源極和漏極接觸電阻，本發(fā)明人構(gòu)想出一種通過在源極和漏極區(qū)中形成凸起結(jié)構(gòu)，從而增加源極和漏極區(qū)接觸面積的方法。
[0030]圖2A至圖2F示出根據(jù)本發(fā)明的第一實施例在源極和漏極區(qū)形成凸起結(jié)構(gòu)的過程的剖面示意圖。
[0031]如圖2A所示，器件200包括在襯底201上形成的柵極202、源極和漏極區(qū)203和側(cè)墻204。器件200可通過多個步驟形成，包括例如，淺槽隔離步驟、多晶硅沉積步驟、柵極圖案化步驟、注入步驟、退火步驟等等。在進(jìn)行淺槽隔離步驟以形成多個有源區(qū)之后，在襯底上形成柵極介電層205并沉積多晶硅層，然后進(jìn)行圖案化以形成柵極202。在形成側(cè)墻204之后，進(jìn)行離子注入，以形成源極和漏極區(qū)。為了突出本發(fā)明的重點，未對器件200的形成過程進(jìn)行詳細(xì)描述。
[0032]接下來，如圖2B所示，在側(cè)墻204外側(cè)形成第一側(cè)墻硬掩膜206。在一個實施例中，可用于形成第一側(cè)墻硬掩膜206的材料包括氧化硅、氮化硅、S1N、非晶碳或它們的任意組合。在一個實施例中，第一側(cè)墻硬掩膜206的寬度大于30埃?？衫门c形成側(cè)墻204相似的工藝形成第一側(cè)墻硬掩膜206。在一個實施例中，首先在晶片上共形沉積一層用于形成第一側(cè)墻硬掩膜206的材料，然后通過各向異性刻蝕工藝刻蝕該材料層。由于水平面上第一硬掩膜層206的厚度小于側(cè)墻204兩側(cè)上硬掩膜層206的厚度，因此在去除水平面上的硬掩膜層206后，留下側(cè)墻204兩側(cè)的第一側(cè)墻硬掩膜206。在其它實施例中，第一側(cè)墻硬掩膜206也可通過其它材料或其它工藝形成。
[0033]接下來，如圖2C所示，源極和漏極區(qū)203上形成一定厚度的SiGe層207，并在SiGe層207上形成Si層208。在一個實施例中，SiGe層207的厚度大于10埃。在一個實施例中，可通過外延生長技術(shù)生長SiGe層207和Si層208。在一個實施例中，Si層208的厚度可以在30至100埃之間。
[0034]例如，用于形成外延生長SiGe層207的工藝氣體可以包含SiH4;GeH4;HC1 ；BH6；以及H2,其中H2的氣體流速可以是0.1slm至50slm，其它氣體的流速可以是Isccm至lOOOsccm，反應(yīng)溫度在500-800°C，壓力在5_50托，然而本發(fā)明不限于所列出的這些工藝氣體和工藝參數(shù)?？筛淖冞@些工藝參數(shù)，調(diào)整SiGe合金中的Ge含量。
[0035]接下來，如圖2D所示，在第一側(cè)墻硬掩膜206外側(cè)形成第二側(cè)墻硬掩膜209。在一個實施例中，可用于形成第二側(cè)墻硬掩膜209的材料可以是氧化硅、氮化硅、S1N、非晶碳或它們的任意組合。第二側(cè)墻硬掩膜209的形成過程與第一側(cè)墻硬掩膜206的形成過程詳細(xì)，因此，不再進(jìn)一步詳細(xì)描述。
[0036]接下來，利用第二側(cè)墻硬掩膜209作為掩膜層，并且將SiGe層207作為刻蝕停止層，刻蝕Si層208，從而使得未被第二側(cè)墻硬掩膜209覆蓋的Si層208被去除，形成如圖2E所示的結(jié)構(gòu)。
[0037]最后去除第一和第二側(cè)墻硬掩膜206、209，在源極和漏極區(qū)203中間形成凸起結(jié)構(gòu)，如圖2F所示，從而增大了源極和漏極區(qū)203的有效面積?？赏ㄟ^各種干法或濕法刻蝕方法去除第一和第二側(cè)墻硬掩膜206、209。例如，在本發(fā)明的一個實施例中，側(cè)墻204為氧化硅與氮化硅的雙層層疊結(jié)構(gòu)，第一和第二側(cè)墻硬掩膜206、209的材料與側(cè)墻204相同，可通過四步濕法刻蝕工藝去除第一和第二側(cè)墻硬掩膜206、209:首先刻蝕第二側(cè)墻硬掩膜209的氮化硅層并以氧化硅層為刻蝕停止層，然后刻蝕第二側(cè)墻硬掩膜209的氧化硅層并以第一側(cè)墻硬掩膜206的氮化硅層為刻蝕停止層，再刻蝕第一側(cè)墻硬掩膜206的氮化硅層并以第一側(cè)墻硬掩膜206的氧化硅層為刻蝕停止層，然后刻蝕第一側(cè)墻硬掩膜206的氧化硅層并以側(cè)墻204的氮化硅層為刻蝕停止層，從而完全去除第