具備亞閾值勢壘的hemt外延結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體器件技術(shù)領(lǐng)域，特別是涉及一種具備亞閾值勢皇的HEMT外延結(jié)構(gòu)。
【背景技術(shù)】
[0002]硅基芯片經(jīng)歷幾十年發(fā)展，Si基CMOS器件尺寸不斷縮小，其頻率性能卻不斷提高，當特征尺寸達到25nm時，其fT可達490GHz。但Si材料的Johnson優(yōu)值僅為0.5THzV,而尺寸的縮小使Si基CMOS器件的擊穿電壓遠小于IV，這極大地限制了硅基芯片在超高速數(shù)字領(lǐng)域的應用。
[0003]近年來，人們不斷地尋找Si材料的替代品，由于寬禁帶半導體氮化鎵(GaN)材料具有超高的Johnson優(yōu)值(可達到5THzV)，其器件溝道尺寸達到10nm量級時，擊穿電壓仍能保持在10V左右，因此，GaN材料已逐漸引起國內(nèi)外廣泛的重視。隨著，GaN材料在要求高轉(zhuǎn)換效率和精確閾值控制、寬帶、大動態(tài)范圍的電路(如超寬帶ADC、DAC)數(shù)字電子領(lǐng)域具有廣闊和特殊的應用前景，GaN基邏輯器件已成為近幾年超高速半導體領(lǐng)域研究的熱點，正成為Si基CMOS高速電路在數(shù)模和射頻電路領(lǐng)域的后續(xù)發(fā)展中的有力競爭者，是國家重點支持的尖端技術(shù)，堪稱信息產(chǎn)業(yè)的“心臟”。
[0004]目前，基于GaN的HEMT邏輯器件的加工尺度已進入了 GaN納電子的范疇，fT已達到190GHz，正向著300GHz到500GHz進軍。但是，一方面，由于常規(guī)GaN器件受限于AlGaN勢皇的“內(nèi)在應力”和“表面耗盡效應”，其AlGaN勢皇極限厚度無法突破18nm，不能滿足毫米波應用器件等比例縮小的要求，阻礙了其向毫米波段超高速數(shù)字電路方向的發(fā)展；另一方面，對于這些傳統(tǒng)器件結(jié)構(gòu)本身而言，其中勢皇引起的大柵流和電流崩塌是阻礙器件性能提高和實際應用的主要瓶頸。因此，目前的GaN器件還不能實現(xiàn)毫米波段的應用。

【發(fā)明內(nèi)容】

[0005]本發(fā)明主要解決的技術(shù)問題是提供一種具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，能夠?qū)崿F(xiàn)毫米波段的應用。
[0006]為解決上述技術(shù)問題，本發(fā)明采用的一個技術(shù)方案是:提供一種具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，包括由下至上依次形成的Si襯底、SiN/AIN成核層、GaN緩沖層和外延層，所述GaN緩沖層用于吸收所述Si襯底與所述外延層之間因晶格失配產(chǎn)生的應力，所述外延層包括由下至上依次形成的AlN/GaN超晶格隔離層、GaN摻雜層、GaN溝道層、A1N勢皇層和GaN帽層，所述GaN摻雜層中的摻雜物為Mg。
[0007]優(yōu)選地，所述SiN/AIN成核層、GaN緩沖層、AlN/GaN超晶格隔離層、GaN摻雜層、GaN溝道層、A1N勢皇層和GaN帽層均采用M0CVD工藝生長。
[0008]優(yōu)選地，所述SiN/AIN成核層的厚度均為400-800nm。
[0009]優(yōu)選地，所述GaN緩沖層的厚度為l_2um。
[0010]優(yōu)選地，所述AlN/GaN超晶格隔離層用于對所述GaN緩沖層的應力進行調(diào)節(jié)。
[0011]優(yōu)選地，所述GaN溝道層用于在低場下為二維電子氣提供導電溝道。
[0012]優(yōu)選地，所述A1N勢皇層用于使所述GaN摻雜層提供的自由電子向所述GaN溝道層內(nèi)轉(zhuǎn)移，所述A1N勢皇層的厚度為1.5nm。
[0013]優(yōu)選地，所述GaN帽層的厚度為l_3nm0
[0014]區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明的有益效果是:
[0015]1.有利于大幅度降低高速GaN HEMT器件的成本，并且可與常規(guī)的Si基CMOS器件無縫契合，實現(xiàn)大規(guī)?；瘧玫纳漕l與數(shù)字的集成。
[0016]2.可有效地解決常規(guī)AlGaN勢皇GaN器件遇到的“內(nèi)在應力”和“表面耗盡效應”，明顯改善常規(guī)GaN器件的大柵流和電流崩塌現(xiàn)象，提高器件可靠性。
[0017]3.可極大地減小GaN器件的漏電流，提升器件效率。
[0018]4.通過AlN/GaN超晶格隔離層隔離Si襯底和GaN溝道層，可以有效改善Si基襯底和GaN體系之間的晶格失配問題，增加了器件的二維電子氣，提高器件可靠性。
【附圖說明】
[0019]圖1是本發(fā)明實施例具備亞閾值勢皇的HEMT外延結(jié)構(gòu)的示意圖。
【具體實施方式】
[0020]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0021]參見圖1，是本發(fā)明實施例具備亞閾值勢皇的HEMT外延結(jié)構(gòu)的示意圖。本實施例的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)包括由下至上依次形成的Si襯底1、SiN/AIN成核層2、GaN緩沖層3和外延層，GaN緩沖層4用于吸收Si襯底1與外延層之間因晶格失配產(chǎn)生的應力，外延層包括由下至上依次形成的AlN/GaN超晶格隔離層4、GaN摻雜層5、GaN溝道層6、A1N勢皇層7和GaN帽層8，GaN摻雜層5中的摻雜物為Mg。在本實施例中，SiN/AIN成核層2、GaN緩沖層3、AlN/GaN超晶格隔離層4、GaN摻雜層5、GaN溝道層6、A1N勢皇層7 和 GaN 帽層 8 均米用 MOCVD (Metal-organic Chemical Vapor Deposit1n，金屬有機化合物沉積工藝)生長。
[0022]其中，Si襯底1主要起支撐作用?？蛇x地，Si襯底1采用高電阻率Si材料。
[0023]SiN/AIN成核層2的厚度均為400-800nm。SiN/AIN成核層2用于吸收Si襯底1與其它層之間因為晶格失配產(chǎn)生的應力，避免產(chǎn)生晶格馳豫。
[0024]GaN緩沖層3的厚度為l_2um。GaN緩沖層3用于吸收Si襯底1與其它層之間因為晶格失配產(chǎn)生的應力。
[0025]AlN/GaN超晶格隔尚層4用于對GaN緩沖層3的應力進彳丁調(diào)節(jié)，避免晶格她豫。AlN/GaN超晶格隔離層4可以做到很薄，形成超薄亞閾值勢皇，可有效地解決常規(guī)AlGaN勢皇GaN器件遇到的“內(nèi)在應力”和“表面耗盡效應”，明顯改善常規(guī)GaN器件的大柵流和電流崩塌現(xiàn)象，提高器件可靠性。
[0026]GaN摻雜層5由于進行了 Mg摻雜，可以極大地減小器件的漏電流，提升器件效率。
[0027]GaN溝道層6用于在低場下為二維電子氣提供導電溝道。
[0028]A1N勢皇層7用于使GaN摻雜層5提供的自由電子向GaN溝道層6內(nèi)轉(zhuǎn)移，A1N勢皇層7的厚度為1.5nm。
[0029]GaN帽層8的厚度為l_3nm。
[0030]本發(fā)明實施例的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)由于采用AlN/GaN超晶格結(jié)構(gòu)形成亞閾值勢皇，可以提升器件的性能，大幅度降低成本，還可與Si基CMOS高速邏輯電路器件工藝兼容，在數(shù)模和RF電路應用中擁有巨大的潛力，適用于毫米波段領(lǐng)域。
[0031]以上所述僅為本發(fā)明的實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
【主權(quán)項】
1.一種具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，其特征在于，包括由下至上依次形成的Si襯底、SiN/AIN成核層、GaN緩沖層和外延層，所述GaN緩沖層用于吸收所述Si襯底與所述外延層之間因晶格失配產(chǎn)生的應力，所述外延層包括由下至上依次形成的AlN/GaN超晶格隔離層、GaN摻雜層、GaN溝道層、A1N勢皇層和GaN帽層，所述GaN摻雜層中的摻雜物為Mg。2.根據(jù)權(quán)利要求1所述的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，其特征在于，所述SiN/A1N成核層、GaN緩沖層、AlN/GaN超晶格隔離層、GaN摻雜層、GaN溝道層、A1N勢皇層和GaN帽層均采用金屬有機化合物沉積MOCVD工藝生長。3.根據(jù)權(quán)利要求1或2所述的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，其特征在于，所述SiN/AIN成核層的厚度均為400-800nm。4.根據(jù)權(quán)利要求1或2所述所述的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，其特征在于，所述GaN緩沖層的厚度為l-2um。5.根據(jù)權(quán)利要求1或2所述的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，其特征在于，所述AlN/GaN超晶格隔離層用于對所述GaN緩沖層的應力進行調(diào)節(jié)。6.根據(jù)權(quán)利要求1或2所述的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，其特征在于，所述GaN溝道層用于在低場下為二維電子氣提供導電溝道。7.根據(jù)權(quán)利要求1或2所述的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，其特征在于，所述A1N勢皇層用于使所述GaN摻雜層提供的自由電子向所述GaN溝道層內(nèi)轉(zhuǎn)移，所述A1N勢皇層的厚度為1.5nm。8.根據(jù)權(quán)利要求1或2所述的具備亞閾值勢皇的HEMT外延結(jié)構(gòu)，其特征在于，所述GaN帽層的厚度為l_3nm。
【專利摘要】本發(fā)明提供了一種具備亞閾值勢壘的HEMT外延結(jié)構(gòu)。其包括由下至上依次形成的Si襯底、SiN/AlN成核層、GaN緩沖層和外延層，GaN緩沖層用于吸收Si襯底與外延層之間因晶格失配產(chǎn)生的應力，外延層包括由下至上依次形成的AlN/GaN超晶格隔離層、GaN摻雜層、GaN溝道層、AlN勢壘層和GaN帽層，GaN摻雜層中的摻雜物為Mg。本發(fā)明能夠?qū)崿F(xiàn)毫米波段的應用。
【IPC分類】H01L21/02, H01L29/06, H01L29/205, H01L29/778
【公開號】CN105374870
【申請?zhí)枴緾N201510813225
【發(fā)明人】黎明
【申請人】成都嘉石科技有限公司
【公開日】2016年3月2日
【申請日】2015年11月20日